CN106157910A - 栅极驱动单元及其栅极驱动电路和一种显示器 - Google Patents

栅极驱动单元及其栅极驱动电路和一种显示器 Download PDF

Info

Publication number
CN106157910A
CN106157910A CN201610654560.8A CN201610654560A CN106157910A CN 106157910 A CN106157910 A CN 106157910A CN 201610654560 A CN201610654560 A CN 201610654560A CN 106157910 A CN106157910 A CN 106157910A
Authority
CN
China
Prior art keywords
switch element
grid
path terminal
controls
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610654560.8A
Other languages
English (en)
Inventor
陈龙
蒋旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN201610654560.8A priority Critical patent/CN106157910A/zh
Publication of CN106157910A publication Critical patent/CN106157910A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Abstract

本发明提出一种栅极驱动单元及其栅极驱动电路和一种显示器。栅极驱动单元包括第一至第七开关元件，栅极驱动单元通过接收上一级栅极驱动信号、下一级栅极驱动信号、第一时序信号及第二时序信号，控制第一至第七开关元件的是否导通，从而控制栅极驱动信号的电平，使本级栅极输出两次高电平，前一次的高电平可对像素进行预充电，避免向像素中充入反电荷，提升像素的充电效果。

Description

栅极驱动单元及其栅极驱动电路和一种显示器
技术领域
本发明涉及电子领域，特别涉及一种栅极驱动单元及其栅极驱动电路和一种显示器。
背景技术
液晶显示装置(Liquid Crystal Display，LCD)具备轻薄、节能、无辐射等诸多优点，因此已经逐渐取代传统的阴极射线管(CRT)显示器。目前液晶显示器被广泛地应用于高清晰数字电视、台式计算机、个人数字助理(PDA)、笔记本电脑、移动电话、数码相机等电子设备中。
以薄膜晶体管(Thin Film Transistor，TFT)液晶显示装置为例，其包括：液晶显示面板和驱动电路，其中，液晶显示面板包括多条栅极线(Gate)与多条数据线(Data)，且相邻的两条栅极线与相邻的两条数据线交叉形成一个像素单元，每个像素单元至少包括一个薄膜晶体管。而驱动电路包括：栅极驱动电路(Gate drive circuit)和源极驱动电路(Source drive circuit)。
目前，液晶显示面板支持多种翻转模式，比如点翻转模式、行翻转模式、列翻转模式等，实现翻转的途径主要是通过不断交替TFT源极电压的正、负极性(即信号电压的正、负极性)，以达到交流驱动的目的。在现有的一种栅极驱动电路中，每一行栅极驱动单元输出的高电平时间为4T(T为一行栅极线打开的时间)，因此，在列反转模式下，前3个T的时间输出的电平信号可打开该行像素(Pixel)进行预充电，对像素的充电效果有较大提升。然而，如图1所示，在行反转模式或者点反转模式下，前3个T的预冲电时间会反复给像素充入相反的电荷，不利于像素的充电，从而造成显示画面内各个像素的亮暗不一，最终导致画面显示效果不均匀。
发明内容
本发明的目的在于提供一种可提升像素充电效果的栅极驱动单元及栅极驱动电路和一种显示器。
本发明提供一种栅极驱动单元，包括：
第一开关元件，包括第一通路端、第二通路端和第一控制端，所述第一通路端与所述第一控制端相连并接收向上相差一级的栅极驱动单元所输出的上一级栅极驱动信号，所述第二通路端与第一控制节点相连；
第二开关元件，包括第三通路端、第四通路端和第二控制端，所述第三通路端接收第一时序信号，所述第二控制端与所述第一控制节点相连，所述第四通路端作为所述栅极驱动单元的输出端通过第一电容与所述第一控制节点相连；
第三开关元件，包括第五通路端、第六通路端和第三控制端，所述第五通路端接收参考低电压，所述第三控制端接收向下相差一级的栅极驱动单元所输出的下一级栅极驱动信号，所述第六通路端与所述第一控制节点相连；
第四开关元件，包括第七通路端、第八通路端和第四控制端，所述第七通路端接收所述参考低电压，所述第四控制端与所述第一控制节点相连，所述第八通路端与第二控制节点相连，所述第二控制节点通过第二电容与所述第二开关元件的第三通路端相连；
第五开关元件，包括第九通路端、第十通路端及第五控制端，所述第九通路端接收所述参考低电压，所述第五控制端与所述第二控制节点相连，所述第十通路端与所述第一控制节点相连；
第六开关元件，包括第十一通路端、第十二通路端及第六控制端，所述第六控制端接收第二时序信号，所述第十一通路端接收所述参考低电压，所述第十二通路端与所述第二开关元件的第四通路端相连；
第七开关元件，包括第十三通路端、第十四通路端及第七控制端，所述第十三通路端接收所述参考低电压，所述第七控制端与所述第二控制节点相连，所述第十四通路端与所述第二开关元件的第四通路端相连。
进一步的，所述第二开关元件的第二控制端与第四通路端之间设置有独立存储电容，所述第一电容为所述第二开关元件的寄生电容与所述独立存储电容之和。
进一步的，所述第一开关元件至所述第七开关元件均为N型晶体管。
进一步的，所述第一控制端至所述第七控制端为栅极，所述第一开关元件的所述第一通路端、所述第二开关元件的第三通路端、所述第三开关元件的第五通路端、所述第四开关元件的第七通路端、所述第五开关元件的第九通路端、所述第六开关元件的第十一通路端、所述第七开关元件的第十三通路端均为漏极，所述第一开关元件的第二通路端、所述第二开关元件的第四通路端、所述第三开关元件的第六通路端、所述第四开关元件的第八通路端、所述第五开关元件的第十通路端、所述第六开关元件的第十二通路端、所述第七开关元件的第十四通路端均为源极。
进一步的，所述第一开关元件至所述第七开关元件均为P型晶体管。
进一步的，所述第一时序信号与所述第二时序信号为互补信号。
进一步的，所述上一级栅极驱动信号及所述下一级栅极驱动信号均为双波形信号。
本发明还提供一种栅极驱动电路，包括N个级联的如上所述的栅极驱动单元，所述N为大于1的整数。
进一步的，还包括第一时钟信号线与第二时钟信号线，所述第一时钟信号线与所述第二时钟信号线输出的时钟信号互补。
本发明还提供一种显示器，包括如上所述的栅极驱动电路，所述栅极驱动电路中栅极驱动单元的栅极扫描信号输出端耦合到与其对应的栅极线。
本发明的实施例中，栅极驱动单元包括第一至第七开关元件，栅极驱动单元通过接收上一级栅极驱动信号、下级栅极驱动信号、第一时序信号及第二时序信号，控制第一至第七开关元件的是否导通，从而控制栅极驱动信号的电平，使本级栅极输出两次高电平，前一次的高电平可对像素进行预充电，避免预充电过程中向像素反复充入相反电荷，从而提升像素的充电效果。
附图说明
图1为现有的点翻转模式显示器或行反转模式显示器中像素充电状态的波形示意图。
图2为本发明一个实施例中栅极驱动单元的电路结构示意图。
图3为本发明一个实施例中栅极驱动单元的时序示意图。
图4为本发明一个实施例中像素充电状态的波形示意图。
图5为本发明一个实施例中栅极驱动电路的结构示意图。
图6为如图5所示的栅极驱动电路中一级栅极驱动单元在27℃的环境温度下的模拟结果示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。
尽管本发明使用第一、第二、第三等术语来描述不同的元件、信号、端口、组件或部分，但是这些元件、信号、端口、组件或部分并不受这些术语的限制。这些术语仅是用来将一个元件、信号、端口、组件或部分与另一个元件、信号、端口、组件或部分区分开来。在本发明中，一个元件、端口、组件或部分与另一个元件、端口、组件或部分“相连”、“连接”，可以理解为直接电性连接，或者也可以理解为存在中间元件的间接电性连接。除非另有定义，否则本发明所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思。
本发明的栅极驱动电路(也称为移位寄存器)包括多级栅极驱动单元(也称为移位寄存单元)，每一级的栅极驱动单元分别与显示面板上的每一行栅极线对应电性连接，从而将栅极驱动信号依序逐次施加到每行栅极线上，栅极驱动单元之间的连接关系将在下文中做详细阐述。
图2为本发明一个实施例中栅极驱动单元的电路结构示意图。本实施例的栅极驱动单元接收向上相差一级的栅极驱动单元所输出的上一级栅极驱动信号以及向下相差一级的栅极驱动单元所输出的下一级栅极驱动信号即假设本实施例栅极驱动单元是第N级栅极驱动单元，其中，N≥2，其输出的栅极驱动信号为则向上相差一级的栅极驱动单元所输出的上一级栅极驱动信号为以及向下相差一级的栅极驱动单元所输出的下一级栅极驱动信号为
如图2所示，本发明的栅极驱动单元包括第一开关元件T1、第二开关元件T2、第三开关元件T3、第四开关元件T4、第五开关元件T5、第六开关元件T6以及第七开关元件T7。具体的，第一开关元件T1包括第一通路端、第二通路端和第一控制端，第一通路端与第一控制端相连并接收向上相差一级的栅极驱动单元输出的上一级栅极驱动信号第二通路端与第一控制节点Q相连。第二开关元件T2包括第三通路端、第四通路端和第二控制端，第三通路端接收第一时序信号VA，第二控制端与第一控制节点Q相连，第四通路端作为栅极驱动单元的输出端通过第一电容C1与第一控制节点Q相连。第三开关元件T3包括第五通路端、第六通路端和第三控制端，第五通路端接收参考低电压VL，第三控制端接收向下相差一级的栅极驱动单元输出的下一级栅极驱动信号第六通路端与第一控制节点Q相连。第四开关元件T4包括第七通路端、第八通路端和第四控制端，第七通路端接收参考低电压VL，第四控制端与第一控制节点Q相连，第八通路端与第二控制节点QB相连，第二控制节点QB通过第二电容C2与第二开关元件T2的第三通路端相连。第五开关元件T5包括第九通路端、第十通路端及第五控制端，第九通路端接收参考低电压VL，第五控制端与第二控制节点QB相连，第十通路端与第一控制节点Q相连。第六开关元件T6包括第十一通路端、第十二通路端及第六控制端，第六控制端接收第二时序信号VB，第十一通路端接收参考低电压VL，第十二通路端与第二开关元件T2的第四通路端相连。第七开关元件T7包括第十三通路端、第十四通路端及第七控制端，第十三通路端接收参考低电压VL，第七控制端与第二控制节点QB相连，第十四通路端与第二开关元件T2的第四通路端相连。
在本发明中，第二开关元件T2的第二控制端与第四通路端之间设置有独立存储电容，第一电容C1为第二开关元件T2的寄生电容与独立存储电容之和，从而提升上拉效果。在本发明中，第一电容C1也可以为第二开关元件T2的第二控制端与第四通路端之间的寄生电容。
在本实施例中，第一开关元件T1至第七开关元件T7均为N型晶体管。其中，第一控制端至第七控制端为栅极，第一开关元件T1的第一通路端、第二开关元件T2的第三通路端、第三开关元件T3的第五通路端、第四开关元件T4的第七通路端、第五开关元件T5的第九通路端、第六开关元件T6的第十一通路端、第七开关元件T7的第十三通路端均为漏极，第一开关元件T1的第二通路端、第二开关元件T2的第四通路端、第三开关元件T3的第六通路端、第四开关元件T4的第八通路端、第五开关元件T5的第十通路端、第六开关元件T6的第十二通路端、第七开关元件T7的第十四通路端均为源极。
当然，本领域技术人员可以理解的是，第一开关元件T1至第七开关元件T7也可以采用其他的开关元件而实现，例如P型晶体管。以下以N型晶体管为例具体地介绍本发明的工作原理。
请参见图3，其为上述实施例中栅极驱动单元的时序示意图，每一级栅极驱动单元的工作过程分为预充电阶段t1、第一次上拉阶段t2、第一次下拉阶段t3、第二次上拉阶段t4、第二次下拉阶段t5和稳定阶段t6。
预充电阶段t1：
在预充电阶段，输入的第二时序信号VB为高电平，第六开关元件T6导通，本级栅极驱动单元输出的本级栅极驱动信号通过导通的第六开关元件T6被拉低到参考低电压VL。向上相差一级的栅极驱动单元输出的上一级栅极驱动信号的电压为高电平，第一开关元件T1导通，第一控制节点Q被预充电。
在预充电阶段t1的结束阶段，第一控制节点Q被充电到高电平VH-VT(VH为上一级栅极驱动信号的高电平电压，VT为晶体管的阈值电压)。由于第二开关元件T2的栅极-源极电压VGS2>VT，第二开关元件T2被打开。
第一次上拉阶段t2：
在第一次上拉阶段，由于第一控制节点Q已经被预充电，第二开关元件T2与第四开关元件T4导通，第一时序信号VA的电平由低变高，本级栅极驱动信号通过导通的第二开关元件T2被第一时序信号VA的高电平拉高，由于第一电容C1的自举作用，随着本级栅极驱动单元输出的本级栅极驱动信号的电压升高，其可以使第一控制节点Q的电位被进一步拉高，以使得第二开关元件T2导通更加充分，从而使得本级栅极驱动单元输出的本级栅极驱动信号被进一步拉高而达到高电平。在第一次上拉阶段，第二控制节点QB的电位通过导通的第四开关元件T4被拉低到参考低电压VL。
第一次下拉阶段t3：
在第一次下拉阶段，向上相差一级的栅极驱动单元输出的上一级栅极驱动信号以及向下相差一级的栅极驱动单元输出的下一级栅极驱动信号的电压均为高电平，第一控制节点Q保持原电位，第二开关元件T2与第四开关元件T4持续导通。第一时序信号VA的电平由高变低，本级栅极驱动信号的电压通过导通的第二开关元件T2被拉低，此时，第一电容C1将第一控制节点Q的电位耦合至较低电位。第二时序信号VB为高电平，第六开关元件T6导通，本级栅极驱动信号通过导通的第六开关元件T6被持续稳定在参考低电压VL。在第一次下拉阶段，由于第四开关元件T4持续导通，第二控制节点QB的电位通过导通的第四开关元件T4稳定在参考低电压VQ。
第二次上拉阶段t4：
在第二次上拉阶段，上一级栅极驱动信号以及下一级栅极驱动信号的电压均为低电平，第一开关元件T1与第三开关元件T3断开，第一控制节点Q保持原电位，从而使第二开关元件T2与第四开关元件T4持续导通。第一时序信号VA的电平由低变高，本级栅极驱动信号通过导通的第二开关元件T2被第一时序信号VA的高电平拉高，由于第一电容C1的自举作用，随着本级栅极驱动信号的电压升高，其可以使第一控制节点Q的电位被进一步拉高，而第一控制节点Q处电位的进一步拉高，使得第二开关元件T2导通地更加充分，从而使得本级栅极驱动单元输出的本级栅极驱动信号被进一步拉高而达到高电平。在第二次上拉阶段，由于第四开关元件T4持续导通，第二控制节点QB的电位通过导通的第四开关元件T4稳定在参考低电压VL。
第二次下拉阶段t5：
在第二次下拉阶段，第二时序信号VB为高电平，第六开关元件T6导通，本级栅极驱动信号通过导通的第六开关元件T6被拉低。下一级栅极驱动信号的电压为高电平，第三开关元件T3导通，第一控制节点Q的电位通过导通的第三开关元件T3被拉低。由于第二电容C2将第一时序信号VA耦合至第二控制节点QB，第二控制节点QB的电位仍为低电平。
稳定阶段t6：
在下拉阶段时，本级栅极驱动单元所输出的本级栅极驱动信号已经被拉低至低电平，因此，在后续的时间内，即稳定阶段，需要使本级栅极驱动信号维持在低电平，从而获得所需的波形。
具体地，在后续的时间内，由于第一时序信号VA与第二时序信号VB为电平相反的互补信号，当第一时序信号VA由低变高时，第二时序信号VB由高变低，因第二电容C2的耦合作用，第二控制节点QB的电位被拉高至高电平，第五开关元件T5与第七开关元件T7导通，从而通过第五开关元件T5与第七开关元件T7对第一控制节点Q与本级栅极驱动信号进行持续下拉，使本级栅极驱动信号能够维持在低电平。当第一时序信号VA由高变低时，第二时序信号VB由低变高，此时第六开关元件T6导通，通过第六开关元件T6对本级栅极驱动信号进行持续下拉，进而使本级栅极驱动信号能够维持在低电平。
图4为本发明一个实施例中像素充电状态的波形示意图。如图4所示，本实施例的栅极驱动单元输出的栅极驱动信号为具有两次高电平的双波形信号，其中，第一次高电平信号在第二个T的时间内向像素充入电荷，在第三个T的时间内栅极线为低电平，从而使像素基本保持原电位，避免充入反向电荷，大大提升了像素的充电效果。可以理解，向上相差一级的栅极驱动单元输出的上一级栅极驱动信号及向下相差一级的栅极驱动单元输出的下一级栅极驱动信号也均为双波形信号。
图5为本发明一个实施例中栅极驱动电路的结构示意图。栅极驱动电路可包括N个级联的栅极驱动单元，所述N为大于1的整数。如图5所示，其介绍了第一至四级栅极驱动单元的驱动原理，其中，图5所示的每一级栅极驱动单元包括M端口和N端口。对于如图2所示的用于输出栅极驱动信号的栅极驱动单元，M端口用于接收上一级栅极驱动信号N端口用于接收下一级栅极驱动信号其中，第一级栅极驱动单元没有向上相差一级的栅极驱动单元，因此，第一级栅极驱动单元的M端口接收第一外部信号源STV1提供的信号，第一外部信号源STV1提供的信号为双波形信号。
进一步的，第一至第四级栅极驱动单元分别具有A端口、B端口、C端口以及L端口，其中，A端口、B端口以及C端口分别与第一时钟信号线CLKA、第二时钟信号线CLKB以及参考低电压信号线VGL连接，以分别接收第一时钟信号线CLKA、第二时钟信号线CLKB以及参考低电压信号线VGL输出的第一时序信号VA、第二时序信号VB以及参考低电压VL，第一时钟信号线CLKA、第二时钟信号线CLKB的时钟信号互补，L端口用于输出本级栅极驱动信号
图6为如图5所示的栅极驱动电路中一级栅极驱动单元在27℃的环境温度下的模拟结果示意图。如图6所示，本发明的一级栅极驱动单元接收第一时序信号VA、第二时序信号VB、上一级栅极驱动单元输出的上一级栅极驱动信号下一级栅极驱动单元输出的下一级栅极驱动信号及参考低电压VL，输出本级栅极驱动单元的栅极驱动信号其中，第一时序信号VA及第二时序信号VB为互补的时钟信号，上一级栅极驱动单元输出的上一级栅极驱动信号本级栅极驱动单元输出的下一级栅极驱动单元输出的下一级栅极驱动信号之间依次相差一个相位。
本发明实施例还提供一种显示器，包括如上所述的栅极驱动电路，所述栅极驱动电路中栅极驱动单元的栅极扫描信号输出端耦合到与其对应的栅极线。
本发明的实施例中，栅极驱动单元包括第一至第七开关元件，栅极驱动单元通过接收上一级栅极驱动信号、下一级栅极驱动信号、第一时序信号及第二时序信号，控制第一至第七开关元件的是否导通，从而控制栅极驱动信号的电平，使本级栅极输出两次高电平，前一次的高电平可对像素进行预充电，避免预充电过程中向像素反复充入相反电荷，从而提升像素的充电效果。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种栅极驱动单元，其特征在于，包括：
第一开关元件，包括第一通路端、第二通路端和第一控制端，所述第一通路端与所述第一控制端相连并接收向上相差一级的栅极驱动单元所输出的上一级栅极驱动信号，所述第二通路端与第一控制节点相连；
第二开关元件，包括第三通路端、第四通路端和第二控制端，所述第三通路端接收第一时序信号，所述第二控制端与所述第一控制节点相连，所述第四通路端作为所述栅极驱动单元的输出端通过第一电容与所述第一控制节点相连；
第三开关元件，包括第五通路端、第六通路端和第三控制端，所述第五通路端接收参考低电压，所述第三控制端接收向下相差一级的栅极驱动单元所输出的下一级栅极驱动信号，所述第六通路端与所述第一控制节点相连；
第四开关元件，包括第七通路端、第八通路端和第四控制端，所述第七通路端接收所述参考低电压，所述第四控制端与所述第一控制节点相连，所述第八通路端与第二控制节点相连，所述第二控制节点通过第二电容与所述第二开关元件的第三通路端相连；
第五开关元件，包括第九通路端、第十通路端及第五控制端，所述第九通路端接收所述参考低电压，所述第五控制端与所述第二控制节点相连，所述第十通路端与所述第一控制节点相连；
第六开关元件，包括第十一通路端、第十二通路端及第六控制端，所述第六控制端接收第二时序信号，所述第十一通路端接收所述参考低电压，所述第十二通路端与所述第二开关元件的第四通路端相连；
第七开关元件，包括第十三通路端、第十四通路端及第七控制端，所述第十三通路端接收所述参考低电压，所述第七控制端与所述第二控制节点相连，所述第十四通路端与所述第二开关元件的第四通路端相连。
2.如权利要求1所述的栅极驱动单元，其特征在于，所述第二开关元件的第二控制端与第四通路端之间设置有独立存储电容，所述第一电容为所述第二开关元件的寄生电容与所述独立存储电容之和。
3.如权利要求1所述的栅极驱动单元，其特征在于，所述第一开关元件至所述第七开关元件均为N型晶体管。
4.如权利要求3所述的栅极驱动单元，其特征在于，所述第一控制端至所述第七控制端为栅极，所述第一开关元件的所述第一通路端、所述第二开关元件的第三通路端、所述第三开关元件的第五通路端、所述第四开关元件的第七通路端、所述第五开关元件的第九通路端、所述第六开关元件的第十一通路端、所述第七开关元件的第十三通路端均为漏极，所述第一开关元件的第二通路端、所述第二开关元件的第四通路端、所述第三开关元件的第六通路端、所述第四开关元件的第八通路端、所述第五开关元件的第十通路端、所述第六开关元件的第十二通路端、所述第七开关元件的第十四通路端均为源极。
5.如权利要求1所述的栅极驱动单元，其特征在于，所述第一开关元件至所述第七开关元件均为P型晶体管。
6.如权利要求1所述的栅极驱动单元，其特征在于，所述第一时序信号与所述第二时序信号为互补信号。
7.如权利要求1所述的栅极驱动单元，其特征在于，所述上一级栅极驱动信号及所述下一级栅极驱动信号均为双波形信号。
8.一种栅极驱动电路，其特征在于，包括N个级联的如权利要求1-7中任一项所述的栅极驱动单元，所述N为大于1的整数。
9.如权利要求8所述的栅极驱动电路，其特征在于，还包括第一时钟信号线与第二时钟信号线，所述第一时钟信号线与所述第二时钟信号线输出的时钟信号互补。
10.一种显示器，其特征在于，包括：如权利要求8所述的栅极驱动电路，所述栅极驱动电路中栅极驱动单元的栅极扫描信号输出端耦合到与其对应的栅极线。
CN201610654560.8A 2016-08-11 2016-08-11 栅极驱动单元及其栅极驱动电路和一种显示器 Pending CN106157910A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610654560.8A CN106157910A (zh) 2016-08-11 2016-08-11 栅极驱动单元及其栅极驱动电路和一种显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610654560.8A CN106157910A (zh) 2016-08-11 2016-08-11 栅极驱动单元及其栅极驱动电路和一种显示器

Publications (1)

Publication Number Publication Date
CN106157910A true CN106157910A (zh) 2016-11-23

Family

ID=57329559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610654560.8A Pending CN106157910A (zh) 2016-08-11 2016-08-11 栅极驱动单元及其栅极驱动电路和一种显示器

Country Status (1)

Country Link
CN (1) CN106157910A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106875918A (zh) * 2017-04-28 2017-06-20 厦门天马微电子有限公司 脉冲生成单元、阵列基板、显示装置、驱动电路和方法
CN108257574A (zh) * 2018-03-23 2018-07-06 京东方科技集团股份有限公司 一种像素电路、阵列基板、其驱动方法及相关装置
CN110223653A (zh) * 2019-06-10 2019-09-10 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024350A (ja) * 2004-06-30 2006-01-26 Samsung Electronics Co Ltd シフトレジスタ、それを有する表示装置、及び、そのシフトレジスタの駆動方法
CN104299590A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104575429A (zh) * 2015-01-30 2015-04-29 合肥京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN104766580A (zh) * 2015-04-23 2015-07-08 合肥京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024350A (ja) * 2004-06-30 2006-01-26 Samsung Electronics Co Ltd シフトレジスタ、それを有する表示装置、及び、そのシフトレジスタの駆動方法
CN104299590A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104575429A (zh) * 2015-01-30 2015-04-29 合肥京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN104766580A (zh) * 2015-04-23 2015-07-08 合肥京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106875918A (zh) * 2017-04-28 2017-06-20 厦门天马微电子有限公司 脉冲生成单元、阵列基板、显示装置、驱动电路和方法
CN106875918B (zh) * 2017-04-28 2019-11-26 厦门天马微电子有限公司 脉冲生成单元、阵列基板、显示装置、驱动电路和方法
CN108257574A (zh) * 2018-03-23 2018-07-06 京东方科技集团股份有限公司 一种像素电路、阵列基板、其驱动方法及相关装置
CN108257574B (zh) * 2018-03-23 2020-07-21 京东方科技集团股份有限公司 一种像素电路、阵列基板、其驱动方法及相关装置
CN110223653A (zh) * 2019-06-10 2019-09-10 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路

Similar Documents

Publication Publication Date Title
CN105679262B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104318909B (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示面板
CN104715730B (zh) 一种栅极驱动电路及显示装置
CN104835442B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN101944344B (zh) 栅极驱动电路
CN104715732B (zh) 一种栅极驱动电路及显示装置
CN106409207A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105261341B (zh) 一种栅极驱动电路及显示装置
CN104835531B (zh) 一种移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN105788553B (zh) 基于ltps半导体薄膜晶体管的goa电路
CN109935188A (zh) 栅极驱动单元、方法、栅极驱动模组、电路及显示装置
CN104637461B (zh) 一种栅极驱动电路及显示装置
CN103489422B (zh) 栅极驱动电路
CN103151013B (zh) 栅极驱动电路
CN108597431A (zh) 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN107689219A (zh) 栅极驱动电路及其显示装置
CN103996390B (zh) 一种栅极驱动电路及使用其的显示装置
CN106157910A (zh) 栅极驱动单元及其栅极驱动电路和一种显示器
CN105448256A (zh) 液晶显示装置及其驱动方法
CN105206234B (zh) 移位寄存器单元、栅极驱动方法、电路和栅极驱动装置
CN103680458B (zh) 栅极驱动电路
CN103617784B (zh) 一种栅极驱动电路及使用其的显示装置
CN106531121B (zh) 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
CN105931611B (zh) 一种阵列基板行驱动电路
CN105185341B (zh) 一种栅极驱动电路及使用其的显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161123