CN106103369A - 支承玻璃基板及使用其的层叠体 - Google Patents

支承玻璃基板及使用其的层叠体 Download PDF

Info

Publication number
CN106103369A
CN106103369A CN201580014823.2A CN201580014823A CN106103369A CN 106103369 A CN106103369 A CN 106103369A CN 201580014823 A CN201580014823 A CN 201580014823A CN 106103369 A CN106103369 A CN 106103369A
Authority
CN
China
Prior art keywords
glass substrate
support glass
substrate processing
substrate
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580014823.2A
Other languages
English (en)
Inventor
池田光
铃木良太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Electric Glass Co Ltd
Original Assignee
Nippon Electric Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Glass Co Ltd filed Critical Nippon Electric Glass Co Ltd
Priority to CN202211243838.4A priority Critical patent/CN115636583A/zh
Priority to CN202211243837.XA priority patent/CN115636582A/zh
Publication of CN106103369A publication Critical patent/CN106103369A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Glass Compositions (AREA)

Abstract

一种支承玻璃基板，其在20～200℃的温度范围内的平均线性热膨胀系数为66×10－7/℃以上且81×10－7/℃以下。

Description

支承玻璃基板及使用其的层叠体
技术领域
本发明涉及支承玻璃基板及使用其的层叠体，具体而言，涉及在半导体封装体(半导体装置)的制造工序中用于加工基板的支承的支承玻璃基板及使用其的层叠体。
背景技术
对于便携电话、笔记本电脑、PDA(Personal Data Assistance)等便携型电子设备，要求小型化及轻量化。与此相伴随，这些电子设备中使用的半导体芯片的安装空间也受到严格限制，半导体芯片的高密度安装成为课题。因此，近年，通过三维安装技术、即将半导体芯片彼此层叠、对各半导体芯片间进行布线连接，来谋求半导体封装体的高密度安装。
此外，现有的晶片水平封装体(WLP)是如下制作的：以晶片的状态形成凸起后，通过切片而单片化。但是，现有的WLP存在如下问题：不仅引脚数难以增加，而且由于以半导体芯片的背面露出的状态进行安装，因此容易产生半导体芯片的缺口等。
因此，作为新的WLP，提出了fan－out型的WLP(例如，参照专利文献1及2)。fan－out型的WLP能够使引脚数增加，此外，通过保护半导体芯片的端部而能够防止半导体芯片的缺口等。
现有技术文献
专利文献
专利文献1:WO2013/057867号公报
专利文献2:日本特开2004－186688号公报
发明内容
发明要解决的课题
fan－out型的WLP中，将多个半导体芯片用树脂密封材料进行模塑而形成加工基板后，具有在加工基板的一个表面布线的工序、形成焊料凸起的工序等。
这些工序由于伴随有约200℃的热处理，因此有密封材料变形、加工基板发生尺寸变化之担忧。若加工基板发生尺寸变化，则难以对加工基板的一个表面进行高密度布线，此外，也难以正确地形成焊料凸起。
为了抑制加工基板的尺寸变化，使用用于支承加工基板的支承基板是有效的。但是，即使使用支承基板的情况下，有时也会发生加工基板的尺寸变化。
本发明是鉴于上述情况而作出的，其技术课题在于，通过发明出一种不易发生加工基板的尺寸变化的支承基板及使用其的层叠体，从而有助于半导体封装体的高密度安装。
用于解决课题的手段
本发明人等反复进行了各种实验，结果发现，通过选择玻璃基板作为支承基板并严格规定该玻璃基板的热膨胀系数，从而能够解决上述技术课题，从而提出了本发明。即，本发明的支承玻璃基板，其特征在于，在20～200℃的温度范围内的平均线性热膨胀系数为66×10－7/℃以上且81×10－7/℃以下。其中，“在20～200℃的温度范围内的平均热膨胀系数”可通过膨胀计来测定。
玻璃基板容易对表面进行平滑化，也具有刚性。因此，使用玻璃基板作为支承基板时，能够牢固且正确地支承加工基板。此外，玻璃基板容易透过紫外光、红外光等光。因此，使用玻璃基板作为支承基板时，可以利用紫外线固化型粘接剂等设置粘接层等，从而容易地将加工基板和支承玻璃基板固定。此外，通过设置吸收红外线的剥离层等，还可以容易地将加工基板和支承玻璃基板分离。作为另一方式，可以利用紫外线固化型胶带等设置粘接层等，从而容易地将加工基板和支承玻璃基板分离。
此外，对于本发明的支承玻璃基板而言，在20～200℃的温度范围内的平均线性热膨胀系数被限定为66×10－7/℃以上且81×10－7/℃以下。由此，当半导体芯片在加工基板内的比率少、密封材料的比率多时，加工基板和支承玻璃基板的热膨胀系数容易匹配。并且，若两者的热膨胀系数匹配，则加工处理时容易抑制加工基板的尺寸变化(特别是翘曲变形)。结果是，能够对加工基板的一个表面进行高密度布线，此外，还能够正确地形成焊料凸起。
第二，本发明的支承玻璃基板，其特征在于，在30～380℃的温度范围内的平均线性热膨胀系数为70×10－7/℃以上且85×10－7/℃以下。其中，“在30～380℃的温度范围内的平均热膨胀系数”可通过膨胀计来测定。
第三，本发明的支承玻璃基板优选在半导体封装体的制造工序中用于加工基板的支承。
第四，本发明的支承玻璃基板优选在波长300nm时的板厚方向的紫外线透过率为40％以上。其中，“波长300nm时的板厚方向的紫外线透过率”例如可以通过使用双光束型分光光度计测定波长300nm时的分光透过率从而进行评价。
第五，本发明的支承玻璃基板的杨氏模量优选65GPa以上。其中，“杨氏模量”是指通过弯曲共振法测定的值。需要说明的是，1GPa相当于约101.9kgf/mm2。
第六，本发明的支承玻璃基板优选以质量％计含有SiO2 40～80％、Al2O3 1～20％、B2O3 0～20％、MgO 0～12％、CaO 0～10％、SrO0～20％、BaO 0～20％、ZnO 0～10％、Na2O 4～20％、K2O 0～15％作为玻璃组成。
第七，本发明的支承玻璃基板优选以质量％计含有SiO2 60～75％、Al2O3 5～15％、B2O3 5～20％、MgO 0～5％、CaO 0～10％、SrO0～5％、BaO 0～5％、ZnO 0～5％、Na2O7～16％、K2O 0～8％作为玻璃组成。
第八，本发明的支承玻璃基板优选以质量％计含有SiO2 50～80％、Al2O3 1～20％、B2O3 0～20％、MgO 0～5％、CaO 0～10％、SrO0～5％、BaO 0～5％、ZnO 0～5％、Na2O5～20％、K2O 0～10％作为玻璃组成。
第九，本发明的支承玻璃基板优选以质量％计含有SiO2 60～75％、Al2O3 10～20％、B2O3 0～10％、MgO 0～5％、CaO 0～5％、SrO0～5％、BaO 0～5％、ZnO 0～5％、Na2O 6～18％、K2O 0～8％作为玻璃组成。
第十，本发明的支承玻璃基板优选以质量％计含有SiO2 40～60％、Al2O3 5～20％、B2O3 0～20％、MgO 0～5％、CaO 0～10％、SrO0～20％、BaO 0～20％、Na2O 4～20％、K2O 0～10％作为玻璃组成。
第十一，本发明的支承玻璃基板优选以质量％计含有SiO2 44～54％、Al2O3 10～15％、B2O3 0～15％、MgO 0～3.6％、CaO 3～8％、SrO4～15％、BaO 0～14％、Na2O 4～15％、K2O 0～10％作为玻璃组成。
第十二，本发明的支承玻璃基板优选：为板厚小于2.0mm、直径是100～500mm的圆板形状，整体板厚偏差为30μm以下，翘曲量为60μm以下。其中，“翘曲量”是指支承玻璃基板整体中的最高位点和最小二乘焦点面之间的最大距离的绝对值、与最低位点和最小二乘焦点面的绝对值的合计，例如可通过KOBELCO research institute制的Bow/Warp测定装置SBW－331ML/d来测定。
第十三，本发明的层叠体优选：具备加工基板、和用于支承加工基板的支承玻璃基板的层叠体，支承玻璃基板为上述支承玻璃基板。
第十四，本发明的层叠体优选：加工基板具备用密封材料模塑而成的半导体芯片。
第十五，本发明的半导体封装体的制造方法优选包括如下工序：准备具备加工基板和用于支承加工基板的支承玻璃基板的层叠体的工序、以及对加工基板进行加工处理的工序，支承玻璃基板为上述支承玻璃基板。
第十六，本发明的半导体封装体的制造方法优选：加工处理包含在加工基板的一个表面布线的工序。
第十七，本发明的半导体封装体的制造方法优选：加工处理包含在加工基板的一个表面形成焊料凸起的工序。
第十八，本发明的半导体封装体，其特征在于，利用上述半导体装置的制造方法而制作。
第十九，本发明的电子设备，其特征在于，其为具备半导体封装体的电子设备，半导体封装体为上述半导体封装体。
附图说明
图1为示出本发明的层叠体的一例的示意立体图。
图2A为示出fan－out型的WLP的制造工序的示意剖面图。
图2B为示出fan－out型的WLP的制造工序的示意剖面图。
图2C为示出fan－out型的WLP的制造工序的示意剖面图。
图2D为示出fan－out型的WLP的制造工序的示意剖面图。
图2E为示出fan－out型的WLP的制造工序的示意剖面图。
图2F为示出fan－out型的WLP的制造工序的示意剖面图。
图2G为示出fan－out型的WLP的制造工序的示意剖面图。
具体实施方式
本发明的支承玻璃基板，在20～200℃的温度范围内的平均热膨胀系数为66×10－7/℃以上且81×10－7/℃以下，优选超过66×10－7/℃且77×10－7/℃以下或68×10－7/℃以上且76×10－7/℃以下，特别优选70×10－7/℃以上且75×10－7/℃以下。在20～200℃的温度范围内的平均热膨胀系数在上述范围外时，加工基板和支承玻璃基板的热膨胀系数难以匹配。并且，两者的热膨胀系数不匹配时，在加工处理时容易产生加工基板的尺寸变化(特别是翘曲变形)。
在30～380℃的温度范围内的平均热膨胀系数为70×10－7/℃以上且85×10－7/℃以下，优选超过70×10－7/℃且83×10－7/℃以下或72×10－7/℃以上且81×10－7/℃以下，特别优选74×10－7/℃以上且80×10－7/℃以下。在30～380℃的温度范围内的平均热膨胀系数在上述范围外时，加工基板和支承玻璃基板的热膨胀系数难以匹配。并且，两者的热膨胀系数不匹配时，加工处理时容易产生加工基板的尺寸变化(特别是翘曲变形)。
本发明的支承玻璃基板，在波长300nm时的板厚方向的紫外线透过率优选40％以上、45％以上、50％以上、55％以上、60％以上、65％以上或70％以上，特别优选80％以上。紫外线透过率过低时，难以利用粘接层将加工基板和支承基板粘接，紫外线透过率过低时，难以利用紫外光的照射通过粘接层将加工基板和支承基板粘接。此外，利用紫外线固化型胶带等设置粘接层等时，难以容易地将加工基板和支承玻璃基板分离。需要说明的是，“在波长300nm时的板厚方向的紫外线透过率”例如可以通过使用双光束型分光光度计测定波长300nm的分光透过率来进行评价。
本发明的支承玻璃基板优选以质量％计含有SiO2 40～80％、Al2O31～20％、B2O3 0～20％、MgO 0～12％、CaO 0～10％、SrO 0～20％、BaO 0～20％、ZnO 0～10％、Na2O 4～20％、K2O 0～15％作为玻璃组成。如上所述，对各成分的含量进行限定的理由如下所示。需要说明的是，在各成分的含量的说明中，％的表述只要没有特别说明则表示质量％。
SiO2是形成玻璃的骨架的主成分。SiO2的含量过少时，杨氏模量、耐酸性容易降低。另一方面，SiO2的含量过多时，高温粘度变高，熔融性容易降低，并且容易析出方英石等失透结晶，液相温度容易上升。因此，SiO2的含量的下限值优选40％或44％，特别优选50％。此外，SiO2的含量的下限值在优先考虑提高杨氏模量时优选58％、60％或62％，特别优选64％。另一方面，SiO2的含量的上限值优选80％、75％或72％，特别优选70％。此外，SiO2的含量的上限值在优先考虑熔融性时优选65％或60％，特别优选54％。
Al2O3是提高杨氏模量的成分，而且是抑制分相、失透的成分。Al2O3的含量过少时，杨氏模量容易降低、此外玻璃容易分相、失透。另一方面，Al2O3的含量过多时，高温粘度变高，熔融性容易降低。因此，Al2O3的含量的下限值优选1％、3％或5％，特别优选6％。此外，Al2O3的含量的下限值在优先考虑提高杨氏模量时优选8％，特别优选10％。另一方面，Al2O3的含量的上限值优选20％，特别优选15％。此外，Al2O3的含量的上限值在优先考虑熔融性时优选10％，特别优选9％。
B2O3是提高熔融性、耐失透性的成分，此外为改善易划伤性、提高强度的成分。B2O3的含量过少时，熔融性、耐失透性容易降低、此外对氢氟酸系药液的耐性容易降低。另一方面，B2O3的含量过多时，杨氏模量、耐酸性容易降低。因此，B2O3的含量的下限值优选0％、3％、5％或6％，特别优选7％。另一方面，B2O3的含量的上限值优选20％、18％、15％或12％，特别优选10％以下。此外，B2O3的含量的上限值在优先考虑提高杨氏模量时优选5％或3％，特别优选1％以下。
B2O3－Al2O3从提高耐失透性的观点出发优选0％以上或0.5％以上，特别优选1％以上。另一方面，B2O3－Al2O3从提高杨氏模量的观点出发优选10％以下、5以下、0％以下、－3％以下或－5％以下，特别优选－7％以下。需要说明的是，“B2O3－Al2O3”是指从B2O3的含量减去Al2O3的含量而得的值。
MgO是降低高温粘性、提高熔融性的成分，是碱土金属氧化物中显著提高杨氏模量的成分，但MgO的含量增多时，耐失透性容易降低。因此，MgO的含量优选0～12％、0～8％、0～5％、0～4％、0～3.8％、0～3％或0～2％，特别优选小于0～1％。
CaO是降低高温粘性、显著提高熔融性的成分。此外，在碱土金属氧化物中，由于导入原料比较廉价从而是降低原料成本的成分。CaO的含量优选0～10％、1～8％、3～8％或2～6％，特别优选2～5％。CaO的含量过多时，玻璃容易失透。需要说明的是，CaO的含量过少时，难以享有上述效果。
SrO是抑制分相的成分，此外是提高耐失透性的成分。SrO的含量过多时，玻璃容易失透。因此，SrO的含量优选0～20％、0～15％、0～9％、0～5％、0～4％、0～3％或0～2％，特别优选0～1％小于。需要说明的是，在优先考虑提高耐失透性时，SrO的含量的下限值优选0.1％、1％、2％或4％，特别优选7％。
BaO是提高耐失透性的成分。BaO的含量优选0～20％、0～14％、0～9％、0～5％、0～4％、0～3％或0～2％，特别优选0～1％小于。BaO的含量过多时，玻璃容易失透。需要说明的是，在优先考虑耐失透性时，BaO的含量的下限值优选0.1％以上或1％以上、特别优选3％以上。
质量比CaO/(MgO+CaO+SrO+BaO)优选0.5以上、0.6以上、0.7以上或0.8以上，特别优选0.9以上。质量比CaO/(MgO+CaO+SrO+BaO)过小时，原料成本容易变高。需要说明的是，“CaO/(MgO+CaO+SrO+BaO)”是指将CaO的含量除以MgO、CaO、SrO及BaO的总量而得的值。
ZnO是降低高温粘性、显著提高熔融性的成分。ZnO的含量优选0～10％、0～5％或0.1～4％，特别优选0.5～3％。ZnO的含量过少时，难以享有上述效果。需要说明的是，ZnO的含量过多时，玻璃容易失透。
Na2O是用于将热膨胀系数调整到上述范围的重要成分，此外是降低高温粘性、显著提高熔融性并且有助于玻璃原料的初期熔融的成分。Na2O的含量过少时，熔融性容易降低，并且有热膨胀系数不当降低之虞。另一方面，Na2O的含量过多时，有热膨胀系数不当升高之虞。因此，Na2O的含量的下限值优选4％、5％、6％或7％、特别优选9％以上。此外，Na2O的含量的上限值优选20％、18％或16％，特别优选15％。
B2O3－Na2O优选－7～4％、－6～3％或－5～2％，特别优选－4～1％。由此，容易将热膨胀系数调整到上述范围。需要说明的是，“B2O3－Na2O”是指从B2O3的含量中减去Na2O的含量而得的值。
K2O是用于调整热膨胀系数的成分，此外是降低高温粘性、提高熔融性且有助于玻璃原料的初期熔融的成分。K2O的含量优选0～15％、0～10％或0.1～8％，特别优选1～5％。K2O的含量过多时，有热膨胀系数不当变高之虞。另一方面，K2O的含量过少时，熔融性容易降低。
除了上述成分以外，还可以导入其它成分作为任意成分。需要说明的是，从切实享有本发明的效果的观点出发，上述成分以外的其它成分的含量优选以总量计为10％以下，特别优选以总量计为5％以下。
Fe2O3是可以作为杂质成分或澄清剂成分导入的成分。但是，Fe2O3的含量过多时，有紫外线透过率降低之虞。即，Fe2O3的含量过多时，难以借助树脂层、剥离层适当地进行加工基板和支承玻璃基板的粘接和脱离。因此，Fe2O3的含量优选0.05％以下、0.03％以下或0.001～0.02％，特别优选0.005～0.01％。需要说明的是，本发明中所谓的“Fe2O3”包含2价的氧化铁和3价的氧化铁，2价的氧化铁换算成Fe2O3来处理。对于其它氧化物，也同样地以所记载的氧化物为基准来处理。
作为澄清剂，As2O3可有效地发挥作用，从环境的观点来说，优选尽可能地减少这些成分。As2O3的含量优选1％以下或0.5％以下，特别优选0.1％以下，最优选实质上不含。其中，“实质上不含As2O3”是指玻璃组成中的As2O3的含量小于0.05％的情况。
Sb2O3是在低温区域均有良好的澄清作用的成分。Sb2O3的含量优选0～1％、0.001～1％或0.01～0.9％，特别优选0.05～0.7％。Sb2O3的含量过多时，玻璃变得容易着色。
SnO2是在高温区域均有良好的澄清作用的成分，此外是降低高温粘性的成分。SnO2的含量优选0～1％、0.001～1％或0.01～0.9％，特别优选0.05～0.7％。SnO2的含量过多时，容易析出SnO2的失透结晶。需要说明的是，SnO2的含量过少时，难以享有上述效果。
SO3是具有澄清作用的成分。SO3的含量优选0～1％、0.001～1％或0.01～0.5％，特别优选0.05～0.3％。SO3的含量过多时，容易发生SO2再沸。
进而，可以在不损害玻璃特性的限度内以各自为1％的程度导入F、C或Al、Si等的金属粉末作为澄清剂。此外，也可以以1％的程度导入CeO2等，但需要留意紫外线透过率的降低。
Cl是促进玻璃熔融的成分。若在玻璃组成中导入Cl，则可以谋求熔融温度的低温化、澄清作用的促进，结果容易实现熔融成本的低廉化、玻璃制造窑的长寿命化。但是，Cl的含量过多时，有腐蚀玻璃制造窑周围的金属部件之虞。因此，Cl的含量优选3％以下、1％以下或0.5％以下，特别优选0.1％以下。
P2O5是可抑制失透结晶的析出的成分。但是，导入较多P2O5时，玻璃容易分相。因此，P2O5的含量优选0～2.5％、0～1.5％或0～0.5％，特别优选0～0.3％。
TiO2是降低高温粘性、提高熔融性的成分，并且是抑制日晒作用(solarization)的成分。但是，导入较多TiO2时，玻璃容易着色、透过率容易降低。因此，TiO2的含量优选0～5％、0～3％或0～1％，特别优选0～0.02％。
ZrO2是改善耐药品性、杨氏模量的成分。但是，导入较多ZrO2时，玻璃容易失透，此外由于导入原料为难溶性，因此，有未溶解的结晶性异物混入制品基板之虞。因此，ZrO2的含量优选0～10％、0～7％、0～5％、0.001～3％或0.01～1％，特别优选0.1～0.5％。
Y2O3、Nb2O5、La2O3有提高应变点、杨氏模量等的作用。但是，这些成分的含量分别多于1％、特别是5％时，有原料成本、制品成本变高之虞。
本发明的支承玻璃基板可以适当选择各成分的合适含量范围而构成合适的玻璃组成范围，在将20～200℃的温度范围内的平均线性热膨胀系数限制在66×10－7/℃以上且81×10－7/℃以下的基础上，在欲提高杨氏模量和耐失透性时，特别优选以下的玻璃组成范围。
(1)以质量％计含有SiO2 60～75％、Al2O3 5～15％、B2O3 5～20％、MgO 0～5％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O 7～16％、K2O 0～8％作为玻璃组成。
(2)以质量％计含有SiO2 50～80％、Al2O3 1～20％、B2O3 0～20％、MgO 0～5％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O 5～20％、K2O 0～10％作为玻璃组成。
(3)以质量％计含有SiO2 60～75％、Al2O3 10～20％、B2O3 0～10％、MgO 0～5％、CaO 0～5％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O 6～18％、K2O 0～8％作为玻璃组成。
(4)以质量％计含有SiO2 40～60％、Al2O3 5～20％、B2O3 0～20％、MgO 0～5％、CaO 0～10％、SrO 0～20％、BaO 0～20％、Na2O 4～20％、K2O 0～10％作为玻璃组成。
(5)以质量％计含有SiO2 44～54％、Al2O3 10～15％、B2O3 0～15％、MgO 0～3.6％、CaO 3～8％、SrO 4～15％、BaO 0～14％、Na2O 4～15％、K2O 0～10％作为玻璃组成。
本发明的支承玻璃基板优选不进行离子交换处理，优选表面不具有压缩应力层。进行离子交换处理会使支承玻璃基板的制造成本上升，若不进行离子交换处理，则能够降低支承玻璃基板的制造成本。进而，进行离子交换处理时难以降低支承玻璃基板的整体板厚偏差，若不进行离子交换处理，则容易消除这种不利情况。需要说明的是，本发明的支承玻璃基板并不排除进行离子交换处理而在表面形成压缩应力层的方式。从提高机械强度的观点来说，优选进行离子交换处理而在表面形成压缩应力层。
本发明的支承玻璃基板优选具有以下的特性。
本发明的支承玻璃基板的杨氏模量优选65GPa以上、68GPa以上、70GPa以上、72GPa以上或73GPa以上，特别优选74GPa以上。杨氏模量过低时，难以维持层叠体的刚性，容易发生加工基板的变形、翘曲、破损。
液相温度优选小于1150℃、1100℃以下、1050℃以下、1000℃以下、950℃以下、900℃以下或870℃以下，特别优选850℃以下。因此，容易利用下拉法、特别是溢流下拉法成形出玻璃基板。因此，容易制作板厚小的玻璃基板，并且可以利用少量的研磨将整体板厚偏差降低至小于2.0μm、特别是小于1.0μm，结果还能够降低玻璃基板的制造成本。进而，在玻璃基板的制造工序中，容易防止产生失透结晶、玻璃基板的生产性降低的情况。其中，“液相温度”可以如下算出：将可通过30目(500μm)的标准筛、且残留在50目(300μm)筛的玻璃粉末放入铂舟后，在温度梯度炉中保持24小时，测定析出结晶的温度，从而算出。
液相温度时的粘度优选10000dPa·s以上、30000dPa·s以上、60000dPa·s以上、100000dPa·s以上、200000dPa·s以上、300000dPa·s以上、500000dPa·s以上或800000dPa·s以上，特别优选1000000dPa·s以上。由此，容易利用下拉法、特别是溢流下拉法成形出玻璃基板。因此，容易制作板厚小的玻璃基板，并且可以利用少量的研磨将整体板厚偏差降低至小于2.0μm、特别是小于1.0μm，结果还能够降低玻璃基板的制造成本。进而，在玻璃基板的制造工序中，容易防止产生失透结晶、玻璃基板的生产性降低的情况。其中，“液相温度时的粘度”可以利用铂球提拉法测定。需要说明的是，液相温度时的粘度是成形性的指标，液相温度时的粘度越高则成形性越提高。
102.5dPa·s时的温度优选1580℃以下、1520℃以下、1480℃以下、1450℃以下或1420℃以下，特别优选1400℃以下。102.5dPa·s时的温度越高则熔融性越降低，玻璃基板的制造成本越上升。其中，“102.5dPa·s时的温度”可利用铂球提拉法测定。需要说明的是，102.5dPa·s时的温度相当于熔融温度，该温度越低则熔融性越提高。
本发明的支承玻璃基板优选通过下拉法、特别是溢流下拉法进行成形。溢流下拉法是从耐热性的槽状结构物的两侧使熔融玻璃溢出，在槽状结构物的下顶端使溢出的熔融玻璃合流，同时向下方拉伸成形来制造玻璃基板的方法。溢流下拉法中，应成为玻璃基板的表面的面不接触槽状耐火物，以自由表面的状态成形。因此，容易制作板厚小的玻璃基板，并且通过少量的研磨，能够将整体板厚偏差降低至小于2.0μm、特别是小于1.0μm，结果，能够降低玻璃基板的制造成本。
作为玻璃基板的成形方法，除了溢流下拉法以外，还可以采用例如狭缝下拉法、再拉法、浮法等。
本发明的支承玻璃基板优选为圆板状(例如，晶片状或大致圆板状)，其直径优选100mm以上且500mm以下，特别优选150mm以上且450mm以下。由此，容易适用于半导体封装体的制造工序。还可以根据需要加工成其以外的形状、例如矩形等形状。
本发明的支承玻璃基板的真圆度优选1mm以下、0.1mm以下或0.05mm以下，特别优选0.03mm以下。真圆度越小则越容易应用于半导体封装体的制造工序。需要说明的是，真圆度的定义为由晶片外形的最大值减去最小值而得的值。
本发明的支承玻璃基板中，板厚优选小于2.0mm、1.5mm以下、1.2mm以下、1.1mm以下或1.0mm以下，特别优选0.9mm以下。板厚越薄则层叠体的质量越轻，因此处理性越提高。另一方面，板厚过薄时，支承玻璃基板本身的强度降低，难以发挥支承基板的功能。因此，板厚优选0.1mm以上、0.2mm以上、0.3mm以上、0.4mm以上、0.5mm以上或0.6mm以上，特别是超过0.7mm。
本发明的支承玻璃基板的整体板厚偏差优选30μm以下、20μm以下、10μm以下、5μm以下、4μm以下、3μm以下、2μm以下或1μm以下，特别优选小于0.1～1μm。此外算术平均粗糙度Ra优选100nm以下、50nm以下、20nm以下、10nm以下、5nm以下、2nm以下或1nm以下，特别优选0.5nm以下。表面精度越高则加工处理的精度越容易提高。特别是由于可以提高布线精度，因此能够进行高密度的布线。此外，提高支承玻璃基板的强度，支承玻璃基板及层叠体不易破损。进而，能够增加支承玻璃基板的再利用次数。需要说明的是，“算术平均粗糙度Ra”可利用触针式表面粗糙度计或原子力显微鏡(AFM)来测定。
本发明的支承玻璃基板在通过溢流下拉法成形后，优选对表面进行研磨。由此，容易将整体板厚偏差限定为小于2.0μm。其中，整体板厚偏差优选1.5μm以下或1.0μm以下，特别优选小于0.1～1.0μm。
本发明的支承玻璃基板中，翘曲量优选60μm以下、55μm以下、50μm以下或1～45μm，特别优选5～40μm。翘曲量越小则加工处理的精度越容易提高。特别是由于可以提高布线精度，因此能够进行高密度的布线。
本发明的层叠体，其特征在于，为至少具备加工基板和用于支承加工基板的支承玻璃基板的层叠体，支承玻璃基板为上述支承玻璃基板。其中，本发明的层叠体的技术特征(优选方案、效果)与本发明的支承玻璃基板的技术特征重复。因此，本说明书中对于其中重复的部分省略了详细记载。
本发明的层叠体优选在加工基板和支承玻璃基板之间具有粘接层。粘接层优选为树脂，优选例如热固化性树脂、光固化性树脂(特别是紫外线固化树脂)等。此外，优选具有可耐受半导体封装体的制造工序中的热处理的耐热性。从而，半导体封装体的制造工序中，粘接层不易熔融，能够提高加工处理的精度。需要说明的是，为了容易地将加工基板和支承玻璃基板固定，还可以使用紫外线固化型胶带作为粘接层。
本发明的层叠体优选在加工基板和支承玻璃基板之间、更具体而言在加工基板和粘接层之间还具有剥离层；或者，在支承玻璃基板和粘接层之间具有剥离层。由此，在对加工基板进行规定的加工处理后，容易将加工基板从支承玻璃基板剥离。加工基板的剥离从生产性的观点出发优选通过激光等照射光来进行。作为激光源，可以使用YAG激光(波长1064nm)、半导体激光(波长780～1300nm)等红外光激光源。此外，剥离层中，可以使用通过照射红外线激光而分解的树脂。此外，树脂中还可以添加高效地吸收红外线并将其转变为热能的物质。例如，还可以在树脂中添加炭黑、石墨粉、微粒状金属粉末、染料、颜料等。
剥离层由通过激光等照射光而发生“层内剥离”或“界面剥离”的材料构成。即，由以下材料构成：若照射一定强度的光，则原子或分子的原子间或分子间的结合力消失或减少，发生消融(ablation)等，从而产生剥离。需要说明的是，包括以下情况：通过照射光的照射，剥离层中包含的成分变成气体而释放，从而达到分离；以及剥离层吸收光而变成气体，其蒸气释放，从而达到分离。
本发明的层叠体中，支承玻璃基板优选大于加工基板。从而，在对加工基板和支承玻璃基板进行支承时，即使在两者的中心位置稍稍偏离的情况下加工基板的缘部也不易从支承玻璃基板突出。
本发明的半导体封装体的制造方法，其特征在于，包含：准备至少具备加工基板以及用于支承加工基板的支承玻璃基板的层叠体的工序，和对加工基板进行加工处理的工序，支承玻璃基板为上述支承玻璃基板。其中，本发明的半导体封装体的制造方法的技术特征(优选方案、效果)与本发明的支承玻璃基板及层叠体的技术特征重复。因此，本说明书中对其中的重复部分省略了详细记载。
本发明的半导体封装体的制造方法优选还具有对层叠体进行搬送的工序。从而，可以提高加工处理的处理效率。需要说明的是，“对层叠体进行搬送的工序”和“对加工基板进行加工处理的工序”可以分别地进行，也可以同时进行。即，既可以在将层叠体搬送到加工位置而停止后对加工基板进行加工处理，也可以一边对层叠体进行搬送一边对加工基板进行加工处理。
本发明的半导体封装体的制造方法中，加工处理优选为在加工基板的一个表面布线的处理或在加工基板的一个表面形成焊料凸起的处理。本发明的半导体封装体的制造方法中，在这些处理时加工基板不易发生尺寸变化，因此能够正确地进行这些工序。
作为加工处理，除了上述以外，还可以为对加工基板的一个表面(通常为位于与支承玻璃基板相反侧的表面)进行机械研磨的处理、对加工基板的一个表面(通常为位于与支承玻璃基板相反侧的表面)进行干蚀刻处理、对加工基板的一个表面(通常为位于与支承玻璃基板相反侧的表面)进行湿式蚀刻的处理中的任一种。需要说明的是，本发明的半导体封装体的制造方法中，加工基板不易产生翘曲且能够维持层叠体的刚性。结果，能够准确地进行上述加工处理。
本发明的半导体封装体，其特征在于，是通过上述半导体封装体的制造方法而制作的。其中，本发明的半导体封装体的技术特征(优选方案、效果)与本发明的支承玻璃基板、层叠体及半导体封装体的制造方法的技术特征重复。因此，本说明书中，对于其中的重复部分省略了详细记载。
本发明的电子设备，其特征在于，为具备半导体封装体的电子设备，半导体封装体为上述半导体封装体。其中，本发明的电子设备的技术特征(优选方案、效果)与本发明的支承玻璃基板、层叠体、半导体封装体的制造方法、半导体封装体的技术特征重复。因此，本说明书中，对于其中的重复部分省略了详细记载。
边参照附图边对本发明进行进一步说明。
图1是示出本发明的层叠体1的一例的示意立体图。图1中，层叠体1具备支承玻璃基板10和加工基板11。为了防止加工基板11的尺寸变化，支承玻璃基板10贴合于加工基板11。支承玻璃基板10和加工基板11之间配置有剥离层12和粘接层13。剥离层12与支承玻璃基板10接触，粘接层13与加工基板11接触。
由图1可知，层叠体1按照支承玻璃基板10、剥离层12、粘接层13、加工基板11的顺序层叠配置。支承玻璃基板10的形状取决于加工基板11，图1中，支承玻璃基板10及加工基板11的形状均为圆板形状。剥离层12可以使用例如通过照射激光而分解的树脂。此外，树脂中还可以添加高效地吸收激光并将其转变为热能的物质。例如炭黑、石墨粉、微粒金属粉末、染料、颜料等。剥离层12通过等离子体CVD、基于溶胶-凝胶法的旋涂等而形成。粘接层13由树脂构成，例如，通过各种印刷法、喷墨法、旋涂法、滚涂法等进行涂布而形成。此外，还可以使用紫外线固化型胶带。通过剥离层12而从加工基板11剥离支承玻璃基板10后，粘接层13利用溶剂等而溶解除去。紫外线固化型胶带在照射紫外线后可利用剥离用胶带而除去。
图2A～图2G是fan－out型的WLP的制造工序的示意截面图。图2A表示在支承部件20的一个表面上形成了粘接层21的状态。按照需要，可以在支承部件20与粘接层21之间形成剥离层。接着，如图2B所示，在粘接层21上贴附多个半导体芯片22。此时，使半导体芯片22的有效侧的面接触粘接层21。接着，如图2C所示，用树脂的密封材23对半导体芯片22进行塑模。密封材23使用压缩成形后的尺寸变化、成形布线时的尺寸变化少的材料。接着，如图2D和图2E所示，从支承部件20分离塑模有半导体芯片22的加工基板24后，隔着粘接层25，与支承玻璃基板26接合固定。此时，在加工基板24的表面内，与埋入半导体芯片22的一侧的表面相反侧的表面配置于支承玻璃基板26侧。按照这样，可以得到层叠体27。需要说明的是，可以按照需要在粘接层25与支承玻璃基板26之间形成剥离层。此外，层叠所得到的层叠体27后，如图2F所示，在加工基板24的埋入半导体芯片22的一侧的表面形成布线28后，形成多个焊接凸点29。最后，由支承玻璃基板26分离加工基板24后，如图2G所示，将加工基板24切成各个半导体芯片22，供于之后的封装工序。
实施例1
以下基于实施例对本发明进行说明。需要说明的是，以下的实施例仅仅是例示。本发明不受以下实施例任何限定。
表1示出本发明的实施例(试样No.1～22)。
[表1]
首先，按照成为表中的玻璃组成的方式，将调配有玻璃原料的玻璃批料放入铂坩埚中，在1600℃熔融4小时。在熔融玻璃批料时，使用铂搅拌子搅拌，进行均质化。然后，使熔融玻璃流出到碳板上，成形为板状后，从高于缓冷点20℃左右的温度开始，以3℃/分钟缓冷至常温。对于获得的各试料，评价在20～200℃的温度范围内的平均热膨胀系数α20～200、在30～380℃的温度范围内的平均热膨胀系数α30～380、密度ρ、应变点Ps、缓冷点Ta、软化点Ts、高温粘度104.0dPa·s时的温度、高温粘度103.0dPa·s时的温度、高温粘度102.5dPa·s时的温度、高温粘度102.0dPa·s时的温度、液相温度TL、和液相温度TL时的粘度η、杨氏模量E、以及波长300nm时的紫外线透过率T。
在20～200℃的温度范围内的平均热膨胀系数α20～200、在30～380℃的温度范围内的平均热膨胀系数α30～380是利用膨胀计测定的值。
密度ρ是利用公知的阿基米德法测定的值。
应变点Ps、缓冷点Ta、软化点Ts是基于ASTM C336的方法测定的值。
高温粘度104.0dPa·s、103.0dPa·s、102.5dPa·s时的温度是利用铂球提拉法测定的值。
液相温度TL是将通过30目(500μm)的标准筛、而残留在50目(300μm)的筛的玻璃粉末放入铂舟，在温度梯度炉中保持24小时后，用显微镜观察来测定结晶析出的温度而得的值。液相温度TL时的粘度η是利用铂球提拉法测定液相温度TL时的玻璃的粘度而得的值。
杨氏模量E是指通过共振法测定的值。
波长300nm时的紫外线透过率T是使用双光束型分光光度计，测定波长300nm时的板厚方向的分光透过率的值。作为测定试料，使用板厚为0.7mm且两面研磨成光学研磨面(镜面)的试料。需要说明的是，通过AFM测定该评价试料的算术表面粗糙度Ra，结果在测定区域10μm×10μm为0.5～1.0nm。
由表1明确，试样No.1～22在20～200℃的温度范围内的平均热膨胀系数α30～200为66×10－7/℃～81×10－7/℃、在30～380℃的温度范围内的平均热膨胀系数α30～380为70×10－7/℃～84×10－7/℃。此外，试样No.1～22的杨氏模量E为68GPa以上，特别是试样No.1～7、15～22的杨氏模量E为73GPa以上。进而，试样No.1～22在波长300nm时的紫外线透过率T为55％以上。因此，可以认为试样No.1～22在半导体制造装置的制造工序中适合作为加工基板的支承、特别是用于贴合的支承玻璃基板。
实施例2
首先，按照成为表1所述的试样No.1～14、18～22的玻璃组成的方式调和玻璃原料后，供给到玻璃熔融炉，在1500～1600℃熔融，然后将熔融玻璃供给到溢流下拉成形装置，按照板厚为0.7mm的方式分别进行成形。将获得的玻璃基板(整体板厚偏差约6.0μm)加工成×厚度0.7mm后，利用研磨装置对其两表面进行研磨处理。具体而言，将玻璃基板的两表面用外径不同的一对研磨垫夹持，一边使玻璃基板和一对研磨垫一起旋转，一边对玻璃基板的两表面进行研磨处理。研磨处理时，按照玻璃基板的一部分偶尔从研磨垫突出的方式进行控制。需要说明的是，研磨垫为聚氨酯制、研磨处理时使用的研磨浆料的平均粒径为2.5μm、研磨速度为15m/分钟。对获得的各个研磨处理后的玻璃基板，利用KOBELCOresearch institute制的Bow/Warp测定装置SBW－331ML/d测定整体板厚偏差和翘曲量。其结果是，整体板厚偏差分别为0.55μm以下，翘曲量分别为35μm以下。
实施例3
首先，按照成为表1所述的试样15～17的玻璃组成的方式调和玻璃原料后，供给到玻璃熔融炉，在1500～1600℃熔融，然后将熔融玻璃供给到浮法成形装置，按照板厚为0.8mm的方法分别进行成形。关于获得的玻璃基板，对两表面进行机械研磨而使整体板厚偏差降低到小于1μm。将获得的玻璃基板加工到厚度为后，利用研磨装置对其两表面进行研磨处理。具体而言，将玻璃基板的两表面用外径不同的一对研磨垫夹持，一边使玻璃基板和一对研磨垫一起旋转，一边对玻璃基板的两表面进行研磨处理。研磨处理时，按照玻璃基板的一部分偶尔从研磨垫突出的方式进行控制。需要说明的是，研磨垫为聚氨酯制，研磨处理时使用的研磨浆料的平均粒径为2.5μm、研磨速度为15m/分钟。对获得的各研磨处理后的玻璃基板，利用KOBELCO research institute制的Bow/Warp测定装置SBW－331ML/d测定整体板厚偏差和翘曲量。其结果是，整体板厚偏差为分别为0.85μm以下，翘曲量分别为35μm以下。
符号说明
1、27 层叠体
10、26 支承玻璃基板
11、24 加工基板
12 剥离层
13、21、25 粘接层
20 支承部件
22 半导体芯片
23 密封材料
28 布线
29 焊料凸起

Claims (19)

1.一种支承玻璃基板，其特征在于，在20℃～200℃的温度范围内的平均线性热膨胀系数为66×10－7/℃以上且81×10－7/℃以下。
2.一种支承玻璃基板，其特征在于，在30℃～380℃的温度范围内的平均线性热膨胀系数为70×10－7/℃以上且85×10－7/℃以下。
3.根据权利要求1或2所述的支承玻璃基板，其特征在于，在半导体封装体的制造工序中用于加工基板的支承。
4.根据权利要求1～3中任一项所述的支承玻璃基板，其特征在于，在波长300nm时的板厚方向的紫外线透过率为40％以上。
5.根据权利要求1～4中任一项所述的支承玻璃基板，其特征在于，杨氏模量为65GPa以上。
6.根据权利要求1～5中任一项所述的支承玻璃基板，其特征在于，以质量％计含有SiO240％～80％、Al2O3 1％～20％、B2O3 0％～20％、MgO 0％～12％、CaO 0％～10％、SrO 0％～20％、BaO 0％～20％、ZnO 0％～10％、Na2O 4％～20％、和K2O 0％～15％作为玻璃组成。
7.根据权利要求6所述的支承玻璃基板，其特征在于，以质量％计含有SiO2 60％～75％、Al2O3 5％～15％、B2O3 5％～20％、MgO 0％～5％、CaO 0％～10％、SrO 0％～5％、BaO 0％～5％、ZnO 0％～5％、Na2O 7％～16％、和K2O 0％～8％作为玻璃组成。
8.根据权利要求6所述的支承玻璃基板，其特征在于，以质量％计含有SiO2 50％～80％、Al2O3 1％～20％、B2O3 0％～20％、MgO 0％～5％、CaO 0％～10％、SrO 0％～5％、BaO 0％～5％、ZnO 0％～5％、Na2O 5％～20％、和K2O 0％～10％作为玻璃组成。
9.根据权利要求6所述的支承玻璃基板，其特征在于，以质量％计含有SiO2 60％～75％、Al2O3 10％～20％、B2O3 0％～10％、MgO 0％～5％、CaO 0％～5％、SrO 0％～5％、BaO 0％～5％、ZnO 0％～5％、Na2O 6％～18％、和K2O 0％～8％作为玻璃组成。
10.根据权利要求6所述的支承玻璃基板，其特征在于，以质量％计含有SiO2 40％～60％、Al2O3 5％～20％、B2O3 0％～20％、MgO 0％～5％、CaO 0％～10％、SrO 0％～20％、BaO 0％～20％、Na2O 4％～20％、和K2O 0％～10％作为玻璃组成。
11.根据权利要求6所述的支承玻璃基板，其特征在于，以质量％计含有SiO2 44％～54％、Al2O3 10％～15％、B2O3 0％～15％、MgO 0％～3.6％、CaO 3％～8％、SrO 4％～15％、BaO 0％～14％、Na2O 4％～15％、和K2O 0％～10％作为玻璃组成。
12.根据权利要求1～11中任一项所述的支承玻璃基板，其特征在于，为板厚小于2.0mm、直径是100mm～500mm的圆板形状，板厚偏差为30μm以下，翘曲量为60μm以下。
13.一种层叠体，其特征在于，所述层叠体具有加工基板、和用于支承加工基板的支承玻璃基板，其中，支承玻璃基板为权利要求1～12中任一项所述的支承玻璃基板。
14.根据权利要求13所述的层叠体，其特征在于，加工基板具备用密封材料模塑而成的半导体芯片。
15.一种半导体封装体的制造方法，其特征在于，包括如下工序：
准备具备加工基板和用于支承加工基板的支承玻璃基板的层叠体的工序、以及
对加工基板进行加工处理的工序，其中，
支承玻璃基板为权利要求1～12中任一项所述的支承玻璃基板。
16.根据权利要求15所述的半导体封装体的制造方法，其特征在于，加工处理包含在加工基板的一个表面进行布线的工序。
17.根据权利要求15或16所述的半导体封装体的制造方法，其特征在于，加工处理包含在加工基板的一个表面形成焊料凸起的工序。
18.一种半导体封装体，其特征在于，利用权利要求15～17中任一项所述的半导体封装体的制造方法制作而成。
19.一种电子设备，其特征在于，其为具备半导体封装体的电子设备，其中，
半导体封装体为权利要求18所述的半导体封装体。
CN201580014823.2A 2014-04-07 2015-03-11 支承玻璃基板及使用其的层叠体 Pending CN106103369A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211243838.4A CN115636583A (zh) 2014-04-07 2015-03-11 支承玻璃基板及使用其的层叠体
CN202211243837.XA CN115636582A (zh) 2014-04-07 2015-03-11 支承玻璃基板及使用其的层叠体

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2014078294 2014-04-07
JP2014-078294 2014-04-07
JP2014-189577 2014-09-18
JP2014189577 2014-09-18
JP2014-255798 2014-12-18
JP2014255798 2014-12-18
PCT/JP2015/057092 WO2015156075A1 (ja) 2014-04-07 2015-03-11 支持ガラス基板及びこれを用いた積層体

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202211243838.4A Division CN115636583A (zh) 2014-04-07 2015-03-11 支承玻璃基板及使用其的层叠体
CN202211243837.XA Division CN115636582A (zh) 2014-04-07 2015-03-11 支承玻璃基板及使用其的层叠体

Publications (1)

Publication Number Publication Date
CN106103369A true CN106103369A (zh) 2016-11-09

Family

ID=54287655

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202211243837.XA Pending CN115636582A (zh) 2014-04-07 2015-03-11 支承玻璃基板及使用其的层叠体
CN202211243838.4A Pending CN115636583A (zh) 2014-04-07 2015-03-11 支承玻璃基板及使用其的层叠体
CN201580014823.2A Pending CN106103369A (zh) 2014-04-07 2015-03-11 支承玻璃基板及使用其的层叠体

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202211243837.XA Pending CN115636582A (zh) 2014-04-07 2015-03-11 支承玻璃基板及使用其的层叠体
CN202211243838.4A Pending CN115636583A (zh) 2014-04-07 2015-03-11 支承玻璃基板及使用其的层叠体

Country Status (4)

Country Link
KR (1) KR102436789B1 (zh)
CN (3) CN115636582A (zh)
TW (1) TWI641573B (zh)
WO (1) WO2015156075A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110831908A (zh) * 2017-07-26 2020-02-21 日本电气硝子株式会社 支承玻璃基板和使用了其的层叠基板
CN110944953A (zh) * 2017-07-26 2020-03-31 Ａｇｃ株式会社 半导体封装用支承玻璃
CN111033687A (zh) * 2017-08-31 2020-04-17 日本电气硝子株式会社 支承玻璃基板和使用其的层叠基板
CN113396132A (zh) * 2019-02-08 2021-09-14 Ａｇｃ株式会社 微晶玻璃、化学强化玻璃和半导体支撑基板
CN115366504A (zh) * 2017-04-27 2022-11-22 日本电气硝子株式会社 载体玻璃及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016035674A1 (ja) * 2014-09-03 2016-03-10 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
JP6631935B2 (ja) * 2015-01-05 2020-01-15 日本電気硝子株式会社 ガラス板の製造方法
JP6742593B2 (ja) * 2015-01-05 2020-08-19 日本電気硝子株式会社 支持ガラス基板の製造方法及び積層体の製造方法
KR102584795B1 (ko) * 2015-12-16 2023-10-05 니폰 덴키 가라스 가부시키가이샤 지지 결정화 유리 기판 및 이것을 사용한 적층체
KR102588111B1 (ko) * 2015-12-17 2023-10-12 니폰 덴키 가라스 가부시키가이샤 지지 유리 기판의 제조 방법
WO2018110163A1 (ja) * 2016-12-14 2018-06-21 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
JP2018095514A (ja) * 2016-12-14 2018-06-21 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
JP6922276B2 (ja) * 2017-03-13 2021-08-18 日本電気硝子株式会社 支持結晶化ガラス基板及びこれを用いた積層体

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11310431A (ja) * 1998-04-27 1999-11-09 Asahi Glass Co Ltd 基板用のガラス組成物
JP2011121838A (ja) * 2009-12-14 2011-06-23 Nippon Electric Glass Co Ltd ガラス基板
JP2012015216A (ja) * 2010-06-29 2012-01-19 Fujitsu Ltd 半導体装置の製造方法
JP2012158518A (ja) * 2007-03-02 2012-08-23 Nippon Electric Glass Co Ltd 強化板ガラスの製造方法
JP2013063880A (ja) * 2011-09-20 2013-04-11 Nippon Electric Glass Co Ltd ガラス板
CN103426832A (zh) * 2012-05-21 2013-12-04 精材科技股份有限公司 晶片封装体及其形成方法
CN105307993A (zh) * 2013-09-12 2016-02-03 日本电气硝子株式会社 支承玻璃基板及使用其的搬送体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4298389A (en) * 1980-02-20 1981-11-03 Corning Glass Works High transmission glasses for solar applications
GB9106086D0 (en) * 1991-03-22 1991-05-08 Pilkington Plc Glass composition
DE10255844B3 (de) 2002-11-29 2004-07-15 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung
JP2007311492A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP5483262B2 (ja) * 2009-12-04 2014-05-07 日本電気硝子株式会社 合わせガラス
EP2562806A1 (en) * 2010-04-20 2013-02-27 Asahi Glass Company, Limited Glass substrate for forming semiconductor device via
EP2602816A1 (en) * 2010-08-06 2013-06-12 Asahi Glass Company, Limited Support substrate
JP5915892B2 (ja) * 2011-05-10 2016-05-11 日本電気硝子株式会社 薄膜太陽電池用ガラス板
WO2013057867A1 (ja) 2011-10-21 2013-04-25 パナソニック株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11310431A (ja) * 1998-04-27 1999-11-09 Asahi Glass Co Ltd 基板用のガラス組成物
JP2012158518A (ja) * 2007-03-02 2012-08-23 Nippon Electric Glass Co Ltd 強化板ガラスの製造方法
JP2011121838A (ja) * 2009-12-14 2011-06-23 Nippon Electric Glass Co Ltd ガラス基板
JP2012015216A (ja) * 2010-06-29 2012-01-19 Fujitsu Ltd 半導体装置の製造方法
JP2013063880A (ja) * 2011-09-20 2013-04-11 Nippon Electric Glass Co Ltd ガラス板
CN103426832A (zh) * 2012-05-21 2013-12-04 精材科技股份有限公司 晶片封装体及其形成方法
CN105307993A (zh) * 2013-09-12 2016-02-03 日本电气硝子株式会社 支承玻璃基板及使用其的搬送体

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115366504A (zh) * 2017-04-27 2022-11-22 日本电气硝子株式会社 载体玻璃及其制造方法
CN110831908A (zh) * 2017-07-26 2020-02-21 日本电气硝子株式会社 支承玻璃基板和使用了其的层叠基板
CN110944953A (zh) * 2017-07-26 2020-03-31 Ａｇｃ株式会社 半导体封装用支承玻璃
CN111033687A (zh) * 2017-08-31 2020-04-17 日本电气硝子株式会社 支承玻璃基板和使用其的层叠基板
CN111033687B (zh) * 2017-08-31 2023-10-24 日本电气硝子株式会社 支承玻璃基板和使用其的层叠基板
CN113396132A (zh) * 2019-02-08 2021-09-14 Ａｇｃ株式会社 微晶玻璃、化学强化玻璃和半导体支撑基板
CN113788621A (zh) * 2019-02-08 2021-12-14 Ａｇｃ株式会社 微晶玻璃、化学强化玻璃和半导体支撑基板
CN114988704A (zh) * 2019-02-08 2022-09-02 Ａｇｃ株式会社 微晶玻璃、化学强化玻璃和半导体支撑基板
CN113788621B (zh) * 2019-02-08 2023-07-25 Ａｇｃ株式会社 微晶玻璃、化学强化玻璃和半导体支撑基板

Also Published As

Publication number Publication date
CN115636582A (zh) 2023-01-24
KR20160140615A (ko) 2016-12-07
CN115636583A (zh) 2023-01-24
WO2015156075A1 (ja) 2015-10-15
TW201542484A (zh) 2015-11-16
TWI641573B (zh) 2018-11-21
KR102436789B1 (ko) 2022-08-26

Similar Documents

Publication Publication Date Title
CN106103369A (zh) 支承玻璃基板及使用其的层叠体
TWI644881B (zh) 搬送體以及半導體封裝體的製造方法
JP6892000B2 (ja) 支持ガラス基板及びこれを用いた積層体
KR102584795B1 (ko) 지지 결정화 유리 기판 및 이것을 사용한 적층체
CN106573833A (zh) 支承玻璃基板及使用其的层叠体
KR102509782B1 (ko) 지지 유리 기판 및 이것을 사용한 적층체
CN107112203A (zh) 玻璃基板及使用其的层叠体
CN107074610A (zh) 支承玻璃基板及其制造方法
JP6593676B2 (ja) 積層体及び半導体パッケージの製造方法
JP2016169141A (ja) 支持ガラス基板及びこれを用いた積層体
JP2016155735A (ja) 支持ガラス基板及びこれを用いた積層体
TWI755449B (zh) 支撐玻璃基板及使用其的積層體、半導體封裝體及其製造方法以及電子機器
JP2018095514A (ja) 支持ガラス基板及びこれを用いた積層体
TW201910285A (zh) 支持玻璃基板及使用此之層積基板
KR102630404B1 (ko) 지지 유리 기판 및 이것을 사용한 적층체
KR20240052939A (ko) 지지 유리 기판, 적층체, 적층체의 제조 방법 및 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161109