CN106098701A - 一种阵列基板及其制备方法和显示装置 - Google Patents
一种阵列基板及其制备方法和显示装置 Download PDFInfo
- Publication number
- CN106098701A CN106098701A CN201610509726.7A CN201610509726A CN106098701A CN 106098701 A CN106098701 A CN 106098701A CN 201610509726 A CN201610509726 A CN 201610509726A CN 106098701 A CN106098701 A CN 106098701A
- Authority
- CN
- China
- Prior art keywords
- electrode
- array base
- base palte
- underlay substrate
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 50
- 230000008569 process Effects 0.000 claims abstract description 20
- 238000000059 patterning Methods 0.000 claims abstract description 19
- 238000002161 passivation Methods 0.000 claims description 57
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 claims description 17
- 239000012212 insulator Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- -1 Al/Mo or AlNd/ Mo Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003223 protective agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板及其制备方法和显示装置。该阵列基板的制备方法包括：在衬底基板上形成开关管和第一电极，采用化学机械研磨的方法同时形成开关管的源极和漏极以及第一电极。该制备方法通过采用化学机械研磨的方法同时形成开关管的源极和漏极以及第一电极，能够减少阵列基板制备工艺中的源极和漏极构图工艺以及第一电极的构图工艺，从而使阵列基板的制备工艺大大简化，进而提高了阵列基板的制备效率。
Description
技术领域
本发明涉及显示技术领域，具体地，涉及一种阵列基板及其制备方法和显示装置。
背景技术
金属氧化物开关管液晶显示产品(Oxide-TFT LCD)目前主要有两种类型的制备工艺，一种是背沟道刻蚀BCE(Back Channel Etch)工艺，另一种刻蚀阻挡ESL(Eetch StopLayer)工艺。由于BCE工艺少一道构图工艺步骤，因此比ESL工艺能节省制造成本，提高产品竞争力。
目前，在中大尺寸的ADS(ADvanced Super Dimension Switch，高级超维场转换技术)型液晶显示产品的阵列基板制造中，一般采用BCE 5mask(即5次掩膜曝光)工艺；如图1A-1E所示，其基本制备流程为1ITO->Gate->SDT->PVX->2ITO，即先制备第一透明电极层7，再制备栅极24，然后依次制备有源层23、源极21和漏极22层和第二透明电极层8。上述制备工艺仍然比较复杂，一定程度上制约了液晶显示产品的生产效率。
因此，在金属氧化物开关管液晶显示产品的制备工艺中，如何减少制备工艺步骤仍然是目前亟待解决的问题。
发明内容
本发明针对现有技术中存在的上述技术问题，提供一种阵列基板及其制备方法和显示装置。该阵列基板的制备方法通过采用化学机械研磨的方法同时形成开关管的源极和漏极以及第一电极，简化了阵列基板的制备工艺，提高了阵列基板的制备效率。
本发明提供一种阵列基板的制备方法，包括：在衬底基板上形成开关管和第一电极，采用化学机械研磨的方法同时形成所述开关管的源极和漏极以及所述第一电极。
优选地，所述源极、所述漏极和所述第一电极采用相同的导电材料形成。
优选地，在形成所述源极、所述漏极和所述第一电极之前还包括：在所述衬底基板上形成钝化层，且经过化学机械研磨后，所述源极、所述漏极、所述第一电极和所述钝化层的远离所述衬底基板的上表面平齐。
优选地，形成所述钝化层包括：
采用化学气相沉积法在所述衬底基板上沉积形成钝化层膜；
采用化学机械研磨的方法将所述钝化层膜的背对所述衬底基板的上表面研磨平齐；
对所述钝化层膜进行构图工艺，以使其上表面形成包括所述源极、所述漏极和所述第一电极的图形。
优选地，在形成所述钝化层之前还包括：在所述衬底基板上依次形成所述开关管的栅极、栅绝缘层和有源层，所述有源层采用金属氧化物材料形成。
优选地，在形成所述钝化层之前还包括：在所述衬底基板上形成有机绝缘层和第二电极，所述第二电极与所述栅极通过一次构图工艺同时形成，所述有机绝缘层形成于所述有源层的背对所述衬底基板的一侧；
其中，所述第一电极为像素电极，所述第二电极为公共电极；或者，所述第一电极为公共电极，所述第二电极为像素电极。
本发明还提供一种采用上述制备方法制备的阵列基板，包括：衬底基板、设置在所述衬底基板上的开关管和第一电极，所述开关管的源极和漏极与所述第一电极同层设置。
优选地，所述源极、所述漏极和所述第一电极采用相同的导电材料。
优选地，还包括钝化层，所述钝化层位于所述源极、所述漏极和所述第一电极的面对所述衬底基板的一侧，且所述源极、所述漏极、所述第一电极和所述钝化层的远离所述衬底基板的上表面平齐。
优选地，所述开关管的栅极、栅绝缘层和有源层位于所述钝化层的面对所述衬底基板的一侧，且所述栅极、所述栅绝缘层和所述有源层依次叠覆于所述衬底基板上，所述有源层采用金属氧化物材料。
优选地，还包括有机绝缘层和第二电极，所述第二电极和所述栅极同层设置，所述有机绝缘层位于所述有源层的背对所述衬底基板的一侧，且在所述钝化层的面对所述衬底基板的一侧；
其中，所述第一电极为像素电极，所述第二电极为公共电极；或者，所述第一电极为公共电极，所述第二电极为像素电极。
本发明还提供一种显示装置，包括上述阵列基板。
本发明的有益效果：本发明所提供的阵列基板的制备方法，通过采用化学机械研磨的方法同时形成开关管的源极和漏极以及第一电极，能够减少阵列基板制备工艺中的源极和漏极构图工艺以及第一电极的构图工艺，从而使阵列基板的制备工艺大大简化，进而提高了阵列基板的制备效率。
本发明所提供的显示装置，通过采用上述制备方法制备的阵列基板，减少了显示装置的制备工艺，提高了显示装置的制备效率。
附图说明
图1A为现有技术中形成第一透明电极层的结构剖视图；
图1B为现有技术中形成栅极的结构剖视图；
图1C为现有技术中形成源极、漏极和有源层沟道区的结构剖视图；
图1D为现有技术中形成钝化层及过孔的结构剖视图；
图1E为现有技术中形成第二透明电极层的结构剖视图；
图2A为本发明实施例1中形成栅极的结构剖视图；
图2B为本发明实施例1中形成栅绝缘层的结构剖视图；
图2C为本发明实施例1中形成有源层的结构剖视图；
图2D为本发明实施例1中形成钝化层膜的结构剖视图；
图2E为本发明实施例1中钝化层膜经化学机械研磨后的结构剖视图；
图2F为本发明实施例1中在钝化层膜上形成源极、漏极和第一电极图形的结构剖视图；
图2G为本发明实施例1中在钝化层上形成导电膜层的结构剖视图；
图2H为本发明实施例1中对导电膜层进行化学机械研磨以形成源极、漏极和第一电极图形的结构剖视图；
图3为本发明实施例1中阵列基板的结构剖视图；
图4A为本发明实施例2中形成栅极和第二电极的结构剖视图；
图4B为本发明实施例2中形成栅绝缘层的结构剖视图；
图4C为本发明实施例2中形成有源层和有机绝缘层的结构剖视图；
图4D为本发明实施例2中形成钝化层膜的结构剖视图；
图4E为本发明实施例2中钝化层膜经化学机械研磨后的结构剖视图；
图4F为本发明实施例2中在钝化层膜上形成源极、漏极和第一电极图形的结构剖视图；
图4G为本发明实施例2中在钝化层上形成导电膜层的结构剖视图；
图4H为本发明实施例2中对导电膜层进行化学机械研磨以形成源极、漏极和第一电极图形的结构剖视图；
图5为本发明实施例2中阵列基板的结构剖视图。
其中的附图标记说明：
1.衬底基板；2.开关管；21.源极；22.漏极；23.有源层；24.栅极；25.栅绝缘层；3.第一电极；4.钝化层；41.钝化层膜；5.有机绝缘层；6.第二电极；7.第一透明电极层；8.第二透明电极层。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明所提供的一种阵列基板及其制备方法和显示装置作进一步详细描述。
实施例1：
本实施例提供一种阵列基板的制备方法，如图2A-2H所示，包括：在衬底基板1上形成开关管2和第一电极3，采用化学机械研磨的方法同时形成开关管2的源极21和漏极22以及第一电极3(如图2G-2H所示)。
本实施例中，第一电极3为像素电极。采用化学机械研磨的方法同时形成开关管2的源极21和漏极22以及第一电极3，能够减少阵列基板制备工艺中的源极21和漏极22构图工艺以及第一电极3的构图工艺，从而使阵列基板的制备工艺大大简化。其中的构图工艺指包括光刻胶的涂敷、曝光、显影、刻蚀形成包括源极21和漏极22图形的步骤以及刻蚀形成包括第一电极3图形的步骤。
本实施例中，源极21、漏极22和第一电极3采用相同的导电材料形成。如此能够减少一次导电材料的涂布，即源极21、漏极22和第一电极3能通过一次导电材料涂布成膜，进一步简化了工艺步骤。需要说明的是，源极21、漏极22和第一电极3可以采用透明导电材料(如氧化铟锡ITO等)形成，也可以采用金属导电材料(如铝Al、铜Cu、铝合金如Al/Mo或AlNd/Mo、铜合金如Cu/IZO或Cu/MoNb等)形成，金属导电材料不透光，采用金属导电材料形成第一电极3时，可以将第一电极3的图形制备成较细的线条状或网格状，同样能够实现显示。
需要说明的是，源极21、漏极22和第一电极3也可以采用不同的导电材料形成。如源极21和漏极22采用金属导电材料形成，第一电极3采用透明导电材料形成，由于源极21和漏极22与第一电极3的材质不同，所以在化学机械研磨时采用的研磨耗材(如研磨液、研磨头、化学清洗剂和保护剂等)也不同，因此由于材质不同，实际需要采用两次化学机械研磨工艺分别形成源极21和漏极22的图形以及第一电极3的图形，制备工艺上比较繁杂。
本实施例中，在形成源极21、漏极22和第一电极3之前还包括：在衬底基板1上形成钝化层4，且经过化学机械研磨后，源极21、漏极22、第一电极3和钝化层4的远离衬底基板1的上表面平齐。源极21、漏极22、第一电极3和钝化层4的远离衬底基板1的上表面平齐有利于后续阵列基板与彩膜基板的对盒工艺，如源极21、漏极22、第一电极3和钝化层4的上表面平齐，利于取向膜(PI层)形成时PI液的均匀扩散，从而使形成的取向膜取向更加均匀一致等。
其中，钝化层4形成在有源层23上。形成钝化层4的步骤具体包括：如图2D-2F所示，采用化学气相沉积法在完成上述步骤的衬底基板1上沉积形成钝化层膜41；采用化学机械研磨的方法将钝化层膜41的背对衬底基板1的上表面研磨平齐；对钝化层膜41进行构图工艺，以使其上表面形成包括源极21、漏极22和第一电极3的图形。其中，对钝化层膜41的构图工艺包括对钝化层膜41进行曝光、显影和刻蚀(通常为干刻)处理。上述形成钝化层4的步骤能够确保在对源极21、漏极22和第一电极3的图形远离衬底基板1的上表面进行化学机械研磨后，源极21、漏极22、第一电极3和钝化层4的远离衬底基板1的上表面平齐。
本实施例中，在形成钝化层4之前还包括：在衬底基板1上依次形成开关管2的栅极24、栅绝缘层25和有源层23，有源层23采用金属氧化物材料形成(如图2A-2C所示)。其中，形成栅极24、栅绝缘层25和有源层23的工艺采用传统的构图工艺，这里不再赘述。其中，传统的构图工艺指包括各膜层材料的成膜、光刻胶涂布、曝光、显影、刻蚀形成各膜层图形的步骤。由于有源层23采用金属氧化物(如IGZO等)材料时，更容易在源极21和漏极22金属层刻蚀时被过刻蚀，所以，针对金属氧化物材料的有源层23，采用化学机械研磨的方法形成源极21和漏极22，能够避免传统工艺中刻蚀形成源极21和漏极22时对有源层23的沟道区造成过刻蚀，从而确保了开关管2的性能正常，提升了开关管2特性的均一性，进而确保了阵列基板的品质。
基于上述阵列基板的制备方法，本实施例还提供一种采用上述制备方法制备的阵列基板，如图3所示，包括：衬底基板1、设置在衬底基板1上的开关管2和第一电极3，开关管2的源极21和漏极22与第一电极3同层设置。
其中，第一电极3为像素电极。源极21、漏极22和第一电极3采用相同的导电材料。阵列基板还包括钝化层4，钝化层4位于源极21、漏极22和第一电极3的面对衬底基板1的一侧，且源极21、漏极22、第一电极3和钝化层4的远离衬底基板1的上表面平齐。
本实施例中，开关管2的栅极24、栅绝缘层25和有源层23位于钝化层4的面对衬底基板1的一侧，且栅极24、栅绝缘层25和有源层23依次叠覆于衬底基板1上，有源层23采用金属氧化物材料。
本实施例中的阵列基板为TN(Twisted Nematic，扭曲向列)显示模式。
实施例2：
本实施例提供一种阵列基板的制备方法，与实施例1不同的是，如图4A-4H所示，在实施例1中阵列基板制备方法的基础上，在形成钝化层4之前还包括：在衬底基板1上形成有机绝缘层5和第二电极6，第二电极6与栅极24通过一次构图工艺同时形成，有机绝缘层5形成于有源层23的背对衬底基板1的一侧。其中，第一电极3为像素电极，第二电极6为公共电极，即本实施例中的阵列基板为ADS(ADvanced Super Dimension Switch，高级超维场转换技术)显示模式。
其中，第二电极6与栅极24通过一次构图工艺同时形成，如第二电极6与栅极24采用灰阶掩膜版在一次构图工艺中同时形成，在第二电极6与栅极24采用不同的透光率，能够进一步简化阵列基板的制备工艺，但第二电极6和栅极24需要采用相同的导电材料，如二者均采用透明导电材料如氧化铟锡ITO。有机绝缘层5和第二电极6采用传统的构图工艺形成，此处不再赘述。其中，传统的构图工艺指包括各膜层材料的成膜、光刻胶涂布、曝光、显影、刻蚀形成各膜层图形的步骤。有机绝缘层5能够减小源极21和漏极22与公共电极之间的寄生电容，提升显示效果。
需要说明的是，第二电极6与栅极24也可以在两次构图工艺中分别形成。如第二电极6采用透明导电材料，栅极24采用金属导电材料。另外，第二电极6与栅极24的厚度也可以一样，在第二电极6与栅极24采用相同的透光率，这样用普通的掩膜板就可以实现，而不需要采用灰阶掩膜版。
需要说明的，也可以是第一电极3为公共电极，第二电极6为像素电极，即阵列基板为H-ADS(High Aperture Ratio Advanced Super Dimension Switch,高开口率的高级超维场转换技术)显示模式。
基于阵列基板的制备方法，本实施例还提供一种采用该制备方法制备的阵列基板，如图5所示，该阵列基板在实施例1中阵列基板的基础上还包括有机绝缘层5和第二电极6，第二电极6和栅极24同层设置，有机绝缘层5位于有源层23的背对衬底基板2的一侧，且在钝化层4的面对衬底基板1的一侧；其中，第一电极3为像素电极，第二电极6为公共电极。
需要说明的是，也可以是第一电极为公共电极，第二电极为像素电极。
实施例1-2的有益效果：实施例1-2中所提供的阵列基板的制备方法，通过采用化学机械研磨的方法同时形成开关管的源极和漏极以及第一电极，能够减少阵列基板制备工艺中的源极和漏极构图工艺以及第一电极的构图工艺，从而使阵列基板的制备工艺大大简化，进而提高了阵列基板的制备效率。
实施例3：
本实施例提供一种显示装置，包括实施例1或2中的阵列基板。
通过采用实施例1或2中的阵列基板，减少了该显示装置的制备工艺，提高了该显示装置的制备效率。
本发明所提供的显示装置可以为，液晶面板、液晶电视、显示器、手机、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (12)
1.一种阵列基板的制备方法，包括：在衬底基板上形成开关管和第一电极，其特征在于，采用化学机械研磨的方法同时形成所述开关管的源极和漏极以及所述第一电极。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述源极、所述漏极和所述第一电极采用相同的导电材料形成。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，在形成所述源极、所述漏极和所述第一电极之前还包括：在所述衬底基板上形成钝化层，且经过化学机械研磨后，所述源极、所述漏极、所述第一电极和所述钝化层的远离所述衬底基板的上表面平齐。
4.根据权利要求3所述的阵列基板的制备方法，其特征在于，形成所述钝化层包括：
采用化学气相沉积法在所述衬底基板上沉积形成钝化层膜；
采用化学机械研磨的方法将所述钝化层膜的背对所述衬底基板的上表面研磨平齐；
对所述钝化层膜进行构图工艺，以使其上表面形成包括所述源极、所述漏极和所述第一电极的图形。
5.根据权利要求3或4所述的阵列基板的制备方法，其特征在于，在形成所述钝化层之前还包括：在所述衬底基板上依次形成所述开关管的栅极、栅绝缘层和有源层，所述有源层采用金属氧化物材料形成。
6.根据权利要求5所述的阵列基板的制备方法，其特征在于，在形成所述钝化层之前还包括：在所述衬底基板上形成有机绝缘层和第二电极，所述第二电极与所述栅极通过一次构图工艺同时形成，所述有机绝缘层形成于所述有源层的背对所述衬底基板的一侧；
其中，所述第一电极为像素电极，所述第二电极为公共电极；或者，所述第一电极为公共电极，所述第二电极为像素电极。
7.一种采用如权利要求1-6任意一项所述的制备方法制备的阵列基板，包括：衬底基板、设置在所述衬底基板上的开关管和第一电极，其特征在于，所述开关管的源极和漏极与所述第一电极同层设置。
8.根据权利要求7所述的阵列基板，其特征在于，所述源极、所述漏极和所述第一电极采用相同的导电材料。
9.根据权利要求8所述的阵列基板，其特征在于，还包括钝化层，所述钝化层位于所述源极、所述漏极和所述第一电极的面对所述衬底基板的一侧，且所述源极、所述漏极、所述第一电极和所述钝化层的远离所述衬底基板的上表面平齐。
10.根据权利要求9所述的阵列基板，其特征在于，所述开关管的栅极、栅绝缘层和有源层位于所述钝化层的面对所述衬底基板的一侧，且所述栅极、所述栅绝缘层和所述有源层依次叠覆于所述衬底基板上，所述有源层采用金属氧化物材料。
11.根据权利要求10所述的阵列基板，其特征在于，还包括有机绝缘层和第二电极，所述第二电极和所述栅极同层设置，所述有机绝缘层位于所述有源层的背对所述衬底基板的一侧，且在所述钝化层的面对所述衬底基板的一侧；
其中，所述第一电极为像素电极，所述第二电极为公共电极；或者，所述第一电极为公共电极，所述第二电极为像素电极。
12.一种显示装置，其特征在于，包括权利要求7-11任意一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610509726.7A CN106098701B (zh) | 2016-06-30 | 2016-06-30 | 一种阵列基板及其制备方法和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610509726.7A CN106098701B (zh) | 2016-06-30 | 2016-06-30 | 一种阵列基板及其制备方法和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106098701A true CN106098701A (zh) | 2016-11-09 |
| CN106098701B CN106098701B (zh) | 2020-03-13 |
Family
ID=57211615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610509726.7A Active CN106098701B (zh) | 2016-06-30 | 2016-06-30 | 一种阵列基板及其制备方法和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106098701B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449660A (zh) * | 2016-11-11 | 2017-02-22 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN106847744A (zh) * | 2017-02-20 | 2017-06-13 | 合肥京东方光电科技有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| CN108064415A (zh) * | 2016-12-27 | 2018-05-22 | 深圳市柔宇科技有限公司 | 阵列基板制作方法 |
| CN108983516A (zh) * | 2018-07-10 | 2018-12-11 | 深圳市华星光电技术有限公司 | Tft阵列基板 |
| WO2018233182A1 (zh) * | 2017-06-22 | 2018-12-27 | 深圳市华星光电半导体显示技术有限公司 | 光罩结构及阵列基板制造方法 |
| CN109712931A (zh) * | 2019-01-03 | 2019-05-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示面板 |
| CN112349734A (zh) * | 2020-11-05 | 2021-02-09 | 惠科股份有限公司 | 阵列基板、显示面板及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040092059A1 (en) * | 2002-11-05 | 2004-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabricating method thereof |
| TW200910597A (en) * | 2007-08-17 | 2009-03-01 | Innolux Display Corp | Method for fabricating TFT substrate |
| CN102543864A (zh) * | 2012-02-07 | 2012-07-04 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN204116761U (zh) * | 2014-10-31 | 2015-01-21 | 京东方科技集团股份有限公司 | 一种coa基板和显示装置 |
-
2016
- 2016-06-30 CN CN201610509726.7A patent/CN106098701B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040092059A1 (en) * | 2002-11-05 | 2004-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabricating method thereof |
| TW200910597A (en) * | 2007-08-17 | 2009-03-01 | Innolux Display Corp | Method for fabricating TFT substrate |
| CN102543864A (zh) * | 2012-02-07 | 2012-07-04 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN204116761U (zh) * | 2014-10-31 | 2015-01-21 | 京东方科技集团股份有限公司 | 一种coa基板和显示装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449660A (zh) * | 2016-11-11 | 2017-02-22 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN108064415A (zh) * | 2016-12-27 | 2018-05-22 | 深圳市柔宇科技有限公司 | 阵列基板制作方法 |
| CN106847744A (zh) * | 2017-02-20 | 2017-06-13 | 合肥京东方光电科技有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| WO2018149119A1 (zh) * | 2017-02-20 | 2018-08-23 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| US20190074305A1 (en) * | 2017-02-20 | 2019-03-07 | Boe Technology Group Co., Ltd. | Manufacturing Method of Array Substrate, Array Substrate and Display Apparatus |
| US10553624B2 (en) | 2017-02-20 | 2020-02-04 | Boe Technology Group Co., Ltd. | Manufacturing method of array substrate, array substrate and display apparatus |
| CN106847744B (zh) * | 2017-02-20 | 2020-10-02 | 合肥京东方光电科技有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| WO2018233182A1 (zh) * | 2017-06-22 | 2018-12-27 | 深圳市华星光电半导体显示技术有限公司 | 光罩结构及阵列基板制造方法 |
| CN108983516A (zh) * | 2018-07-10 | 2018-12-11 | 深圳市华星光电技术有限公司 | Tft阵列基板 |
| CN108983516B (zh) * | 2018-07-10 | 2021-08-20 | Tcl华星光电技术有限公司 | Tft阵列基板 |
| CN109712931A (zh) * | 2019-01-03 | 2019-05-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示面板 |
| CN112349734A (zh) * | 2020-11-05 | 2021-02-09 | 惠科股份有限公司 | 阵列基板、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106098701B (zh) | 2020-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106098701A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN102148195B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102148196B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN105070727B (zh) | 一种薄膜晶体管阵列基板、其制作方法及显示装置 | |
| US9859304B2 (en) | Manufacturing method of array substrate, array substrate and display device | |
| CN105161499B (zh) | 一种显示基板及其制作方法和显示装置 | |
| CN103337497A (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN105448824B (zh) | 阵列基板及其制作方法、显示装置 | |
| TWI582838B (zh) | 一種液晶顯示面板陣列基板的製作方法 | |
| CN102709241A (zh) | 一种薄膜晶体管阵列基板及制作方法和显示装置 | |
| WO2016177213A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| US9281325B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN109872973A (zh) | 一种阵列基板及其制造方法 | |
| CN106024808A (zh) | 阵列基板及其制备方法、显示器件 | |
| CN103413782A (zh) | 一种阵列基板及其制作方法和显示面板 | |
| CN104779301B (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN104091806B (zh) | 一种阵列基板及其制作方法和显示面板 | |
| CN103676390A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103412444B (zh) | 一种阵列基板及其制作方法和显示面板 | |
| CN103346159A (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN102819138A (zh) | 阵列基板及显示装置 | |
| CN105093823B (zh) | 一种狭缝电极的制造方法、狭缝电极及显示面板 | |
| CN102637634B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| KR102227519B1 (ko) | 표시 기판 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |