CN112349734A - 阵列基板、显示面板及显示装置 - Google Patents
阵列基板、显示面板及显示装置 Download PDFInfo
- Publication number
- CN112349734A CN112349734A CN202011228463.5A CN202011228463A CN112349734A CN 112349734 A CN112349734 A CN 112349734A CN 202011228463 A CN202011228463 A CN 202011228463A CN 112349734 A CN112349734 A CN 112349734A
- Authority
- CN
- China
- Prior art keywords
- layer
- array substrate
- height compensation
- pixel electrode
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 186
- 238000002161 passivation Methods 0.000 claims abstract description 69
- 125000006850 spacer group Chemical group 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims description 80
- 239000002184 metal Substances 0.000 claims description 80
- 239000011521 glass Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 25
- 239000000126 substance Substances 0.000 claims description 7
- 239000010408 film Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 7
- 230000008719 thickening Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开一种阵列基板、显示面板及显示装置，其中，阵列基板包括钝化层及设于钝化层上的像素电极层，该阵列基板还包括电连接区及高度补偿区，其中，所述钝化层于所述电连接区设有过孔，且所述钝化层于所述电连接区形成凸起，所述像素电极层部分设于所述电连接区，并伸入所述过孔；所述高度补偿区的顶层结构的表面与所述像素电极层设于所述电连接区的部分的表面平齐，以使所述阵列基板在与彩膜基板对盒时，所述彩膜基板上的同一隔垫物同时被所述电连接区的所述像素电极层和所述高度补偿区的顶层结构支撑。本发明技术方案的阵列基板具有提高显示面板稳定性的优点。
Description
技术领域
本发明涉及液晶显示技术领域，特别涉及一种阵列基板、显示面板及显示装置。
背景技术
液晶显示装置通常包括液晶面板及背光模组。其中，液晶面板的结构主要是由薄膜晶体管阵列基板(Thin Fi1m TransistorArray，TFT Array)、彩膜基板(Color Filter，CF)及配置于两块基板间的液晶层(Liquid Crystal Layer)构成。彩膜基板包括红/绿/蓝(R/G/B)彩色滤光层、黑色矩阵层(Black Matrix，BM)以及隔垫物(Photo Spacer，PS)，其中，隔垫物用于支撑阵列基板与彩膜基板，以维持液晶层的厚度。
随着市场对液晶面板的分辨率要求越来越高，液晶面板的子像素(R/G/B像素)也做的越来越小，同时，各个子像素也越来越紧凑。这就导致，阵列基板上可供隔垫物站立位置越来越小，从而造成在阵列基板与彩膜基板对盒时，隔垫物会部分对顶到阵列基板的过孔周缘(该过孔用于供像素电极与TFT连接)。而阵列基板的顶面于过孔周缘凸起，这就导致阵列基板与彩膜基板对盒后，隔垫物有部分悬空。而隔垫物部分悬空则会导致面板在受到外力作用时，难以保持液晶层的厚度，而影响面板性能，即面板的稳定性差。
以上所述仅为辅助理解技术方案，并非限定其为现有技术。
发明内容
本发明的主要目的是提出一种阵列基板，旨在解决面板稳定性差的问题。
为实现上述目的，本发明提出的阵列基板，包括钝化层及设于钝化层上的像素电极层，该阵列基板还包括电连接区及高度补偿区，其中，所述钝化层于所述电连接区设有过孔，且所述钝化层于所述电连接区形成凸起，所述像素电极层部分设于所述电连接区，并伸入所述过孔；所述高度补偿区的顶层结构的表面与所述像素电极层设于所述电连接区的部分的表面平齐，以使所述阵列基板在与彩膜基板对盒时，所述彩膜基板上的同一隔垫物同时被所述电连接区的所述像素电极层和所述高度补偿区的顶层结构支撑。
可选地，所述高度补偿区与电连接区间隔设置。
可选地，所述阵列基板还包括增高层，所述增高层设于所述高度补偿区，以使所述高度补偿区的顶层结构与所述电连接区的所述像素电极层的表面平齐。
可选地，所述增高层设于所述钝化层上，所述增高层的材料与所述像素电极层的材料相同。
可选地，所述阵列基板还包括玻璃基板、第一金属层、栅极绝缘层、第二金属层及有源层，所述第一金属层设于所述玻璃基板上，所述栅极绝缘层设于所述第一金属层上，所述第二金属层设于所述栅极绝缘层上，所述有源层设于所述栅极绝缘层与所述第二金属层之间；其中，
所述增高层设于所述钝化层与所述栅极绝缘层之间，所述增高层的材料与所述第二金属层和/或所述有源层的材料相同。
可选地，所述阵列基板还包括玻璃基板，第一金属层、栅极绝缘层、第二金属层，所述第一金属层设于所述玻璃基板上，所述栅极绝缘层设于所述第一金属层上，所述第二金属层设于所述栅极绝缘层上；其中，
至少部分所述增高层与所述钝化层一体成型，以使所述钝化层于所述高度补偿区的厚度大于所述高度补偿区外的厚度；或，
至少部分所述增高层与所述栅极绝缘层一体成型，以使所述栅极绝缘层于所述高度补偿区的厚度大于所述高度补偿区层外的厚度；或，
至少部分所述增高层与所述第一金属层一体成型，以使所述第一金属层于所述高度补偿区的厚度大于所述高度补偿区外的厚度；或，
至少部分所述增高层与所述玻璃基板一体成型，以使所述玻璃基板于所述高度补偿区的厚度大于所述高度补偿区外的厚度。
可选地，所述增高层的厚度为d0，所述像素电极层的厚度为d1，所述阵列基板的第二金属层的厚度为d2，所述阵列基板的有源层的厚度为d3，所述阵列基板的第一金属层的厚度为d4，则，
d0＝d1+d2+d3-d4。
可选地，所述增高层由半色调光罩制成。
本发明还提出一种显示面板，包括彩膜基板阵列基板，所述彩膜基板与所述阵列基板相对设置，所述阵列基板包括钝化层及设于钝化层上的像素电极层，该阵列基板还包括电连接区及高度补偿区，其中，所述钝化层于所述电连接区设有过孔，且所述钝化层于所述电连接区形成凸起，所述像素电极层部分设于所述电连接区，并伸入所述过孔；所述高度补偿区的顶层结构的表面与设于所述电连接区的所述像素电极层的表面平齐，所述平齐使得所述阵列基板在与彩膜基板对盒时，所述彩膜基板上的同一隔垫物同时被所述电连接区的所述像素电极层和所述高度补偿区的顶层结构支撑。
本发明还提出一种显示装置，包括阵列基板，所述阵列基板包括钝化层及设于钝化层上的像素电极层，该阵列基板还包括电连接区及高度补偿区，其中，所述钝化层于所述电连接区设有过孔，且所述钝化层于所述电连接区形成凸起，所述像素电极层部分设于所述电连接区，并伸入所述过孔；所述高度补偿区的顶层结构的表面与设于所述电连接区的所述像素电极层的表面平齐，所述平齐使得所述阵列基板在与彩膜基板对盒时，所述彩膜基板上的同一隔垫物同时被所述电连接区的所述像素电极层和所述高度补偿区的顶层结构支撑。
本发明技术方案通过在阵列基板上设置高度补偿区，并使高度补偿区的顶层结构的表面与电连接区的像素电极层的表面平齐，如此，当阵列基板与彩膜基板对盒时，电连接区的像素电极层与高度补偿区的顶层结构能够同时支撑隔垫物，进而避免了隔垫物悬空的情况，从而能够提升显示面板的稳定性。即是说，相较于基础技术方案的阵列基板，本申请的阵列基板具有提高显示面板稳定性的优点。
附图说明
为了更清楚地说明本发明实施例或示例性技术中的技术方案，下面将对实施例或示例性技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明阵列基板一实施例的结构示意图；
图2为本发明基础技术方案的阵列基板的结构示意图；
图3为本发明阵列基板另一实施例的结构示意图；
图4为本发明阵列基板又一实施例的结构示意图；
图5为本发明阵列基板再一实施例的结构示意图；
图6为本发明阵列基板再一实施例的结构示意图；
图7为本发明阵列基板再一实施例的结构示意图。
附图标号说明：
| 标号 | 名称 | 标号 | 名称 |
| 10 | 阵列基板 | 10a | 电连接区 |
| 10b | 高度补偿区 | 11 | 玻璃基板 |
| 12 | 第一金属层 | 13 | 栅极绝缘层 |
| 14 | 有源层 | 15 | 第二金属层 |
| 16 | 钝化层 | 16a | 过孔 |
| 17 | 像素电极层 | 18 | 增高层 |
| 20 | 彩膜基板 | 21 | 隔垫物 |
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义为，包括三个并列的方案，以“A和/或B”为例，包括A方案，或B方案，或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种显示面板，该显示面板包括彩膜基板20和阵列基板10，彩膜基板20与阵列基板10相对设置。该阵列基板10的具体结构参照下述实施例，由于本显示面板采用了下述所有实施例的阵列基板10，因此至少具有下述所有实施例的阵列基板10的技术方案所带来的所有有益效果，在此不一一赘述。
本发明还提出一种阵列基板。
在本发明实施例中，如图1所示，该阵列基板10包括玻璃基板11、第一金属层12、栅极绝缘层13、有源层14、第二金属层15、钝化层16及像素电极层17。其中，
玻璃基板11为阵列基板10的基层结构，能够为阵列基板10的其他层级提供支撑，并具有良好的透光性能。
第一金属层12(Metal 1,M1),设于玻璃基板11上，用于形成扫描线及薄膜晶体管(Thin Fi1m Transistor，TFT)的栅极区。第一金属层12的材料可以为铬、钼、铝或者铜等。
栅极绝缘层13(Gate Insulator,GI)设于第一金属层12上，栅极绝缘层13的材料可以为氮化硅等。
有源层14(Amorphous Silicon，AS)设于栅极绝缘层13上，该有源层14用于形成薄膜晶体管的沟道。
第二金属层15(Metal 2,M2)设于有源层14上，用于形成数据线及薄膜晶体管的源极区和漏极区。第一金属层12的材料可以为铬、钼、铝或者铜等。将第二金属层15设于有源层14上，而有源层14又设于栅极绝缘层13上，可通过栅极绝缘层13避免第一金属层12与第二金属层15之间的电连接。
钝化层16(Passivation,PV)设于第二金属层15上，钝化层16具有优良的热稳定性、化学稳定性、耐水性、绝缘性、热膨胀系数小等优点，设置钝化层16不仅能够保护阵列基板10上各个层级，并能够有效提高显示面板的性能。
像素电极层17(Indium Tin Oxides,ITO)设于钝化层16上，像素电极层17的材料可以为氧化铟锡或者氧化铟锌等。
进一步地，本实施例的阵列基板10还包括电连接区10a和高度补偿区10b。其中，
钝化层16于电连接区10a设有过孔16a(参照图2所示)，且钝化层16与电连接区10a形成凸起，同时，像素电极层17部分设于该电连接区10a，并伸入过孔16a。具体而言，钝化层16的过孔16a对应第二金属层15设置，该过孔16a贯穿钝化层16，并与第二金属层15连通。有源层14和第二金属层15也至少部分设于电连接区10a，而正因为有源层14和第二金属层15至少部分设于电连接区10a，故而造成钝化层16于电连接区10a形成凸起。而像素电极层17部分设于电连接区10a，且像素电极层17伸入该过孔16a，具体为像素电极层17的一端伸入过孔16a并与第二金属层15电连接。如此，便形成了像素电极。即是说，本申请所定义的电连接区10a，实质为钝化层16过孔16a及该过孔16a周缘的凸起区域。
高度补偿区10b的顶层结构的表面与像素电极层17设于电连接区10a的部分的表面平齐，以使阵列基板10在与彩膜基板20对盒时，彩膜基板20上的同一隔垫物21同时被电连接区10a的像素电极层17和高度补偿区10b的顶层结构支撑。这其中，高度补偿区10b的顶层结构是指于该高度补偿区10b处，设于最上层的结构(以玻璃基板11为最底层)。举例来说，在一般情况下，由于像素电极层17仅设于电连接区10a，即钝化层16的过孔16a的周缘，因此在电连接区10a外的区域，钝化层16即为最上层的结构。那么，钝化层16的表面即为电连接区10a外的区域的顶层结构的表面。相应的，在电连接区10a，像素电极层17即为电连接区10a的顶层结构。通过比对电连接区10a与电连接区10a外的区域可知，各个区域的顶层结构也不相同。值得说明的是，阵列基板10于高度补偿区10b至少有玻璃基板11、栅极绝缘层13、钝化层16三层结构。基于基本相同的理解，便不难理解高度补偿区10b的顶层结构的定义。而高度补偿区10b的顶层结构的表面与电连接区10a的像素电极层17的表面平齐，即是说，高度补偿区10b的顶层结构与电连接区10a处的像素电极层17等高。
请结合图2所示，图2为本申请基础方案的阵列基板的剖面示图。目前，由于显示面板的分辨率越来越高，子像素也随之越来越小，这就导致阵列基板10上的结构越来越紧凑，阵列基板10上空余的空间越来越少，从而导致在阵列基板10在与彩膜基板20对盒时，彩膜基板20上的隔垫物21不得不对顶到钝化层16的过孔16a周缘，即对顶到电连接区10a的像素电极层17上。而根据上述内容可知，由于有源层14和第二金属层15的存在，电连接区10a处的像素电极层17的表面高度通常高于电连接区10a外的钝化层16的表面高度。这就造成在阵列基板10与彩膜基板20对盒后，隔垫物21一部分抵接于过孔16a周缘的像素电极层17上，另一部分悬空。在这种情况下，若是显示面板受到外力作用，如按压等，隔垫物21会倾斜，而无法保证也液晶层的厚度，进而影响显示面板的性能。即是说，本申请基础技术方案的阵列基板，会导致显示面板的稳定性差。
针对本申请基础技术方案的阵列基板存在的问题，本申请的阵列基板10提出，通过在阵列基板10上设置高度补偿区10b，并使高度补偿区10b的顶层结构的表面与电连接区10a的像素电极层17的表面平齐，如此，当阵列基板10与彩膜基板20对盒时，电连接区10a的像素电极层17与高度补偿区10b的顶层结构能够同时支撑隔垫物21，进而避免了隔垫物21悬空的情况，从而能够提升显示面板的稳定性。即是说，相较于基础技术方案的阵列基板，本申请的阵列基板10具有提高显示面板稳定性的优点。
值得说明的是，由于高度补偿区10b仅为与电连接区10a对应设置的小块区域，因此不会对阵列基板10原有的基础结构和生产工艺造成过大的影响。如此一来，生产本申请的阵列基板10相较于生产一般的阵列基板10，无需增加过多的额外成本，即是说，本申请的阵列基板10还具有生产成本低的优点。
具体而言，在本实施例中，高度补偿区10b与电连接区10a间隔设置。可以理解，将高度补偿区10b与电连接区10a间隔设置，可通过合理设置高度补偿区10b与电连接区10a间的间隔，使得隔垫物21的两端分别抵接于高度补偿区10b和电连接区10a。这样，不仅能够减小高度补偿区10b的面积，以进一步降低高度补偿区10b对阵列基板10上其余结构的影响，从而降低高度补偿区10b的制备成本；并且，还可提高隔垫物21在阵列基板10与彩膜基板20间支撑的稳定性，以进一步提高显示面积的稳定性。当然，本申请的设计不限于此，在其他实施例中，高度补偿区10b也可与电连接区10a相邻设置。
进一步地，本实施例的阵列基板10还包括增高层18，所述增高层18设于高度补偿区10b，以使高度补偿区10b的顶层结构与电连接区10a的像素电极层17的表面平齐。通过设置增高层18，以补偿高度区的高度，从而使得高度补偿区10b的顶层结构的表面能够与电连接区10a的像素电极层17的表面保持平齐。即是说，该增高层18所在的区域，即为本申请所限定的高度补偿区10b。当然，本申请的设计不限于此，在其他实施例中，也可是在高度补偿区10b设置额外的增高件，并使该增高件的表面与电连接区10a的像素电极层17的表面平齐。
具体而言，在本实施例中，第一金属层12部分位于高度补偿区10b，因此，若以增高层18的厚度为d0，以像素电极层17的厚度为d1，以第二金属层15的厚度为d2，以有源层14的厚度为d3，以第一金属层12的厚度为d4，则
d0＝d1+d2+d3-d4。
即是说，在本实施例中，增高层18的厚度由像素电极层17、第二金属层15、有源层14及第一金属层12四者的厚度决定。因此，在制备增高层18时，仅需根据这四者厚度对应设置增高层18的厚度即可。当然，在其他实施例中，若是在高度补偿区10b未存在第一金属层12，则
d0＝d1+d2+d3。
值得说明的是，在本申请的某些实施例中，第二金属层15下可以不设置有源层14，此时
d0＝d1+d2-d4。
而若是第二金属层15下既没有有源层14，高度补偿区10b又没有第一金属层12，则
d0＝d1+d2。
继续参照图1所示，在一实施例中，增高层18设于钝化层16上，该增高层18的材料与像素电极层17的材料相同。可以理解，由于电连接区10a处的像素电极层17也设于钝化层16上，而在高度补偿区10b，增高层18也设于钝化层16上。那么，将增高层18的材料与像素电极层17的材料设置为相同，便可在蚀刻像素电极层17时，同时蚀刻得到增高层18。如此，不仅无需增加额外制备增高层18的流程工艺，从而提高了本申请阵列基板10的生产效率；并且，无需在阵列基板10上添加额外的材料制备增高层18，从而降低了本申请阵列基板10的制备成本。
如图3所示，在一实施例中，增高层18设于钝化层16与栅极绝缘层13之间，该增高层18的材料与第二金属层15和/或有源层14的材料相同。即是说，该增高层18的材料既可以与第二金属层15的相同，又可以与有源层14相同，也可以是由第二金属层15的材料和有源层14的材料复合而成。可以理解，将增高层18设于钝化层16与栅极绝缘层13之间，即是说，增高层18与第二金属层15及有源层14的相对位置相似。这样一来，便可蚀刻有源层14时，同时蚀刻得到增高层18；或是在蚀刻第二金属层15时，同时得到增高层18；亦或是，在蚀刻有源层14时，蚀刻得到部分增高层18，在蚀刻第二金属层15时，蚀刻得到剩余部分的增高层18。通过这种方式，不仅无需增加额外制备增高层18的流程工艺，从而提高了本申请阵列基板10的生产效率；并且，无需在阵列基板10上添加额外的材料制备增高层18，从而降低了本申请阵列基板10的制备成本。
值得说明的是，在本申请的一实施例中，阵列基板10可由4mask工艺制成，因此，第二金属层15与有源层14可由同一道光罩制成。这样，节省了一道有源层14的光罩，而降低了成本。
如图4所示，在一实施例中，至少部分增高层18与钝化层16一体成型，钝化层16于该高度补偿区10b的厚度大于高部补偿区外的厚度。即是说，钝化层16于高度补偿区10b相较于高度补偿区10b外增厚的部分，即为增高层18。具体而言，在蚀刻高度补偿区10b的钝化层16时，在原有的钝化层16的基础上，保留更多的钝化层16，使得钝化层16于高度补偿区10b的厚度大于高度补偿区10b外的厚度。如此，可在不增加其他结构的情况下，通过钝化层16自身厚度的改变，而增加阵列基板10于高度补偿区10b的厚度。由于未增加其他的层级结构，因此，钝化层16为高度补偿区10b的顶层结构，即是说，此时，高度补偿区10b的钝化层16的表面与电连接区10a的像素电极层17的表面平齐。可以理解，通过将钝化层16加厚，以增加阵列基板10与高部补偿区的厚度，不仅无需增加额外制备增高层18的流程工艺，从而提高了本申请阵列基板10的生产效率；并且，无需在阵列基板10上添加额外的材料制备增高层18，从而降低了本申请阵列基板10的制备成本。
如图5所示，在一实施例中，至少部分增高层18与栅极绝缘层13一体成型，栅极绝缘层13于该高度补偿区10b的厚度大于高部补偿区外的厚度。即是说，栅极绝缘层13于高度补偿区10b相较于高度补偿区10b外增厚的部分，即为增高层18。具体而言，在蚀刻高度补偿区10b的栅极绝缘层13时，在原有的栅极绝缘层13的基础上，保留更多的栅极绝缘层13，使得栅极绝缘层13于高度补偿区10b的厚度大于高度补偿区10b外的厚度。如此，可在不增加其他结构的情况下，通过栅极绝缘层13自身厚度的改变，而增加阵列基板10于高度补偿区10b的厚度。由于未增加其他的层级结构，因此，钝化层16为高度补偿区10b的顶层结构，即是说，此时，高度补偿区10b的钝化层16的表面与电连接区10a的像素电极层17的表面平齐。可以理解，通过将栅极绝缘层13加厚，以增加阵列基板10与高部补偿区的厚度，不仅无需增加额外制备增高层18的流程工艺，从而提高了本申请阵列基板10的生产效率；并且，无需在阵列基板10上添加额外的材料制备增高层18，从而降低了本申请阵列基板10的制备成本。
如图6所示，在一实施例中，第一金属层12至少部分位于高度补偿区10b，此时，至少部分增高层18与第一金属层12一体成型，第一金属层12于该高度补偿区10b的厚度大于高部补偿区外的厚度。即是说，第一金属层12于高度补偿区10b相较于高度补偿区10b外增的厚部分，即为增高层18。具体而言，在蚀刻高度补偿区10b的第一金属层12时，在原有的第一金属层12的基础上，保留更多的第一金属层12，使得第一金属层12于高度补偿区10b的厚度大于高度补偿区10b外的厚度。如此，可在不增加其他结构的情况下，通过第一金属层12自身厚度的改变，而增加阵列基板10于高度补偿区10b的厚度。由于未增加其他的层级结构，因此，钝化层16为高度补偿区10b的顶层结构，即是说，此时，高度补偿区10b的钝化层16的表面与电连接区10a的像素电极层17的表面平齐。可以理解，通过将第一金属层12加厚，以增加阵列基板10与高部补偿区的厚度，不仅无需增加额外制备增高层18的流程工艺，从而提高了本申请阵列基板10的生产效率；并且，无需在阵列基板10上添加额外的材料制备增高层18，从而降低了本申请阵列基板10的制备成本。
如图7所示，在一实施例中，至少部分增高层18与玻璃基板11一体成型，玻璃基板11于该高度补偿区10b的厚度大于高部补偿区外的厚度。即是说，玻璃基板11于高度补偿区10b相较于高度补偿区10b外增厚的部分，即为增高层18。具体而言，在制备玻璃基板11时，在原有的玻璃基板11的基础上，将玻璃基板11于高度补偿区10b的厚度设置为大于高度补偿区10b外的厚度。如此，可在不增加其他结构的情况下，通过玻璃基板11自身厚度的改变，而增加阵列基板10于高度补偿区10b的厚度。由于未增加其他的层级结构，因此，钝化层16为高度补偿区10b的顶层结构，即是说，此时，高度补偿区10b的钝化层16的表面与电连接区10a的像素电极层17的表面平齐。可以理解，通过将玻璃基板11加厚，以增加阵列基板10与高部补偿区的厚度，不仅无需增加额外制备增高层18的流程工艺，从而提高了本申请阵列基板10的生产效率；并且，无需在阵列基板10上添加额外的材料制备增高层18，从而降低了本申请阵列基板10的制备成本。
当然，本申请的设计不止于此，在其他实施例中，增高层18也可由钝化层16、栅极绝缘层13、第一金属层12及玻璃基板11四者中的至少一者增厚得到。
进一步地，增高层18由半色调光罩制成。半色调光罩是阵列基板10制备工艺中普遍采用的光罩。可以理解，采用半色调光罩制备增高层18，能够简化增高层18的制备工艺，降低本申请的阵列基板10的制备成本。
本发明还提出一种显示装置，该显示装置包括彩膜基板20和阵列基板10，彩膜基板20与阵列基板10相对设置。该阵列基板10的具体结构参照上述实施例，由于本显示装置采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。
Claims (10)
1.一种阵列基板，其特征在于，包括：
钝化层；
像素电极层，设于所述钝化层上；
电连接区，所述钝化层于所述电连接区设有过孔，且所述钝化层于所述电连接区形成凸起，所述像素电极层部分设于所述电连接区，并伸入所述过孔；以及
高度补偿区，所述高度补偿区的顶层结构的表面与所述像素电极层设于所述电连接区的部分的表面平齐，以使所述阵列基板在与彩膜基板对盒时，所述彩膜基板上的同一隔垫物同时被所述电连接区的所述像素电极层和所述高度补偿区的顶层结构支撑。
2.如权利要求1所述的阵列基板，其特征在于，所述高度补偿区与电连接区间隔设置。
3.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括增高层，所述增高层设于所述高度补偿区，以使所述高度补偿区的顶层结构与所述电连接区的所述像素电极层的表面平齐。
4.如权利要求3所述的阵列基板，其特征在于，所述增高层设于所述钝化层上，所述增高层的材料与所述像素电极层的材料相同。
5.如权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括玻璃基板、第一金属层、栅极绝缘层、第二金属层及有源层，所述第一金属层设于所述玻璃基板上，所述栅极绝缘层设于所述第一金属层上，所述第二金属层设于所述栅极绝缘层上，所述有源层设于所述栅极绝缘层与所述第二金属层之间；其中，
所述增高层设于所述钝化层与所述栅极绝缘层之间，所述增高层的材料与所述第二金属层和/或所述有源层的材料相同。
6.如权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括玻璃基板，第一金属层、栅极绝缘层、第二金属层，所述第一金属层设于所述玻璃基板上，所述栅极绝缘层设于所述第一金属层上，所述第二金属层设于所述栅极绝缘层上；其中，
至少部分所述增高层与所述钝化层一体成型，以使所述钝化层于所述高度补偿区的厚度大于所述高度补偿区外的厚度；或，
至少部分所述增高层与所述栅极绝缘层一体成型，以使所述栅极绝缘层于所述高度补偿区的厚度大于所述高度补偿区层外的厚度；或，
至少部分所述增高层与所述第一金属层一体成型，以使所述第一金属层于所述高度补偿区的厚度大于所述高度补偿区外的厚度；或，
至少部分所述增高层与所述玻璃基板一体成型，以使所述玻璃基板于所述高度补偿区的厚度大于所述高度补偿区外的厚度。
7.如权利要求3所述的阵列基板，其特征在于，所述增高层的厚度为d0，所述像素电极层的厚度为d1，所述阵列基板的第二金属层的厚度为d2，所述阵列基板的有源层的厚度为d3，所述阵列基板的第一金属层的厚度为d4，则，
d0＝d1+d2+d3-d4。
8.如权利要求3至7中任一项所述的阵列基板，其特征在于，所述增高层由半色调光罩制成。
9.一种显示面板，其特征在于，包括彩膜基板，及如权利要求1至8中任一项所述阵列基板，所述彩膜基板与所述阵列基板相对设置。
10.一种显示装置，其特征在于，包括如权利要求1至8中任一项所述阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011228463.5A CN112349734B (zh) | 2020-11-05 | 2020-11-05 | 阵列基板、显示面板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011228463.5A CN112349734B (zh) | 2020-11-05 | 2020-11-05 | 阵列基板、显示面板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112349734A true CN112349734A (zh) | 2021-02-09 |
| CN112349734B CN112349734B (zh) | 2021-11-05 |
Family
ID=74428884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011228463.5A Active CN112349734B (zh) | 2020-11-05 | 2020-11-05 | 阵列基板、显示面板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112349734B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103700673A (zh) * | 2013-12-24 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种显示装置、阵列基板及其制作方法 |
| CN106098701A (zh) * | 2016-06-30 | 2016-11-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN109634014A (zh) * | 2019-02-22 | 2019-04-16 | 鄂尔多斯市源盛光电有限责任公司 | 一种显示基板及其制作方法、显示面板、显示装置 |
-
2020
- 2020-11-05 CN CN202011228463.5A patent/CN112349734B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103700673A (zh) * | 2013-12-24 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种显示装置、阵列基板及其制作方法 |
| CN106098701A (zh) * | 2016-06-30 | 2016-11-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN109634014A (zh) * | 2019-02-22 | 2019-04-16 | 鄂尔多斯市源盛光电有限责任公司 | 一种显示基板及其制作方法、显示面板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112349734B (zh) | 2021-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4275649B2 (ja) | 保持容量電極ラインを有しない液晶表示装置 | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| KR101999907B1 (ko) | 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 | |
| US7038740B1 (en) | Liquid crystal display device having high light utilization efficiency | |
| WO2013060061A1 (zh) | 液晶显示面板及其形成方法 | |
| US9146431B2 (en) | Array substrate, method for manufacturing the same and display apparatus | |
| US7525624B2 (en) | Liquid crystal display device and fabricating method thereof | |
| WO2018170949A1 (zh) | 液晶显示面板及其制造方法、阵列基板 | |
| US20170139247A1 (en) | Thin Film Transistor Array Substrate, Manufacturing for the Same, and Liquid Crystal Display Panel Having the Same | |
| US20190027497A1 (en) | Array Substrate and Display Device | |
| CN101814511B (zh) | Tft-lcd阵列基板及其制造方法 | |
| JP4368769B2 (ja) | 薄膜トランジスタアレイとその製造方法 | |
| US6791631B2 (en) | Pixel structure of thin-film transistor liquid crystal display including storage capacitor formed under signal line | |
| US8748892B2 (en) | Thin film transistor and method for fabricating the same | |
| US7338824B2 (en) | Method for manufacturing FFS mode LCD | |
| US8125594B2 (en) | Pixel structure of a liquid crystal display | |
| US20180217457A1 (en) | Array substrate and manufacture method thereof, liquid crystal display panel | |
| CN112349734B (zh) | 阵列基板、显示面板及显示装置 | |
| CN111176024A (zh) | 一种显示模组及显示设备 | |
| WO2020258478A1 (zh) | 像素电极、阵列基板及显示装置 | |
| US20100315573A1 (en) | Liquid crystal panel, application and manufacturing method thereof | |
| KR20040017637A (ko) | 액정표시소자의 콘택 배선 및 그 형성방법 | |
| CN110764318A (zh) | 液晶面板及显示装置 | |
| US20190302551A1 (en) | Array substrate and manufacturing method of array substrate | |
| US20140071365A1 (en) | Liquid crystal display device, array substrate and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |