CN106068560B - 电子模块以及用于制造电子模块的方法和设备 - Google Patents

电子模块以及用于制造电子模块的方法和设备 Download PDF

Info

Publication number
CN106068560B
CN106068560B CN201580013680.3A CN201580013680A CN106068560B CN 106068560 B CN106068560 B CN 106068560B CN 201580013680 A CN201580013680 A CN 201580013680A CN 106068560 B CN106068560 B CN 106068560B
Authority
CN
China
Prior art keywords
carrier plate
electronic component
electronic
electronic module
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580013680.3A
Other languages
English (en)
Other versions
CN106068560A (zh
Inventor
D.盖斯勒
R.埃伦普福特
V.莫罗佐夫
F.安特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN106068560A publication Critical patent/CN106068560A/zh
Application granted granted Critical
Publication of CN106068560B publication Critical patent/CN106068560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
    • G01D11/24—Housings ; Casings for instruments
    • G01D11/245—Housings for sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本发明涉及一种电子模块（100）。电子模块（100）包括具有至少一个通孔（115）的至少一个载体板（105）。在此载体板（105）的接触侧（120）具有至少一个接触元件（125）。电子模块（100）还包括至少一个电子器件（110），所述电子器件在接触侧（120）上与通孔（115）相对地布置，其中接触元件（125）超出电子器件（110）。

Description

电子模块以及用于制造电子模块的方法和设备
技术领域
本发明涉及一种电子模块、一种用于制造电子模块的方法、一种相应的设备、一种相应的计算机程序产品以及一种相应的存储介质。
背景技术
传感器元件可以为了防止环境影响而被壳体包围。这样的壳体例如可以以注塑方法来制造。
发明内容
在该背景下，利用在此提出的方案来提出根据独立权利要求的一种电子模块、一种用于制造这样的模块的方法、此外一种使用该方法的设备、一种相应的计算机程序产品以及最后一种相应的存储介质。有利的设计方案从相应的从属权利要求和以下的描述中得出。
提出具有以下特征的电子模块：
至少一个载体板，其中载体板的接触侧具有至少一个接触元件；和
至少一个电子器件，该电子器件被布置在接触侧上，其中接触元件超出电子器件。
载体板可以被理解为用于容纳电子器件的衬底。载体板例如可以是具有金属印制导线的板。接触元件可以被理解为以下元件，该元件被构造用于将载体板例如与其他板电和/或机械连接。接触元件例如可以被实现为焊剂球。
本方案基于以下认识，即电子模块的载体衬底可以用于覆盖电子器件。载体衬底还可以具有接触元件，该接触元件超出电子器件。由此，电子模块可以在一个步骤中被电接触和固定。通过传感器芯片例如通过功能载体保护的方式，可以提供具有一侧或两侧介质接入和芯片堆叠的可能的成本适宜的传感器壳体。
基于这样简化的封装方案可以十分灵活地实现关于颗粒和光影响的不同要求，诸如具有被覆盖的敏感区域或EMV保护（EMV＝电磁兼容性）的芯片。对于气体传感器例如可以设置红外源和红外探测器的堆叠形式的特别的AVT方案（AVT＝建造与连接技术）。因此可以尽可能紧凑地保持电子模块的结构形式。
通过代替金属盖和模制物而使用载体衬底和例如焊剂球来用于覆盖的方式，可以减少建造与连接技术的成本。
通过省去模制步骤可以减少AVT负荷。
此外，本方案能够实现所覆盖的敏感结构借助下陷的实现。
可选地，密封环可以用于保护以免焊剂喷溅和助焊剂蒸发。
通过省去线接合可以减少横向的空间需求。
通过作为覆盖的载体衬底本身是功能载体或重新布线载体，能够实现两个半导体器件的简单堆叠，所述两个半导体器件例如通过辐射相互作用。
载体板可以具有至少一个通孔。在此，通孔可以与电子器件相对地布置并且被构造为载体板的接触侧和与接触侧相对的侧之间的流体通道。借助通孔，可以以简单和成本适宜的机构实现至电子器件的介质接入。
电子模块可以设置有至少一个连接元件，该连接元件将电子器件与载体板导电连接。在此，可以在电子器件和载体板之间布置连接元件，以便至少在通孔的区域中形成电子器件和载体板之间的中间空间。替代地或附加地，载体板可以至少部分地由塑料制成。连接元件可以被理解为间隔保持器。连接元件可以被实现为例如焊剂球形式的连接接触部。载体板可以是塑料构成的电路板。例如电路板可以由热固性塑料、特别是具有装入的玻璃纤维的热固性塑料制成。由此可以特别成本经济地提供载体板。借助中间空间可以检测电子模块的外部环境的不同物理特性。例如电子器件可以为此具有敏感区域。
根据本方案的另一种实施方式，电子模块可以具有密封边缘，该密封边缘在电子器件和载体板之间至少部分地环绕着通孔构造，以便至少部分地流体密封地将电子器件与载体板连接。借助密封边缘可以横向限制和密封电子器件和载体板之间的中间空间。
电子器件还可以具有用于检测电子模块的外部环境的至少一个物理特性的敏感区域。在此，敏感区域可以与接触侧相对地布置。敏感区域可以被理解为传感器元件的以下区域，该区域被构造用于检测外部环境的确定的物理特性、诸如压力、温度、湿度、确定的气体或亮度。敏感区域可以经由通孔与外部环境流体地连接。因此电子模块的传感器功能可以以低成本和制造花费地实现。替代地或附加地，敏感区域可以与通孔相对地布置。由此可以尽可能小地保持电子模块和敏感区域之间的间隔并且在检测外部环境的物理特性时保证高的精度。例如因此可以实现，通过通孔落下的光直接射到敏感区域上。
根据本方案的另一种实施方式，接触侧可以具有用于影响敏感区域的外部环境的至少一个物理特性的有效结构。在此有效结构可以与敏感区域相对地布置。有效结构例如可以被理解为指向敏感区域的例如加热结构或红外源形式的辐射源或薄膜。有效结构也可以是另外的敏感结构、即另外的传感器。借助有效结构可以改进电子模块的传感器功能的效率。
电子模块可以设置有至少一个另外的电子器件，该电子器件在载体板的与接触侧相对的侧上与通孔相对地布置并且与载体板导电连接。因此多个电子器件可以节省空间地相互组合。
在此，另外的电子器件可以具有用于影响另外的电子器件的外部环境的至少一个物理特性的有效区域。该有效区域可以特别是与通孔相对地布置。因此有效区域可以经由通孔与电子器件的敏感区域相互作用。有效区域例如可以是辐射源或薄膜。有效区域也可以是另外的敏感结构、即另外的传感器。通过该实施方式可以灵活地、节省空间地并且成本经济地扩展电子模块的功能范围。
电子模块还可以包括盖板元件，该盖板元件固定在载体板的与接触侧相对的侧上并且至少部分地超出另外的电子器件，以便防止环境影响。这样的盖板元件提供特别成本适宜的制造的优点。
此外，接触侧可以具有至少一个另外的接触元件，其中另外的接触元件超出电子器件。在此，另外的接触元件可以与电子器件的第一棱相邻地布置和/或接触元件可以与电子器件的与第一棱相对的第二棱相邻地布置。由此可以安全地固定并且灵活地接触电子模块。
如果根据本方案的另一种实施方式载体板的主延伸轴和电子器件的主延伸轴指向不同的方向，则可以实现电子模块的特别紧凑的结构形式。主延伸轴可以被理解为载体板或电子器件的最大伸展的轴。例如载体板的纵轴可以与电子器件的纵轴垂直地布置。
本方案此外实现一种根据在此描述的实施方式的用于制造电子模块的方法，其中该方法包括以下步骤：
提供至少一个载体板，其中载体板的接触侧具有至少一个接触元件以及至少一个电子器件；和
由载体板和电子器件形成复合体，其中电子器件布置在接触侧上，其中接触元件超出电子器件。
在此提出的方案还实现一种设备，该设备被构造用于在相应的装置中执行或实现在此提出的方法的变型方案的步骤。也可以通过设备形式的本发明的所述实施变型方案快速并且高效地解决本发明所基于的任务。
设备在此可以被理解为一种电设备，该电设备处理传感器信号并且据此输出控制和/或数据信号。设备可以具有能够硬件和/或软件方式构造的接口。在硬件方式构造的情况下，接口例如可以是所谓的系统ASIC的部分，该部分包含设备的极不同的功能。然而也可以的是，接口是特有的集成电路或至少部分地由分立器件构成。在软件方式构造的情况下，接口可以是软件模块，所述软件模块例如除了其他软件模块之外存在于微控制器上。
也有利的是一种计算机程序产品或具有以下程序代码的计算机程序，该程序代码能够存储在机器可读的载体或存储介质、如半导体存储器、硬盘存储器或光学存储器上并且特别是在程序产品在计算机或设备上被实施时用于执行和/或控制根据上述实施方式之一的方法的步骤。
附图说明
在此提出的方案随后借助附图示例性地详细阐述。其中：
图1示出根据本发明的一个实施例的电子模块的示意图；
图2a，2b示出根据本发明的一个实施例的电子模块的示意图；
图3a，3b示出根据本发明的一个实施例的电子模块的示意图；
图4a，4b示出根据本发明的一个实施例的电子模块的示意图；
图5a，5b示出根据本发明的一个实施例的电子模块的示意图；
图6示出根据本发明的一个实施例的电子模块的示意图；
图7示出根据本发明的一个实施例的电子模块的示意图；
图8示出根据本发明的一个实施例的电子模块的示意图；
图9示出根据本发明的一个实施例的电子模块的示意图；
图10示出根据本发明的一个实施例的电子模块的示意图；
图11a，11b，11c示出常规电子模块的示意图；
图12a，12b示出常规电子模块的示意图；
图13示出常规电子模块的示意图；
图14示出用于制造常规电子模块的注塑设备的示意图；
图15示出根据本发明的一个实施例的用于制造电子模块的方法的流程图；以及
图16示出根据本发明的一个实施例的用于执行方法的设备的框图。
在本发明的适宜实施例的随后描述中，对于在不同的图中示出的并且起相似作用的元件使用相同或相似的附图标记，其中放弃对这些元件的重复描述。
具体实施方式
图1示出根据本发明的一个实施例的电子模块100的示意图。电子模块100包括载体板105和电子器件110。载体板105具有通孔115地实施。电子器件110在载体板105的接触侧120上与通孔115相对地布置。在此电子器件110可以与载体板105导电连接。在接触侧120上还布置有接触元件125。接触元件125超出电子器件110。
通孔115被构造用于建立电子器件110的朝向通孔115的表面和载体板105的与接触侧120相对的侧之间的流体连接。
接触元件125用于机械固定电子模块100。附加地，接触元件125可以被构造用于电接触载体板105。
图2a和2b示出根据本发明的一个实施例的电子模块100的示意图。图2a示出电子模块100的侧视图；图2b示出电子模块100的俯视图。相对于图1，在图2a和2b中示出的电子模块100示例性地以三个接触元件125以及三个另外的接触元件200来实现。接触元件125和另外的接触元件200在此各以三排布置。三个另外的接触元件200如接触元件125那样布置在接触侧120上并且超出电子器件110。
如在图2b中可见，接触元件125与电子器件110的第一棱201相邻地布置并且另外的接触元件200与电子器件110的与第一棱201相对的第二棱202相邻地布置。接触元件125、200例如被实现为焊剂球。
电子器件110的朝向接触侧120的表面包括敏感区域205，该敏感区域被构造用于检测电子模块100的外部环境的确定的物理特性。敏感区域205与通孔115相对地布置。
在电子器件110和载体板105之间，示例性地以两个三排布置六个连接元件210。示例性地，连接元件210的第一三排与接触元件125的三排平行地延伸并且连接元件210的第二三排与另外的接触元件200的三排平行地延伸。连接元件210被构造用于将电子器件110固定在载体板105上并且与载体板105导电连接。通过连接元件210，电子器件110以到载体板105的基本上对应于连接元件210的高度的间隔来布置。因此在电子器件110和载体板105之间得到中间空间215，该中间空间经由通孔115与载体板105的与接触侧120相对的侧流体连接。
连接元件210可以如接触元件125、200那样作为焊剂球来实现。
如图2b中所示，载体板105和电子器件110分别矩形地实施。载体板105和电子器件110示例性地沿着共同的纵轴220延伸。在此，接触元件125、另外的接触元件200以及连接元件210的相应三排垂直于纵轴220布置。
传感器系统100根据本发明的一个实施例设置有电路板载体衬底105，该电路板载体衬底具有介质接入部115。传感器芯片110借助作为连接元件210的六个焊剂球固定在载体衬底105的底侧上。载体衬底105具有作为用于接触其他电路板的接触元件125、200的焊剂球。焊剂球125、200在垂直方向上超出传感器芯片110。介质接入部115横向上在传感器芯片110的敏感区域205上定向。附加地得出在载体衬底105和传感器芯片110之间的侧向的介质接入部。侧向的介质接入部例如是焊剂球210之间的区域。
电路板105可以包括用于重新布线的印制导线、金属的通孔接触和焊垫表面。载体衬底105中的介质接入部115例如可以通过钻孔、铣削或激光来制造。在此介质接入部115可以以圆形的横截面来实施。
图3a和3b示出根据本发明的一个实施例的电子模块100的示意图。与图2a不同，通孔115在图3a中与敏感区域205错位地布置，使得敏感区域205完全被载体板105覆盖。此外，通孔115示例性地以比图2a和2b中明显更小的直径来实施。
具有侧向与传感器芯片110的敏感结构205错位的介质接入部115的传感器系统100例如提供改进的颗粒或光保护的优点。
图4a和4b示出根据本发明的一个实施例的电子模块100的示意图。在图4a中示出电子模块100的俯视图；图4b示出电子模块100的示意性的三维图。与图2a和2b不同，载体板105和电子器件110在图4a和4b中沿着不同的纵轴延伸。载体板105的纵轴400示例性地与电子器件110的纵轴405基本上垂直地布置。因此接触元件125和另外的接触元件200的相应三排也基本上与连接元件210的相应三排垂直地布置。
根据本发明的一个实施例，传感器系统100的载体衬底105和至少一个半导体芯片110形成两个成90度旋转的矩形，即半导体芯片110的短棱与载体衬底105的长棱平行地伸展。在此，至少一个半导体芯片110的接触元件210和载体衬底105的接触元件125、200各作为至少两排朝向矩形的相应两个短棱。
图5a和5b示出根据本发明的一个实施例的电子模块100的示意图。与图2a和2b中示出的电子模块100不同，电子模块100在图5a和5b中具有密封边缘500。密封边缘500在电子器件110和载体板105之间沿着电子器件110的外部边缘区域来布置。密封边缘500被构造用于限制并且流体密封地封闭中间空间215的边缘区域。在此，连接元件210布置在由密封边缘500限制的中间空间215之内。
在图5a和5b中示例性地仅仅示出四个而非六个连接元件210。在此连接元件210以两个两排来布置。
根据本发明的一个实施例，至少一个电子半导体器件110利用固定环形式的密封边缘500固定在载体衬底105上，其中固定环500横向上限制并且密封半导体器件110和载体衬底105之间的中间空间215。固定环500例如可以是由焊剂或铜构成的密封环或者粘合剂、例如底部填充物或侧面填充物，如图6中所示。
图6示出根据本发明的一个实施例的电子模块100的示意图。在图6中，与图5a和5b不同，密封环500通过在载体板105和电子器件110之间引入的粘合物来实现。
图7示出根据本发明的一个实施例的电子模块100的示意图。与图3a和3b不同，在图7中示出的接触侧120包括有效结构700，其中有效结构700的主要部分与敏感区域205相对地布置。有效结构700例如被构造用于加热敏感区域205。
根据本发明的一个实施例，在指向至少一个半导体器件110的敏感和/或有效结构205的载体衬底105的靠近表面的区域中构造有另外的敏感和/或有效结构700、例如红外源或加热结构形式的集成辐射源。此外，芯片110除了敏感材料205之外可以包括探测器705、例如红外探测器。
图8示出根据本发明的一个实施例的电子模块100的示意图。与图2a和2b不同，在图8中示出的通孔115以以下直径来实施，该直径基本上对应于敏感区域205的宽度。电子模块100还包括另外的电子器件800，该另外的电子器件被固定在载体板105的与接触侧120相对的侧上。例如另外的电子器件800借助焊剂球焊接到载体板105上。
另外的电子器件800包括有效区域805，该有效区域与通孔115并且因此与电子器件110的敏感区域205相对地布置。在此有效区域805示例性地以以下宽度来实现，该宽度基本上对应于通孔115的直径。
有效区域805可以与在图7中示出的有效结构700相似地构造，以便照射敏感区域205。
根据本发明的一个实施例，至少一个另外的电子半导体器件800利用至少一个另外的接触元件810施加在塑料载体衬底105的上侧上。至少一个另外的电子器件800具有靠近表面的敏感和/或有效结构805，该敏感和/或有效结构805位于半导体器件800的指向塑料载体衬底105的侧上。
在此，载体衬底105中的流体通孔115从其横向尺寸上被实施成，使得两个半导体器件110、800的敏感和/或有效结构205、805无遮挡地相对。
例如芯片800被实现为UV二极管或红外源，以便用作辐射源。
图9示出根据本发明的一个实施例的电子模块100的示意图。与在图8中示出的电子模块100不同，在图9中示出的电子模块100包括盖板元件900，该盖板元件被固定在载体板105的与接触侧120相对的侧上并且跨越另外的电子器件800，以便保护另外的电子器件805以免环境影响。盖板元件900也可以被称为盖板或覆盖物。
图10示出根据本发明的一个实施例的电子模块100的示意图。与图9不同，在图10中示出的盖板元件900具有盖板开口1000作为介质接入部。此外，在图10中示出的模块100具有借助图5a和5b描述的密封边缘500。敏感区域205和有效区域805此外比通孔115略微窄地实施。
图11a至图11c示出常规电子模块1100的示意图。在图11a中示出模块模块1100的示意性的三维图。模块1100利用实心壳体1105来实现。实心壳体1105也可以被称为SOIC实心壳体（SOIC＝小型塑封集成电路；“具有小平面图的集成电路”）。实心壳体1105的两个彼此相对的侧各具有多个s形弯曲的接触线1110，也称为引脚，所述接触线用于电接触模块1100。
如图11b中所示，利用实心壳体1105浇注的模块1100包括由第一硅芯片1115、第二硅芯片1120和也称为裸芯片垫的衬底1125构成的板堆。硅芯片1115、1120借助金线与接触线1110导电连接。
在图11c中，接触线1110被J形弯曲，英文也称为j形引线框。接触线1110例如由铜制成。
图12a和12b示出常规电子模块1200的示意图。模块1200包括无接触的注塑壳体1205，该注塑壳体在图12a中分开地示出。注塑壳体1205也可以被称为无引线模制壳体。注塑壳体1205具有矩形的中心开口1210。围绕着开口1210布置有多个矩形的接触开口1215。
如图12b中所示，电子模块1200包括铜片1220，在该铜片上固定有硅芯片1225。铜片1220也可以被称为引线框。硅芯片1225借助金线与铜片1220导电连接。硅芯片1225利用注塑壳体1205来包围。
微机械传感器通常被封装在模制壳体中。在此，在具有用于第二等级接触的弯曲的接触脚并且能够被完全重新模制的所谓的引线壳体和在没有接触腿的过模制的所谓的无引线壳体之间可以从下面斜切。第二等级接触在此可以通过接触面在封装底侧上实现。
图13示出常规电子模块1300的示意图。模块1300集成到所谓的预模制壳体1305中。在此是预制的注塑的基础壳体，该基础壳体能够在放置并且接触硅芯片之后利用盖板来封闭。预模制壳体1305是少应力的封装形式，因为在复合体对、即硅和浇注物之间不存在直接接触。
封装1300之内的空腔可以经由例如盖板中的用作介质接入部的封装开口1310与外部环境连接。介质接入部例如可以用于压力传感器、红外传感器、气体传感器和麦克风。这样的介质接入部也可以在具有部件的压注成形的外壳的壳体（也称为实心封装）中实现，如之前借助图11a至11c所描述的那样。
图14示出用于制造常规电子模块1405的注塑设备1400的示意图。用于实现该封装形式的方法基于所谓的薄层模制方法，英文薄层辅助成形（FAM）。在此，介质接入部1405通过模制工具的形状来实现。突出的工具结构1410在此直接放置在硅芯片1415上并且例如防止压力传感器薄膜的过模制。为了公差均衡，模制工具可以利用ETFE薄层来覆盖（ETFE＝乙烯四氟乙烯）。该ETFE薄层可强烈变形并且不走样地铺到工具表面上。
在该方法中，在传感器布局和工具结构之间存在直接相关性。工具应该覆盖有效薄膜结构，而不遮盖焊垫表面或接合线。因此可以遵守确定的设计规则。
此外，根据布局也可能需要将工具1410整面地放置在有效结构、如薄膜上，这可以引起强烈的机械负荷。此外，利用该方法在空腔中几乎不能实现下陷。
图15示出根据本发明的一个实施例的用于制造电子模块的方法1500的流程图。方法1500包括提供具有至少一个通孔的至少一个载体板的步骤1505，其中载体板的接触侧具有至少一个接触元件以及至少一个电子器件。此外，方法1500包括由载体板和电子器件形成复合体的步骤1510。在此，电子器件在接触侧上与通孔相对地布置，其中接触元件超出电子器件。
图16示出根据本发明的一个实施例的用于执行方法的设备1600的框图。设备1600包括单元1605，该单元被构造用于提供具有至少一个通孔的至少一个载体板以及至少一个电子器件，其中载体板的接触侧具有至少一个接触元件。设备1600还包括单元1610，该单元被构造用于由载体板和电子器件形成复合体。在此，电子器件在接触侧上与通孔相对地布置，其中接触元件超出电子器件。
根据在前面描述的图中示出的实施例，传感器100或传感器壳体100和用于制造传感器100的方法包括塑料载体衬底105、至少一个电子半导体器件110、至少一个第一金属接触元件210以及至少一个第二金属接触元件125。
在此，至少一个电子半导体器件110连带至少一个第一金属接触元件210以及至少一个第二金属接触以及125施加在塑料载体衬底105的底侧上，其中至少一个第二金属接触元件125在垂直上超出至少一个电子半导体器件110。
塑料载体衬底105例如是具有玻璃纤维加强、金属印制导线、金属焊垫表面和金属通孔接触的热固性的电路板，也称为印刷电路板（PCB）。载体衬底105因此被实现为热固性的电路或重新布线载体。
电子半导体器件110可以具有靠近表面的敏感和/或有效结构205，该敏感和/或有效结构205位于半导体器件110的指向热固性的载体衬底105的上侧上。
热固性载体衬底105可以具有流体通孔115，该通孔横向上看直接布置在敏感/有效结构205上。
流体通孔115也可以关于敏感和/或有效结构205横向上错位地布置。
此外，流体通孔115可以在其横向尺寸上比敏感和/或有效结构205明显更小地实施。
接触元件125、210可以实施为焊剂球、焊剂突起物、铜柱或金钉。
作为敏感的靠近表面的结构205、700、805例如可以使用薄膜、加热结构、发射辐射的结构、聚合物层、二极管结构、晶体管结构、金属层、叉指型结构或相应的组合。
所描述的和在图中示出的实施例仅仅示例性地选择。不同的实施例可以完全地或关于各个特征相互组合。一个实施例也可以通过另一个实施例的特征来补充。
此外，在此提出的方法步骤可以被重复以及以不同于所描述的顺序实施。
如果实施例在第一特征和第二特征之间包括“和/或”连接，则这应该理解为，实施例根据一种实施方式不仅具有第一特征而且具有第二特征，并且根据另一种实施方式或者仅仅具有第一特征或者仅仅具有第二特征。

Claims (13)

1.电子模块（100），具有以下特征：
至少一个载体板（105），其中载体板（105）的接触侧（120）具有至少一个接触元件（125）；和
至少一个电子器件（110），所述电子器件布置在接触侧（120）上，其中接触元件（125）超出电子器件（110）；
其中载体板（105）具有至少一个通孔（115），其中通孔（115）与电子器件（110）相对地布置并且被构造为载体板（105）的接触侧（120）和与接触侧（120）相对的侧之间的流体通道；其特征在于：电子器件（110）具有用于检测电子模块（100）的外部环境的至少一个物理特性的敏感区域（205），其中敏感区域（205）与接触侧（120）相对地布置且通孔（115）与敏感区域（205）错位地布置，其中所述电子模块（100）适合于借助所述接触元件（125）安装在其他电路板上。
2.根据权利要求1所述的电子模块（100），其特征在于，所述敏感区域（205）完全被载体板（105）覆盖。
3.根据权利要求1或2所述的电子模块（100），其特征在于至少一个连接元件（210），所述连接元件将电子器件（110）与载体板（105）导电连接，其中连接元件（210）布置在电子器件（110）和载体板（105）之间，以便至少在通孔（115）的区域中形成电子器件（110）和载体板（105）之间的中间空间（215），和/或其中载体板（105）至少部分地由塑料制成。
4.根据权利要求1或2所述的电子模块（100），其特征在于密封边缘（500），所述密封边缘在电子器件（110）和载体板（105）之间至少部分地围绕着通孔（115）构造，以便将电子器件（110）至少部分地流体密封地与载体板（105）连接。
5.根据权利要求1或2所述的电子模块（100），其特征在于，接触侧（120）具有用于影响敏感区域（205）的外部环境的至少一个物理特性的有效结构（700），其中有效结构（700）与敏感区域（205）相对地布置。
6.根据权利要求1或2所述的电子模块（100），其特征在于至少一个另外的电子器件（800），所述另外的器件在载体板（105）的与接触侧（120）相对的侧上与通孔（115）相对地布置并且与载体板（105）导电连接。
7.根据权利要求6所述的电子模块（100），其特征在于，另外的电子器件（800）具有用于影响另外的电子器件（800）的外部环境的至少一个物理特性的有效区域（805），其中有效区域（805）与通孔（115）相对地布置。
8.根据权利要求6所述的电子模块（100），其特征在于盖板元件（900），所述盖板元件固定在载体板（105）的与接触侧（120）相对的侧上并且至少部分地超出另外的电子器件（800），以便保护另外的电子器件（800）以免环境影响。
9.根据权利要求1或2所述的电子模块（100），其特征在于，接触侧（120）具有至少一个另外的接触元件（200），其中另外的接触元件（200）超出电子器件（110）和/或其中另外的接触元件（200）与电子器件（110）的第一棱（201）相邻地布置和/或接触元件（125）与电子器件（110）的与第一棱（201）相对的第二棱（202）相邻地布置。
10.根据权利要求1或2所述的电子模块（100），其特征在于，载体板（105）的主延伸轴（400）和电子器件（110）的主延伸轴（405）指向不同的方向。
11.用于制造根据上述权利要求之一所述的电子模块（100）的方法，其中所述方法（1500）包括以下步骤：
提供（1505）至少一个载体板（105），其中载体板（105）的接触侧（120）具有至少一个接触元件（125）以及至少一个电子器件（110），其中载体板（105）具有至少一个通孔（115），其中通孔（115）与电子器件（110）相对地布置并且电子器件（110）具有用于检测电子模块（100）的外部环境的至少一个物理特性的敏感区域（205）；和
由载体板（105）和电子器件（110）形成（1510）复合体，其中所述电子器件（110）布置在接触侧（120）上，其中接触元件（125）超出电子器件（110）；
其特征在于：
在所述形成（1510）的步骤中，通孔（115）与载体板（105）连接成，使得所述通孔被构造为载体板（105）的接触侧（120）和与接触侧（120）相对的侧之间的流体通道，并且敏感区域（205）与接触侧（120）相对地布置且通孔（115）与敏感区域（205）错位地布置，其中所述电子模块（100）适合于借助所述接触元件（125）安装在其他电路板上。
12.一种电设备（1600），所述设备被构造用于在相应单元（1605,1610）中执行和/或控制根据权利要求11所述的方法（1500）的所有步骤。
13.一种机械可读的存储介质，具有存储在其上的计算机程序，所述计算机程序被设立用于执行和/或控制根据权利要求11所述的方法（1500）的所有步骤。
CN201580013680.3A 2014-03-14 2015-02-19 电子模块以及用于制造电子模块的方法和设备 Active CN106068560B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014204722.6A DE102014204722A1 (de) 2014-03-14 2014-03-14 Elektronisches Modul sowie Verfahren und Vorrichtung zum Herstellen eines elektronischen Moduls
DE102014204722.6 2014-03-14
PCT/EP2015/053458 WO2015135725A2 (de) 2014-03-14 2015-02-19 Elektronisches modul sowie verfahren und vorrichtung zum herstellen eines elektronischen moduls

Publications (2)

Publication Number Publication Date
CN106068560A CN106068560A (zh) 2016-11-02
CN106068560B true CN106068560B (zh) 2022-06-07

Family

ID=52595301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580013680.3A Active CN106068560B (zh) 2014-03-14 2015-02-19 电子模块以及用于制造电子模块的方法和设备

Country Status (5)

Country Link
US (1) US20170082466A1 (zh)
EP (1) EP3117457B1 (zh)
CN (1) CN106068560B (zh)
DE (1) DE102014204722A1 (zh)
WO (1) WO2015135725A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017216711A1 (de) 2017-09-21 2019-03-21 Robert Bosch Gmbh Vorrichtung und Verfahren zur Herstellung von mit einer Gießmasse zumindest bereichsweise überdeckten Bauelementen
DE102017216709A1 (de) * 2017-09-21 2019-03-21 Robert Bosch Gmbh Verfahren zur Herstellung von Kameramodulen und einer Kameramodulgruppe
DE102018207943A1 (de) * 2018-05-22 2019-11-28 Zf Friedrichshafen Ag Elektronikmodul zur Anordnung an einem Getriebebauteil und Verfahren zur Anordnung eines Elektronikmoduls an einem Getriebebauteil
CN108963028B (zh) * 2018-07-14 2020-09-25 新昌县雷涛机械有限公司 一种提高检测精度的光热探测器及其制备方法
DE102020213164A1 (de) 2020-10-19 2022-04-21 Robert Bosch Gesellschaft mit beschränkter Haftung Regelungsverfahren zur Regelung eines Herstellungsverfahrens

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080283942A1 (en) * 2007-05-15 2008-11-20 Industrial Technology Research Institute Package and packaging assembly of microelectromechanical sysyem microphone
US20100230792A1 (en) * 2009-03-12 2010-09-16 Scott Irving Premolded Substrates with Apertures for Semiconductor Die Packages with Stacked Dice, Said Packages, and Methods of Making the Same
CN102395878A (zh) * 2009-04-06 2012-03-28 森西克有限公司 气体传感器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723907A (en) * 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
US7418672B2 (en) * 2000-12-21 2008-08-26 Exaflop Llc Integrated content guide for interactive selection of content and services on personal computer systems with multiple sources and multiple media presentation
JP2001339043A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置及びそれを用いた半導体モジュール
US6469384B2 (en) * 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
JP2004028952A (ja) * 2002-06-28 2004-01-29 Daikin Ind Ltd ガス検出装置
JP4160851B2 (ja) * 2003-03-31 2008-10-08 富士通株式会社 指紋認識用半導体装置
US7053425B2 (en) * 2003-11-12 2006-05-30 General Electric Company Gas sensor device
EP2221865B1 (en) * 2004-01-07 2019-05-22 Nikon Corporation Stacking apparatus and method for stacking a plurality of wafers
EP1720794A2 (en) * 2004-03-01 2006-11-15 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US7436054B2 (en) * 2006-03-03 2008-10-14 Silicon Matrix, Pte. Ltd. MEMS microphone with a stacked PCB package and method of producing the same
US20100044853A1 (en) * 2007-01-17 2010-02-25 Nxp, B.V. System-in-package with through substrate via holes
US20080203553A1 (en) * 2007-02-23 2008-08-28 Powertech Technology Inc. Stackable bare-die package
US8110908B2 (en) * 2008-12-04 2012-02-07 Stats Chippac Ltd. Integrated circuit packaging system using bottom flip chip die bonding and method of manufacture thereof
US8421168B2 (en) * 2009-11-17 2013-04-16 Fairchild Semiconductor Corporation Microelectromechanical systems microphone packaging systems
US8749056B2 (en) * 2011-05-26 2014-06-10 Infineon Technologies Ag Module and method of manufacturing a module
JP5327299B2 (ja) * 2011-09-09 2013-10-30 オムロン株式会社 半導体装置及びマイクロフォン
US9533878B2 (en) * 2014-12-11 2017-01-03 Analog Devices, Inc. Low stress compact device packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080283942A1 (en) * 2007-05-15 2008-11-20 Industrial Technology Research Institute Package and packaging assembly of microelectromechanical sysyem microphone
US20100230792A1 (en) * 2009-03-12 2010-09-16 Scott Irving Premolded Substrates with Apertures for Semiconductor Die Packages with Stacked Dice, Said Packages, and Methods of Making the Same
CN102395878A (zh) * 2009-04-06 2012-03-28 森西克有限公司 气体传感器

Also Published As

Publication number Publication date
EP3117457B1 (de) 2020-08-19
EP3117457A2 (de) 2017-01-18
WO2015135725A2 (de) 2015-09-17
DE102014204722A1 (de) 2015-09-17
CN106068560A (zh) 2016-11-02
WO2015135725A3 (de) 2015-11-12
US20170082466A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
CN106068560B (zh) 电子模块以及用于制造电子模块的方法和设备
CN108229340B (zh) 指纹感测模块及其制造方法、智能卡及其制造方法
US9105479B2 (en) Integrated circuit including an environmental sensor
US8902604B2 (en) Component support and assembly having a MEMS component on such a component support
KR101683688B1 (ko) 집적 회로 패키지 및 집적 회로 패키지 제조 방법
US9731959B2 (en) Integrated device packages having a MEMS die sealed in a cavity by a processor die and method of manufacturing the same
US8643169B2 (en) Semiconductor sensor device with over-molded lid
US8828807B1 (en) Method of packaging integrated circuits and a molded substrate with non-functional placeholders embedded in a molding compound
TW200721399A (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
KR20100108296A (ko) 패키지 적층의 집적 회로 패키징 시스템 및 그 제조 방법
KR20060118363A (ko) 오프셋 집적 회로 패키지-온-패키지 적층 시스템
CN205406516U (zh) 一种传感器芯片封装模组
KR20160028367A (ko) 지문센서 모듈 및 이의 제조방법
US20220009766A1 (en) Sensor and Package Assembly Thereof
US9917213B2 (en) Photovoltaic module and method for producing a photovoltaic module
EP2884242B1 (en) Sensor Package And Manufacturing Method
KR101981831B1 (ko) 공동 패키지 디자인
US20200335462A1 (en) Chip packages and methods for forming the same
US11685646B2 (en) Sensor and package assembly thereof
CN112789238A (zh) 用于制造mems传感器的方法
US20080057621A1 (en) Microelectronic devices and methods for manufacturing microelectronic devices
KR101392765B1 (ko) 반도체 패키지 및 그 제조 방법
KR20160051424A (ko) 적층 패키지
KR200460882Y1 (ko) 멀티-칩 패키지 구조
KR101384342B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant