CN106057686B - 全晶圆边封 - Google Patents
全晶圆边封 Download PDFInfo
- Publication number
- CN106057686B CN106057686B CN201610051978.XA CN201610051978A CN106057686B CN 106057686 B CN106057686 B CN 106057686B CN 201610051978 A CN201610051978 A CN 201610051978A CN 106057686 B CN106057686 B CN 106057686B
- Authority
- CN
- China
- Prior art keywords
- wafer
- outer rim
- spacing
- fillet
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 113
- 239000002184 metal Substances 0.000 claims abstract description 113
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000011248 coating agent Substances 0.000 claims abstract description 34
- 238000000576 coating method Methods 0.000 claims abstract description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000007789 sealing Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000011324 bead Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000004549 pulsed laser deposition Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004224 protection Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001369 Brass Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及全晶圆边封，基本上是关于半导体装置，且更尤指在全晶圆周围建立非可渗透边封的结构及方法。边封可位于晶圆包含产品芯片的内区域与该晶圆的外区域之间。边封可包含相邻内区域的填角区域、以及相邻填角区域的介电延展部。介电延展区可不透湿气，并且由位在晶圆上的介电层及位在介电层上的覆盖层所组成。填角区域可包含直接位在晶圆上的下金属填角、位在下金属填角上的介电层、位在介电层上的上金属填角、以及位在上金属填角上的覆盖层。填角区域可相邻于在产品区域上形成的可渗透层并与其接触。
Description
技术领域
本发明基本上是关于半导体，并且更尤指围绕全晶圆整个周围建立防湿层边封的结构及方法。
背景技术
微电子积体电路可使用绝缘膜层中形成的铜互连“线”将装置连接在一起。接线层可使用可能透水蒸汽的绝缘膜。水蒸汽会使可渗透绝缘体层的效能退化，并且可能侵蚀可渗透绝缘体层内嵌埋的金属结构。由于微电子装置是在芯片级图形化，防湿层在制造期间典型是在各单独芯片的下层周围形成。
常用的芯片密封方法虽然可用来保护个别芯片，但是，当全晶圆本身视为一个由产品区域中多个个别芯片所组成的大型互连电路时，则无法提供足够的保护。目的若是要产生多个单独芯片按照设计刻意互连的全晶圆，常用的芯片密封方法便不足以保护晶圆免受湿气影响，因为在全晶圆上，每一层都是在没有足够防湿层的情况下伸抵晶圆的边缘。因此，提供全晶圆边封(edge seal)是有必要的。
发明内容
根据一具体实施例，揭示一种方法。本方法可包括：在晶圆的产品区域上形成可渗透层，其中该可渗透层的外缘与该晶圆的外缘相隔第一间距；在该晶圆上形成横向相邻于该可渗透层并与其接触的下金属填角，其中该下金属填角的外缘与该晶圆的该外缘相隔第二间距，其中该第二间距小于该第一间距；在该可渗透层上、在该下金属填角上、以及在相邻于该下金属填角的该晶圆的外缘上形成非可渗透的介电层，其中介电层的外缘与该晶圆的该外缘相隔第三间距，而且其中该第三间距小于该第二间距；在该介电层上形成上金属填角，其中该上金属填角的外缘与该下金属填角的外缘垂直对准，使得该上金属填角的该外缘与该晶圆的该外缘相离该第二间距；以及在该介电层及该上金属填角上形成覆盖层，其中该覆盖层的外缘与该介电层的该外缘垂直对准，使得该覆盖层的该外缘与该晶圆的该外缘相隔该第三间距。
根据一具体实施例，揭示另一方法。本方法可包括：在晶圆上形成产品区域，其中该产品区域包含直接位在该晶圆上的可渗透层、位在该可渗透层上的非可渗透的介电层的内部分、以及位在该介电层的该内部分上的覆盖层的内部分；在该晶圆上形成相邻于并接触该产品区域的外缘的填角区域，其中该填角区域包含直接位在该晶圆上的下金属填角、位在该下金属填角上的该介电层的中间部分、位在该介电层的该中间部分上的上金属填角、以及位在该上金属填角上的该覆盖层的中间部分，其中该上金属填角与该下金属填角垂直对准；以及在该晶圆上形成相邻于并接触该填角区域的外缘的介电延展区，其中该介电延展区包含直接位在该晶圆上的该介电层的外部分、及位在该介电层上的该覆盖层的外部分，而且其中该介电延展区具有与该晶圆的外缘相离一间距的外缘。
根据一具体实施例，揭示一种结构。该结构可包括：位在晶圆的产品区域上的可渗透层，其中该可渗透层的外缘与该晶圆的外缘相隔第一间距；位在该晶圆上的横向相邻于该可渗透层并与其接触的下金属填角，其中该下金属填角的外缘与该晶圆的该外缘相隔第二间距，其中该第二间距小于该第一间距；位在该可渗透层上、该下金属填角上、以及相邻于该下金属填角的晶圆的外区域上的非可渗透的介电层，其中该介电层的外缘与该晶圆的该外缘相隔第三间距，而且其中该第三间距小于该第二间距；位在该介电层上的上金属填角，其中该上金属填角的外缘与该下金属填角的外缘垂直对准，使得该上金属填角的该外缘与该晶圆的该外缘相离该第二间距；以及位在该介电层及该上金属填角上的覆盖层，其中该覆盖层具有与该介电层的该外缘垂直对准的外缘，使得该覆盖层的该外缘与该晶圆的该外缘相离该第三间距。
附图说明
以下详细说明是以实施例的方式描述，而且用意不在于仅将本发明局限于此，搭配附图将会最容易领会以下的详细说明，附图中可能未显示所有结构。
图1A至图1B根据本发明的一具体实施例，分别为晶圆的截面图及俯视图。
图2A至图2B根据本发明的一具体实施例，分别为形成可渗透层的截面图及俯视图。
图3A至图3B根据本发明的一具体实施例，分别为形成下金属层的截面图及俯视图。
图4A至图4B根据本发明的一具体实施例，分别为形成下金属填角的截面图及俯视图。
图5A至图5B根据本发明的一具体实施例，分别为形成介电层的截面图及俯视图。
图6A至图6B根据本发明的一具体实施例，分别为移除介电层的一部分的截面图及俯视图。
图7A至图7B根据本发明的一具体实施例，分别为形成上金属层的截面图及俯视图。
图8A至图8B根据本发明的一具体实施例，分别为形成上金属填角的截面图及俯视图。
图9A至图9B根据本发明的一具体实施例，分别为形成覆盖层的截面图及俯视图。
该些附图不一定有按照比例。该些附图仅为示意图，用意不在于描述本发明的特定参数。该些附图用意仅在于绘示本发明的典型具体实施例。在附图中，相似的符号代表相似的元件。
具体实施方式
本文中揭示的是要求保护的结构及方法的详细具体实施例：然而，可了解的是，要求保护的结构及方法可用各种形式来体现，揭示的具体实施例仅具有说明性质。然而，本发明可用许多不同形式来体现，而且不应视为局限于本文中所提的例示性具体实施例。反而，提供这些例示性具体实施例是要本揭露透彻且完整，并且传达本发明的范畴予本领域技术人员。
就下文的说明目的而论，“上”、“下”、“右”、“左”、“垂直”、“水平”、“顶端”、“底端”等用语、及其衍生词应与所揭示的结构及方法有关，方位如图所示。将了解的是，诸如层件或区域等元件若称为是在另一元件“上”、“上方”、“下方”、“下面”、或“底下”，则可出现在另一元件上或下面，或者亦可出现中介元件。相比之下，元件若是称为“直接位在另一元件上”、“直接位在另一元件上方”、“直接位在另一元件下方”、“直接位在另一元件下面”、或“直接接触另一元件”，则可以没有出现中介元件。再者，本文中使用的术语目的只在于说明特定具体实施例，用意不在于作为本发明的限制。如本文所使用，单数形式的“一”及“该”用意在于将复数形式也包括在内，除非内容另有清楚指出。
为了在下文中说明，“外”、“最外”等词及其衍生词应与元件的侧边、部分、或区域有关，该元件例如为最接近晶圆外缘的层件。“内”、“最内”等词及其衍生词应与元件的侧边、部分、或区域有关，该元件例如为最接近晶圆中心的层件。换句话说，“内”、“最内”等词及其衍生词应与元件的侧边、部分、或区域有关，该元件离晶圆的边缘比离元件的侧边、部分、或区域还远，后者是描述为“外”、“最外”及其衍生词。“装置层”或“装置区域”可包括晶圆本身或形成于晶圆上的层级，其可包括形成于其内的接线层。
为了不混淆本发明的具体实施例的介绍，在以下的详细说明中，本领域已知的一些处理步骤或操作可为了介绍且为了描述起见而结合在一起，并且在一些实例中未予以详加说明。在其它实例中，本领域已知的一些处理步骤或操作可能根本未加以说明。应了解的是，以下说明反而聚焦于本发明各项具体实施例独特的特征或元件。
本发明基本上是关于半导体，并且更尤指围绕全晶圆整个周围形成防湿层边封的结构及方法，藉以合围含有功能性装置的晶圆的内区域。常用的密封技术可保护在晶圆上形成的个别芯片免受湿气影响。在典型的晶圆制造过程中，各芯片是用遮罩个别进行图形化，该遮罩是以一个芯片接着一个芯片的方式在整个晶圆上步进。因此，图形可包括用于在各单独芯片周围建立周界的特征。一旦晶圆分切(切割)成个别芯片，各芯片的周界便可当作防湿层使用。
然而，密封由互连的个别芯片所组成的大型晶圆，挑战性比密封小型芯片还高。常用的芯片密封方法在密封全晶圆时可能没有效果，因为用于产生障壁的遮罩是处于芯片级而不是晶圆级。再者，在常用的制造程序中，部分芯片是在晶圆的边缘处印刷，其曝露边缘因而没有密封。本发明的具体实施例提供形成边封的结构及方法，相比于常用的芯片密封技术，可用更有效的方式保护全晶圆免受湿气影响。下文参考图1A至图9B详述形成全晶圆边封以防湿气侵入的方法、以及所产生的结构。
请参阅图1A至图1B，所示为绘示晶圆102的截面图及俯视图。晶圆102可由本领域已知的任何半导体材料所组成，举例而言，包括硅、锗、硅锗合金、碳化硅、碳化硅锗合金、以及化合物(例如：III-V族及II-VI族)半导体材料。化合物半导体材料的非限制性实施例包括砷化镓、砷化铟、及磷化铟。晶圆102可包括一或多层，举例如主体基材层、埋置型绝缘体层、及上半导体层。埋置型绝缘体层可包含介电材料，举例来说，但非限制，二氧化硅。晶圆102可包括形成于其上的一或多个电气装置，举例而言，例如电容器、开关、电感器、电阻器、电池、二极体、电晶体、换能器、光感测器、光电伏打电池、闸流器、或电气装置的任何组合。晶圆102可包括晶圆缺口104。晶圆缺口104(未按比例)可在制造期间用于指示晶圆102的结晶面、或在制造程序期间用于晶圆的定向。晶圆102可包括多个个别芯片106，该多个个别芯片可为全芯片或部分芯片。全芯片可位在产品区域107里，该产品区域是位于晶圆102的内区域108里。部分芯片可位于晶圆102的外区域110及内区域108里。内区域108可含有产品区域107中的完整芯片、以及一或多个相邻于产品区域107外侧边的部分芯片。外区域110亦可包含一或多个部分芯片。部分芯片是由含有完整芯片的产品区域107及晶圆102的外缘所约束。应注意的是，这些具体实施例中说明的虽然是晶圆102，举例如矩形玻璃基材等其它材料及形状所组成的晶圆也可加以使用。
请参阅图2A至图2B，所示为分别绘示在晶圆102上形成可渗透层204的截面图及俯视图。可渗透层204初始可在晶圆102上方形成，可直接位在晶圆102上或具有一或多个中介层。举例而言，可渗透层204虽然未在图2A至图2B中显示，仍可在含有一或多个接触部、一或多个绝缘层的接触层上形成。可渗透层204可由若干层件所组成，其中至少有一个层件容易遭逢湿气吸收。常见的可渗透层包括掺碳介电层，尤其是介电常数小于3.2的介电层及/或多孔介电层，例如(但非限制)含SiCO介电膜。
可渗透层204在沉积后，可从晶圆的外缘移除而与晶圆102的外缘相离间距D220以形成晶圆的两个区域；即外区域110及内区域108。间距D220的范围可自大约1.6mm至大约3mm及介于两者之间的范围，举例而言，包括(但非限制)1.8mm至2.0mm、2.0mm至2.5mm、2.5至3.0mm等。在一较佳具体实施例中，间距D220可以是大约2.4mm。应注意的是，间距D220相比于常用的芯片制造技术可更大。晶圆102的内区域108典型为扩到最大以增加全芯片的产生数目。这可导致常用的可渗透层与晶圆的外缘之间有更小的间距(例如：1.5mm)。如前述，可渗透层204可在晶圆102的整个表面上方沉积。可渗透层204可通过亦称作边珠(edge bead)移除的微影切边(litho-edge cut)，从外区域110移除；因而属于全晶圆程序，而不是芯片-遮罩级程序。
请参阅图3A至图3B，所示为分别绘示在可渗透层204及晶圆102上形成下金属层304的截面图及俯视图。下金属层304可通过本领域已知的任何金属沉积方法来形成，举例如：电镀、电泳沈积、低电位沉积、无电式镀覆、化学气相沉积、物理气相沉积、原子层沉积或其组合。下金属层304可由相对于可渗透层204不透湿气的金属或金属的组合所组成。在一较佳具体实施例中，下金属层304可以是组成的铜。尽管图中未显示，本领域技术人员仍将了解内区域108上形成的可渗透层204有部分可经蚀刻以形成线路及/或贯孔开口。在此类具体实施例中，开口(图未示)可用下金属层304过量装填。在外区域110中，下金属层304可包覆可渗透层204的外侧边，并且可与晶圆102的上表面接触。在常用的芯片制造过程中，在晶圆上形成下介电层前都可能无法形成金属层，因此，金属层可能未与晶圆102接触，下金属层304与晶圆102之间可有中介的非可渗透层。
现请参阅图4A至图4B，所示为分别绘示移除下金属层304(图3B)的一部分402的截面图及俯视图，其用以曝露可渗透层204的上表面，并用以形成下金属填角(metal fillet)404。在一具体实施例中，部分402可使用常用的平坦化程序来移除，举例如化学机械平坦化(CMP)。下金属填角404可具有横向相邻于可渗透层204的外缘并与其接触的内侧边。下金属填角404的外缘可与晶圆102的外缘相离间距D420，该间距的范围是自大约1.5mm至大约2.5mm。在一较佳具体实施例中，间距D420的范围可自大约1.8mm至大约2.2mm、及介于两者之间的范围，例如(但非限制)1.8mm至2.0mm、2.0mm至2.1mm等。
应注意的是，通过拉大间距D220(图2A)，一堆金属(即下金属填角404)可积累于晶圆102上内区域108的外侧，并且积累于与可渗透介电层204同层级处。再者，拉大间距D220可让下金属填角404处于晶圆缺口104内侧(若有的话)而不会与晶圆缺口104交会。虽然图2A至图4B所示仅形成一个可渗透层204及一个下金属填角404，但超过一个可渗透层204及超过一个下金属填角404上下交互形成的具体实施例也有列入考量。
现请参阅图5A至图5B，所示为分别绘示在可渗透层204、下金属填角404、及外区域110的一部分上方形成介电层506的截面图及俯视图。介电层506可使用本领域已知的任何合适的沉积方法来形成，例如原子层沉积(ALD)、化学气相沉积(CVD)、电浆增强型化学气相沉积(PECVD)、旋涂技术、分子束沉积(MBD)、脉冲雷射沉积(PLD)、液态源雾化化学沉积(LSMCD)、或溅镀。介电层506可由实质不透湿气的介电材料所组成，举例如(掺杂型)氧化硅、氮化硅、氮氧化硅、SiBCN、SiOCN或其组合。在一较佳具体实施例中，介电层506可由二氧化硅所组成。基本上，非可渗透的介电层会有大于或等于约3.5的介电常数。
在一具体实施例中，介电层506可具有通过边珠移除/微影切边程序所形成的外缘。介电层506从而可具有与晶圆102的外缘相离间距D520的外缘。间距D520的范围可自大约0.7mm至大约1.3mm及介于两者之间的范围，例如(但非限制)0.7mm至0.9mm、0.9mm至1.1mm、及1.1mm至1.3mm。在一较佳具体实施例中，间距D520可以是大约1mm。另外，介电层506的外缘可与下金属填角404的外缘相离间距D522。间距D522的范围可自大约0.2mm至大约1.5mm及介于两者之间的范围，例如(但非限制)包括0.2mm至0.5mm、0.5mm至0.7mm、0.7mm至1.5mm等。在一较佳具体实施例中，间距D522的范围可自大约0.6mm至大约1mm及介于两者之间的范围，例如(但非限制)包括0.6mm至0.8mm、0.7mm至0.9mm、0.8mm至1mm等。在一具体实施例中，介电层506的外缘可延展以交会晶圆缺口104(若有的话)。
线路、贯孔及开口虽然未示于图5A至图5B中，本领域技术人员仍应理解的是，可在内区域108里的部分介电层506中形成这些线路、贯孔及开口。在一具体实施例，线路、贯孔及开口可用双镶嵌程序来形成，其中贯孔是于产品区域107里的部分介电层506中开启印刷，而贯孔是于介电层506有部分芯片的部分中关闭印刷，例如外区域110里。贯孔若开启，如本领域技术人员将了解的是，会位在介电层506的下部分中，并且会落在下面的下金属填角404或可渗透层204上。在一区域中关闭印刷属于异常，即使是在部分芯片区域上方关闭印刷也属于异常，因为许多程序与图形因子相依(例如，CMP及反应性离子蚀刻)，印刷在晶圆102全区上方因而通常保持一样。在本发明的具体实施例中，为关闭部分芯片上方的印刷，以避免外区域110里出现贯孔未装填或部分装填的可能性，贯孔未装填或部分装填可能在介电层506中产生破坏，并且提供透湿路径。单镶嵌具体实施例同样也列入考量。
现请参阅图6A至图6B，所示为分别绘示自介电层506移除一部分606的截面图及俯视图。在一具体实施例中，此部分606可用常用的蚀刻程序来移除，举例如RIE。另外，边珠移除程序可用于界定介电层506的侧壁608，此部分606是于此处移除。边珠移除程序可涉及在旋转晶圆的外缘通过细针分配溶剂以移除全晶圆的边缘附近的材料。应注意的是，在一较佳具体实施例中，侧壁608与下金属填角404的内侧边垂直对准(align)(即在内区域108的边缘上)，并且与晶圆102的外缘相离间距D220(图2A)。在一具体实施例中，形成侧壁608可让后续形成的上金属填角在下金属填角404上方垂直对准。
现请参阅图7A至图7B，所示为分别绘示在介电层506上形成上金属层706的截面图及俯视图。上金属层706可用本领域已知的任何金属沉积方法来形成，举例如搭配下金属层304所述的方法。上金属层706可由不透水的金属或金属组合所组成。在一较佳具体实施例中，上金属层706可以是组成的铜，并且可包括铜衬垫层(例如(但非限制)Ta/TaN、MnSiO)或覆盖层。应注意的是，下金属层304亦可包括衬垫层。在一具体实施例中，上金属层706可包覆介电层506的外缘，并且可延展以包覆晶圆102位在外区域110里的一部分。上金属层706的外侧边与晶圆的边缘的间距可通过其中一个金属层进行沉积程序期间使用的边缘环来测定。
现请参阅图8A至图8B，所示为分别绘示移除上金属层706(图7A)的一部分802以形成上金属填角804的截面图及俯视图。此部分802可经移除而使得介电层506在内区域108里的上表面得以曝露。此部分802可通过本领域已知的任何方法来移除，例如：蚀刻或常用的平坦化程序，举例如CMP。上金属填角804可具有与下金属填角404的外缘垂直对准的外缘。上金属填角804可具有位在晶圆缺口104的内侧边上的外缘。上金属填角804可具有与侧壁608接触并与下金属填角404的内缘垂直对准的内缘。上金属填角804的宽度范围可自大约0.2mm至大约1mm及介于两者之间旳范围，例如(但非限制)包括0.2mm至0.5mm、0.4mm至0.8mm、0.7mm至1mm等。
图5A至图8B中所示虽然仅形成一个介电层506及一个上金属填角804，但包括以上下交互方式形成超过一个介电层506与超过一个上金属填角804的具体实施例仍列入考量。
现请参阅图9A至图9B，所示为分别绘示在介电层506及上金属填角804上形成覆盖层910以形成边封906的截面图及俯视图。覆盖层910可包含介电材料，举例如氧化硅、氮化硅、氮氧化硅、SiBCN、SiOCN、或其组合。在一较佳具体实施例中，覆盖层910可包含二氧化硅。覆盖层910可使用本领域已知的任何合适的沉积方法来形成，例如ALD、CVD、PECVD、旋涂技术、MBD、PLD、LSMCD、或溅镀。在一具体实施例中，边珠移除程序可在覆盖层910上进行，使得覆盖层910的外缘与介电层506的外缘垂直对准。
边封906可保护内区域108里的接线免受湿气影响，并且可防止污染物从结构泄漏出来。边封906可由与晶圆102的边缘最接近的介电延展区902、及与内区域108最接近的填角区域904这两个横向相邻区域界定。介电延展区902可自晶圆102的装置层向上延展，并且可包括介电层506的外部分及覆盖层910的外部分。介电延展区902可按照水平形态位于边封906的填角区域904与离晶圆102的外缘间距D520(图5A)处之间。在晶圆102具有晶圆缺口104的具体实施例中，介电延展区902可延展交会晶圆缺口104，而填角区域904较佳的是未延展至晶圆缺口104。
介电延展区902的宽度W902的范围可自大约0.2mm至大约1.5mm及介于两者之间的范围，例如(但非限制)包括0.2mm至0.6mm、0.5mm至1.1mm、1mm至1.5mm等。在一较佳具体实施例中，宽度W902的范围可自大约0.6mm至大约1mm及介于两者之间的范围，例如(但非限制)包括0.6mm至0.8mm、0.7mm至0.9mm、0.8mm至1mm等。
填角区域904可自晶圆的装置层向上延展，并且可包括下金属填角404、介电层506的中间部分、上金属填角804、及覆盖层910的中间部分。填角区域904可按照水平形态通过内区域108在其内侧边上并通过介电延展区902在其外侧边上设立边界。填角区域904可在晶圆102上包括至少一个下金属填角404，其内侧边横向相邻于可渗透层204并与其接触。在一具体实施例中，填角区域904的最外侧边与晶圆102的外缘相离间距D420(图4A)。填角区域904的宽度W904的范围可自大约0.2mm至大约1mm及介于两者之间的范围，例如(但非限制)包括0.2mm至0.5mm、0.4mm至0.8mm、0.7mm至1mm等。在一较佳具体实施例中，宽度W904的范围可自大约0.5mm至大约0.7mm。
覆盖层910的沉积亦可完成内区域108的形成。完成的内区域108可自晶圆102在内区域108里的装置层向上延展，并且可包括可渗透层204、介电层506的内部分、及覆盖层910的内部分。
常用的芯片密封技术典型仅在个别的全芯片周围提供防湿层，与其相比较，本发明的具体实施例提供围绕全晶圆的周界形成边封的结构及方法，可更有效地保护全晶圆的整个产品区域免受湿气影响。边封可围绕晶圆的周界形成，并且可合围多个全芯片。在一具体实施例中，可渗透层可在整个产品区域(即全芯片)上方形成，并且可具有与晶圆的边缘相离实质间距的外缘，为填角区域及介电延展区提供空间。在一具体实施例中，介电延展区可延展到晶圆缺口内，而填角区域可与晶圆缺口相离一间距。填角区域及介电延展区可共同形成相邻于可渗透层的边封，产生高抗湿密封。通过产生具有延展终端尺寸的边缘图形及创新的图形规画，可围绕整个晶圆周缘产生坚固的密封。
本发明各项具体实施例的说明已基于说明目的而介绍，但用意不在于穷举说明或局限于揭示的具体实施例。许多修改及变动对本领域技术人员将会显而易见，但不会脱离所述具体实施例的范畴及精神。本文中使用的术语在选择上，是为了对市场现有技术最佳阐释具体实施例的原理、实务应用或技术改进，或使其它本领域技术人员能够理解本文中揭示的具体实施例。
Claims (20)
1.一种形成边封的方法，该边封合围晶圆的产品区域并且是位于晶圆的周界，该方法包含：
在该晶圆的该产品区域上形成可渗透层，其中，该可渗透层的外缘与该晶圆的外缘相隔第一间距；
在该晶圆上形成横向相邻于该可渗透层并与其接触的下金属填角，其中，该下金属填角的外缘与该晶圆的该外缘相隔第二间距，其中，该第二间距小于该第一间距；
在该可渗透层上、该下金属填角上、以及横向相邻于该下金属填角的晶圆的外区域上形成非可渗透介电层，其中，该非可渗透介电层的外缘与该晶圆的该外缘相隔第三间距，而且其中，该第三间距小于该第二间距；
在该非可渗透介电层上形成上金属填角，其中，该上金属填角的外缘与该下金属填角的外缘垂直对准，使得该上金属填角的该外缘与该晶圆的该外缘相离该第二间距；以及
在该非可渗透介电层及该上金属填角上形成覆盖层，其中，该覆盖层的外缘与该非可渗透介电层的该外缘垂直对准，使得该覆盖层的该外缘与该晶圆的该外缘相隔该第三间距。
2.如权利要求1所述的方法，其中，该第一间距的范围是自1.6mm至3mm。
3.如权利要求1所述的方法，其中，该第二间距的范围是自1.5mm至2.5mm。
4.如权利要求1所述的方法，其中，该第三间距的范围是自0.7mm至1.3mm。
5.如权利要求1所述的方法，其中，该非可渗透介电层及该覆盖层包含二氧化硅。
6.如权利要求1所述的方法，其中，该下金属填角及该上金属填角包含铜。
7.一种形成边封的方法，该边封合围晶圆的产品区域并且位于该晶圆的周界，该方法包含：
在该晶圆上形产品区域，其中，该产品区域包含直接位在该晶圆上的可渗透层、位在该可渗透层上的非可渗透的介电层的内部分、以及位在该介电层的该内部分上的覆盖层的内部分；
在该晶圆上形成相邻于并接触该产品区域的外缘的填角区域，其中，该填角区域包含直接位在该晶圆上的下金属填角、位在该下金属填角上的该介电层的中间部分、位在该介电层的该中间部分上的上金属填角、以及位在该上金属填角上的该覆盖层的中间部分，其中，该上金属填角与该下金属填角垂直对准；以及
在该晶圆上形成相邻于并接触该填角区域的外缘的介电延展区，其中，该介电延展区包含直接位在该晶圆上的该介电层的外部分、及位在该介电层上的该覆盖层的外部分，而且其中，该介电延展区具有与该晶圆的外缘相离一间距的外缘。
8.如权利要求7所述的方法，其中，该产品区域的外缘以范围自1.6mm至3mm的间距与该晶圆的该外缘隔开。
9.如权利要求7所述的方法，其中，该填角区域的外缘以范围自1.5mm至2.5mm的间距与该晶圆的该外缘隔开。
10.如权利要求7所述的方法，其中，该介电延展区的外缘以范围自0.7mm至1.3mm的间距与该晶圆的该外缘隔开。
11.如权利要求7所述的方法，其中，该介电层包含氧化硅。
12.如权利要求7所述的方法，其中，该下金属填角及该上金属填角包含铜。
13.如权利要求7所述的方法，其中，该覆盖层包含氧化硅。
14.一种合围产品区域并位于晶圆的周界的边封结构，该边封结构包含：
位在该晶圆的产品区域上的可渗透层，其中，该可渗透层的外缘与该晶圆的外缘相隔第一间距；
位在该晶圆上的横向相邻于该可渗透层并与其接触的下金属填角，其中，下金属填角的外缘与该晶圆的该外缘相隔第二间距，其中，该第二间距小于该第一间距；
位在该可渗透层上、该下金属填角上、以及相邻于该下金属填角的晶圆的外区域上的非可渗透的介电层，其中，该介电层的外缘与该晶圆的该外缘相隔第三间距，而且其中，该第三间距小于该第二间距；
位在该介电层上的上金属填角，其中，该上金属填角的外缘与该下金属填角的外缘垂直对准，使得该上金属填角的该外缘与该晶圆的该外缘相离该第二间距；以及
位在该介电层及该上金属填角上的覆盖层，其中，该覆盖层具有与该介电层的该外缘垂直对准的外缘，使得该覆盖层的该外缘与该晶圆的该外缘相离该第三间距。
15.如权利要求14所述的结构，其中，该第一间距的范围是自1.6mm至3mm。
16.如权利要求14所述的结构，其中，该第二间距的范围是自1.5mm至2.5mm。
17.如权利要求14所述的结构，其中，该第三间距的范围是自0.7mm至1.3mm。
18.如权利要求14所述的结构，其中，该介电层包含氧化硅。
19.如权利要求14所述的结构，其中，该下金属填角及该上金属填角包含铜。
20.如权利要求14所述的结构，其中，该覆盖层包含氧化硅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/686,904 US9589895B2 (en) | 2015-04-15 | 2015-04-15 | Whole wafer edge seal |
| US14/686,904 | 2015-04-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106057686A CN106057686A (zh) | 2016-10-26 |
| CN106057686B true CN106057686B (zh) | 2018-11-16 |
Family
ID=57129896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610051978.XA Expired - Fee Related CN106057686B (zh) | 2015-04-15 | 2016-01-26 | 全晶圆边封 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9589895B2 (zh) |
| CN (1) | CN106057686B (zh) |
| TW (1) | TWI571987B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150371956A1 (en) * | 2014-06-19 | 2015-12-24 | Globalfoundries Inc. | Crackstops for bulk semiconductor wafers |
| US11335657B2 (en) | 2020-09-16 | 2022-05-17 | International Business Machines Corporation | Wafer scale supercomputer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593925A (en) * | 1993-07-24 | 1997-01-14 | Yamaha Corporation | Semiconductor device capable of preventing humidity invasion |
| EP0856887A1 (en) * | 1997-01-31 | 1998-08-05 | STMicroelectronics S.r.l. | Process for forming a morphological edge structure to seal integrated electronic devices, and corresponding device |
| CN101641776A (zh) * | 2007-03-30 | 2010-02-03 | 富士通微电子株式会社 | 半导体器件 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5723385A (en) | 1996-12-16 | 1998-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd | Wafer edge seal ring structure |
| US6365958B1 (en) | 1998-02-06 | 2002-04-02 | Texas Instruments Incorporated | Sacrificial structures for arresting insulator cracks in semiconductor devices |
| US6261945B1 (en) | 2000-02-10 | 2001-07-17 | International Business Machines Corporation | Crackstop and oxygen barrier for low-K dielectric integrated circuits |
| US7649674B2 (en) * | 2002-06-10 | 2010-01-19 | E Ink Corporation | Electro-optic display with edge seal |
| US7098676B2 (en) | 2003-01-08 | 2006-08-29 | International Business Machines Corporation | Multi-functional structure for enhanced chip manufacturibility and reliability for low k dielectrics semiconductors and a crackstop integrity screen and monitor |
| TW200527485A (en) * | 2004-01-30 | 2005-08-16 | Semiconductor Leading Edge Tec | Multilayered wiring structure, method of forming buried wiring, semiconductor device, method of manufacturing semiconductor device, semiconductor mounted device, and method of manufacturing semiconductor mounted device |
| US7741715B2 (en) | 2005-03-14 | 2010-06-22 | Infineon Technologies Ag | Crack stop and moisture barrier |
| US7615469B2 (en) * | 2007-05-25 | 2009-11-10 | Semiconductor Components Industries, L.L.C. | Edge seal for a semiconductor device and method therefor |
| US7910484B2 (en) * | 2008-01-11 | 2011-03-22 | International Business Machines Corporation | Method for preventing backside defects in dielectric layers formed on semiconductor substrates |
| US8048761B2 (en) | 2009-02-17 | 2011-11-01 | Globalfoundries Singapore Pte. Ltd. | Fabricating method for crack stop structure enhancement of integrated circuit seal ring |
| US8357996B2 (en) | 2009-11-17 | 2013-01-22 | Cree, Inc. | Devices with crack stops |
| US8859390B2 (en) | 2010-02-05 | 2014-10-14 | International Business Machines Corporation | Structure and method for making crack stop for 3D integrated circuits |
| TW201222759A (en) | 2010-11-25 | 2012-06-01 | Ind Tech Res Inst | Semiconductor structure and process thereof |
| US9312511B2 (en) * | 2012-03-16 | 2016-04-12 | Universal Display Corporation | Edge barrier film for electronic devices |
| SG11201508014WA (en) * | 2013-05-02 | 2015-10-29 | Tera Barrier Films Pte Ltd | Encapsulation barrier stack comprising dendrimer encapsulated nanop articles |
-
2015
- 2015-04-15 US US14/686,904 patent/US9589895B2/en not_active Expired - Fee Related
- 2015-12-08 TW TW104141076A patent/TWI571987B/zh not_active IP Right Cessation
-
2016
- 2016-01-26 CN CN201610051978.XA patent/CN106057686B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593925A (en) * | 1993-07-24 | 1997-01-14 | Yamaha Corporation | Semiconductor device capable of preventing humidity invasion |
| EP0856887A1 (en) * | 1997-01-31 | 1998-08-05 | STMicroelectronics S.r.l. | Process for forming a morphological edge structure to seal integrated electronic devices, and corresponding device |
| CN101641776A (zh) * | 2007-03-30 | 2010-02-03 | 富士通微电子株式会社 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160307848A1 (en) | 2016-10-20 |
| CN106057686A (zh) | 2016-10-26 |
| TW201637150A (zh) | 2016-10-16 |
| US9589895B2 (en) | 2017-03-07 |
| TWI571987B (zh) | 2017-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104658893B (zh) | 具有减小的间距和线间隔的集成电路及其形成方法 | |
| US5807786A (en) | Method of making a barrier layer to protect programmable antifuse structure from damage during fabrication sequence | |
| CN104517966B (zh) | 单层多晶硅非易失性存储器单元 | |
| JP2006108664A (ja) | 段差被覆性を向上させた半導体ウェハー及びその製造方法 | |
| US10361155B2 (en) | Electrical fuse and/or resistor structures | |
| US11088323B2 (en) | Top electrode last scheme for memory cell to prevent metal redeposit | |
| CN109585305A (zh) | 一种形成半导体器件的方法 | |
| CN108269782A (zh) | 高电容值金属隔离金属电容 | |
| CN106057686B (zh) | 全晶圆边封 | |
| CN102842597A (zh) | 半导体芯片和半导体器件 | |
| US20070290347A1 (en) | Semiconductive device having resist poison aluminum oxide barrier and method of manufacture | |
| US20090184391A1 (en) | Semiconductor devices having fuses and methods of forming the same | |
| US20070026685A1 (en) | Mask structure, method of forming the mask structure, method of forming a pattern using the mask structure and method of forming contacts in a semiconductor device using the mask structure | |
| US6656778B1 (en) | Passivation structure for flash memory and method for fabricating same | |
| US7439161B2 (en) | Semiconductor device and method for manufacturing the same | |
| US10707174B2 (en) | Semiconductor device having lithography marks and resin portions in a cutting region | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| TW202010124A (zh) | 半導體裝置及其製造方法 | |
| JP4672439B2 (ja) | 半導体装置の製造方法 | |
| JP2011091426A (ja) | 半導体装置の製造方法 | |
| JP2012256671A (ja) | 半導体装置およびその製造方法 | |
| KR100528123B1 (ko) | 반도체 소자의 제조 방법 | |
| US7743482B2 (en) | Fabricating method of a semiconductor device | |
| JP2008294070A (ja) | マスクｒｏｍ及びその製造方法 | |
| KR20010097504A (ko) | 반도체 장치의 퓨즈 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210303 Address after: California, USA Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd. Address before: Greater Cayman Islands, British Cayman Islands Patentee before: GLOBALFOUNDRIES Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181116 Termination date: 20220126 |