TWI571987B - 全晶圓邊緣密封 - Google Patents
全晶圓邊緣密封 Download PDFInfo
- Publication number
- TWI571987B TWI571987B TW104141076A TW104141076A TWI571987B TW I571987 B TWI571987 B TW I571987B TW 104141076 A TW104141076 A TW 104141076A TW 104141076 A TW104141076 A TW 104141076A TW I571987 B TWI571987 B TW I571987B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- outer edge
- layer
- pitch
- fillet
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims description 118
- 239000002184 metal Substances 0.000 claims description 118
- 238000000034 method Methods 0.000 claims description 52
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 4
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 4
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims 2
- 239000013078 crystal Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 112
- 238000007789 sealing Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000011324 bead Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000004549 pulsed laser deposition Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000000889 atomisation Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000001652 electrophoretic deposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明基本上是關於半導體，並且更尤指圍繞全晶圓整個周圍建立防濕層邊緣密封的結構及方法。
微電子積體電路可使用絕緣膜層中形成的銅互連“線”將裝置連接在一起。接線層可使用可能透水蒸汽的絕緣膜。水蒸汽會使可滲透絕緣體層的效能退化，並且可能侵蝕可滲透絕緣體層內嵌埋的金屬結構。由於微電子裝置是在芯片級圖形化，防濕層在製造期間典型是在各單獨芯片的下層周圍形成。
常用的芯片密封方法雖然可用來保護個別芯片，但是，當全晶圓本身視為一個由產品區域中多個個別芯片所組成的大型互連電路時，則無法提供足夠的保護。目的若是要產生多個單獨芯片按照設計刻意互連的全晶圓，常用的芯片密封方法便不足以保護晶圓免受濕氣影響，因為在全晶圓上，每一層都是在沒有足夠防濕層的情況下伸抵晶圓的邊緣。因此，提供全晶圓邊緣密封(edge seal)是有必要的。
根據一具體實施例，揭示一種方法。本方法可包括：在晶圓的產品區域上形成可滲透層，其中該可滲透層的外緣與該晶圓的外緣相隔第一間距；在該晶圓上形成橫向相鄰於該可滲透層並與其接觸的下金屬填角，其中該下金屬填角的外緣與該晶圓的該外緣相隔第二間距，其中該第二間距小於該第一間距；在該可滲透層上、在該下金屬填角上、以及在相鄰於該下金屬填角的該晶圓的外緣上形成非可滲透的介電層，其中介電層的外緣與該晶圓的該外緣相隔第三間距，而且其中該第三間距小於該第二間距；在該介電層上形成上金屬填角，其中該上金屬填角的外緣與該下金屬填角的外緣垂直對準，使得該上金屬填角的該外緣與該晶圓的該外緣相離該第二間距；以及在該介電層及該上金屬填角上形成覆蓋層，其中該覆蓋層的外緣與該介電層的該外緣垂直對準，使得該覆蓋層的該外緣與該晶圓的該外緣相隔該第三間距。
根據一具體實施例，揭示另一方法。本方法可包括：在晶圓上形成產品區域，其中該產品區域包含直接位在該晶圓上的可滲透層、位在該可滲透層上的非可滲透的介電層的內部分、以及位在該介電層的該內部分上的覆蓋層的內部分；在該晶圓上形成相鄰於並接觸該產品區域的外緣的填角區域，其中該填角區域包含直接位在該晶圓上的下金屬填角、位在該下金屬填角上的該介電層的中間部分、位在該介電層的該中間部分上的上金屬填角、以及位在該上金屬填角上的該覆蓋層的中間部分，其中該
上金屬填角與該下金屬填角垂直對準；以及在該晶圓上形成相鄰於並接觸該填角區域的外緣的介電延展區，其中該介電延展區包含直接位在該晶圓上的該介電層的外部分、及位在該介電層上的該覆蓋層的外部分，而且其中該介電延展區具有與該晶圓的外緣相離一間距的外緣。
根據一具體實施例，揭示一種結構。該結構可包括：位在晶圓的產品區域上的可滲透層，其中該可滲透層的外緣與該晶圓的外緣相隔第一間距；位在該晶圓上且橫向相鄰於該可滲透層並與其接觸的下金屬填角，其中該下金屬填角的外緣與該晶圓的該外緣相隔第二間距，其中該第二間距小於該第一間距；位在該可滲透層上、該下金屬填角上、以及相鄰於該下金屬填角的該晶圓的外區域上的非可滲透的介電層，其中該介電層的外緣與該晶圓的該外緣相隔第三間距，而且其中該第三間距小於該第二間距；位在該介電層上的上金屬填角，其中該上金屬填角的外緣與該下金屬填角的外緣垂直對準，使得該上金屬填角的該外緣與該晶圓的該外緣相離該第二間距；以及位在該介電層及該上金屬填角上的覆蓋層，其中該覆蓋層具有與該介電層的該外緣垂直對準的外緣，使得該覆蓋層的該外緣與該晶圓的該外緣相離該第三間距。
102‧‧‧晶圓
104‧‧‧晶圓缺口
107‧‧‧產品區域
108‧‧‧內區域
110‧‧‧外區域
204‧‧‧可滲透層
304‧‧‧下金屬層
402‧‧‧部分
404‧‧‧下金屬填角
506‧‧‧下金屬填角
606‧‧‧部分
608‧‧‧側壁
706‧‧‧上金屬層
802‧‧‧部分
804‧‧‧上金屬填角
902‧‧‧介電延展區
904‧‧‧填角區域
906‧‧‧邊緣密封
910‧‧‧覆蓋層
D220、D420、D520、D522‧‧‧間距
W902、W904‧‧‧寬度
以下詳細說明是以實施例的方式描述，而且用意不在於僅將本發明侷限於此，搭配附圖將會最容易領會以下的詳細說明，附圖中可能未顯示所有結構。
第1A圖至第1B圖根據本發明的一具體實施例，分別為晶圓的截面圖及俯視圖。
第2A圖至第2B圖根據本發明的一具體實施例，分別為形成可滲透層的截面圖及俯視圖。
第3A圖至第3B圖根據本發明的一具體實施例，分別為形成下金屬層的截面圖及俯視圖。
第4A圖至第4B圖根據本發明的一具體實施例，分別為形成下金屬填角的截面圖及俯視圖。
第5A圖至第5B圖根據本發明的一具體實施例，分別為形成介電層的截面圖及俯視圖。
第6A圖至第6B圖根據本發明的一具體實施例，分別為移除介電層的一部分的截面圖及俯視圖。
第7A圖至第7B圖根據本發明的一具體實施例，分別為形成上金屬層的截面圖及俯視圖。
第8A圖至第8B圖根據本發明的一具體實施例，分別為形成上金屬填角的截面圖及俯視圖。
第9A圖至第9B圖根據本發明的一具體實施例，分別為形成覆蓋層的截面圖及俯視圖。
該些附圖不一定有按照比例。該些附圖僅為示意圖，用意不在於描述本發明的特定參數。該些附圖用意僅在於繪示本發明的典型具體實施例。在附圖中，相同的符號代表相似的元件。
本文中揭示的是要求保護的結構及方法的
詳細具體實施例：然而，可瞭解的是，要求保護的結構及方法可用各種形式來體現，揭示的具體實施例僅具有說明性質。然而，本發明可用許多不同形式來體現，而且不應視為侷限於本文中所提的例示性具體實施例。反而，提供這些例示性具體實施例是要本揭露透徹且完整，並且傳達本發明的範疇予本領域技術人員。
就下文的說明目的而論，“上”、“下”、“右”、“左”、“垂直”、“水平”、“頂端”、“底端”等用語、及其衍生詞應與所揭示的結構及方法有關，方位如圖所示。將瞭解的是，諸如層件或區域等元件若稱為是在另一元件“上”、“上方”、“下方”、“下面”、或“底下”，則可出現在另一元件上或下面，或者亦可出現中介元件。相比之下，元件若是稱為“直接位在另一元件上”、“直接位在另一元件上方”、“直接位在另一元件下方”、“直接位在另一元件下面”、或“直接接觸另一元件”，則可以沒有出現中介元件。再者，本文中使用的術語目的只在於說明特定具體實施例，用意不在於作為本發明的限制。如本文所使用，單數形式的“一”及“該”用意在於將複數形式也包括在內，除非內容另有清楚指出。
為了在下文中說明，“外”、“最外”等詞及其衍生詞應與元件的側邊、部分、或區域有關，該元件例如為最接近晶圓外緣的層件。“內”、“最內”等詞及其衍生詞應與元件的側邊、部分、或區域有關，該元件例如為最接近晶圓中心的層件。換句話說，“內”、“最
內”等詞及其衍生詞應與元件的側邊、部分、或區域有關，該元件離晶圓的邊緣比離元件的側邊、部分、或區域還遠，後者是描述為“外”、“最外”及其衍生詞。“裝置層”或“裝置區域”可包括晶圓本身或形成於晶圓上的層級，其可包括形成於其內的接線層。
為了不混淆本發明的具體實施例的介紹，在以下的詳細說明中，本領域已知的一些處理步驟或操作可為了介紹且為了描述起見而結合在一起，並且在一些實例中未予以詳加說明。在其它實例中，本領域已知的一些處理步驟或操作可能根本未加以說明。應瞭解的是，以下說明反而聚焦于本發明各項具體實施例獨特的特徵或元件。
本發明基本上是關於半導體，並且更尤指圍繞全晶圓整個周圍形成防濕層邊緣密封的結構及方法，藉以包圍含有功能性裝置的晶圓的內區域。常用的密封技術可保護在晶圓上形成的個別芯片免受濕氣影響。在典型的晶圓製造過程中，各芯片是用遮罩個別進行圖形化，該遮罩是以一個芯片接著一個芯片的方式在整個晶圓上步進。因此，圖形可包括用於在各單獨芯片周圍建立周界的特徵。一旦晶圓分切(切割)成個別芯片，各芯片的周界便可當作防濕層使用。
然而，密封由互連的個別芯片所組成的大型晶圓，挑戰性比密封小型芯片還高。常用的芯片密封方法在密封全晶圓時可能沒有效果，因為用於產生障壁的遮
罩是處於芯片級而不是晶圓級。再者，在常用的製造程序中，部分芯片是在晶圓的邊緣處印刷，其曝露邊緣因而沒有密封。本發明的具體實施例提供形成邊緣密封的結構及方法，相比於常用的芯片密封技術，可用更有效的方式保護全晶圓免受濕氣影響。下文參考第1A圖至第9B圖詳述形成全晶圓邊緣密封以防濕氣侵入的方法、以及所產生的結構。
請參閱第1A圖至第1B圖，所示為繪示晶圓102的截面圖及俯視圖。晶圓102可由本領域已知的任何半導體材料所組成，舉例而言，包括矽、鍺、矽鍺合金、碳化矽、碳化矽鍺合金、以及化合物(例如：III-V族及II-VI族)半導體材料。化合物半導體材料的非限制性實施例包括砷化鎵、砷化銦、及磷化銦。晶圓102可包括一或多層，舉例如主體基材層、埋置型絕緣體層、及上半導體層。埋置型絕緣體層可包含介電材料，舉例來說(但非限制)，二氧化矽。晶圓102可包括形成於其上的一或多個電氣裝置，舉例而言，例如電容器、開關、電感器、電阻器、電池、二極體、電晶體、換能器、光感測器、光電伏打電池、閘流器、或電氣裝置的任何組合。晶圓102可包括晶圓缺口104。晶圓缺口104(未按比例)可在製造期間用於指示晶圓102的結晶面、或在製造程序期間用於晶圓的定向。晶圓102可包括多個個別芯片106，該多個個別芯片可為全芯片或部分芯片。全芯片可位在產品區域107裡，該產品區域是位於晶圓102的內區域108裡。部分芯片可位於
晶圓102的外區域110及內區域108裡。內區域108可含有產品區域107中的完整芯片、以及一或多個相鄰於產品區域107外側邊的部分芯片。外區域110亦可包含一或多個部分芯片。部分芯片是由含有完整芯片的產品區域107及晶圓102的外緣所約束。應注意的是，這些具體實施例中說明的雖然是晶圓102，舉例如矩形玻璃基材等其它材料及形狀所組成的晶圓也可加以使用。
請參閱第2A圖至第2B圖，所示為分別繪示在晶圓102上形成可滲透層204的截面圖及俯視圖。可滲透層204初始可在晶圓102上方形成，可直接位在晶圓102上或具有一或多個中介層。舉例而言，可滲透層204雖然未在第2A圖至第2B圖中顯示，仍可在含有一或多個接觸部、一或多個絕緣層的接觸層上形成。可滲透層204可由若干層件所組成，其中至少有一個層件容易遭逢濕氣吸收。常見的可滲透層包括摻碳介電層，尤其是介電常數小於3.2的介電層及/或多孔介電層，例如(但非限制)含SiCO介電膜。
可滲透層204在沉積後，可從晶圓的外緣移除而與晶圓102的外緣相離間距D220以形成晶圓的兩個區域；即外區域110及內區域108。間距D220的範圍可自大約1.6mm至大約3mm及介於兩者之間的範圍，舉例而言，包括(但非限制)1.8mm至2.0mm、2.0mm至2.5mm、2.5至3.0mm等。在一較佳具體實施例中，間距D220可以是大約2.4mm。應注意的是，間距D220相比於常用的芯片
製造技術可更大。晶圓102的內區域108典型為擴到最大以增加全芯片的產生數目。這可導致常用的可滲透層與晶圓的外緣之間有更小的間距(例如：1.5mm)。如前述，可滲透層204可在晶圓102的整個表面上方沉積。可滲透層204可通過亦稱作邊珠(edge bead)移除的微影切邊(litho-edge cut)，從外區域110移除；因而屬於全晶圓程序，而不是芯片-遮罩級程序。
請參閱第3A圖至第3B圖，所示為分別繪示在可滲透層204及晶圓102上形成下金屬層304的截面圖及俯視圖。下金屬層304可通過本領域已知的任何金屬沉積方法來形成，舉例如：電鍍、電泳沈積、低電位沉積、無電式鍍覆、化學氣相沉積、物理氣相沉積、原子層沉積或其組合。下金屬層304可由相對於可滲透層204不透濕氣的金屬或金屬的組合所組成。在一較佳具體實施例中，下金屬層304可以是組成的銅。儘管圖中未顯示，本領域技術人員仍將瞭解內區域108上形成的可滲透層204有部分可經蝕刻以形成線路及/或貫孔開口。在此類具體實施例中，開口(圖未示)可用下金屬層304過量裝填。在外區域110中，下金屬層304可包覆可滲透層204的外側邊，並且可與晶圓102的上表面接觸。在常用的芯片製造過程中，在晶圓上形成下介電層前都可能無法形成金屬層，因此，金屬層可能未與晶圓102接觸，下金屬層304與晶圓102之間可有中介的非可滲透層。
現請參閱第4A圖至第4B圖，所示為分別
繪示移除下金屬層304(第3B圖)的一部分402的截面圖及俯視圖，其用以曝露可滲透層204的上表面，並用以形成下金屬填角(metal fillet)404。在一具體實施例中，部分402可使用常用的平坦化程序來移除，舉例如化學機械平坦化(CMP)。下金屬填角404可具有橫向相鄰於可滲透層204的外緣並與其接觸的內側邊。下金屬填角404的外緣可與晶圓102的外緣相離間距D420，該間距的範圍是自大約1.5mm至大約2.5mm。在一較佳具體實施例中，間距D420的範圍可自大約1.8mm至大約2.2mm、及介於兩者之間的範圍，例如(但非限制)1.8mm至2.0mm、2.0mm至2.1mm等。
應注意的是，通過拉大間距D220(第2A圖)，一堆金屬(即下金屬填角404)可積累於晶圓102上內區域108的外側，並且積累於與可滲透介電層204同層級處。再者，拉大間距D220可讓下金屬填角404處於晶圓缺口104內側(若有的話)而不會與晶圓缺口104交會。雖然第2A圖至第4B圖所示僅形成一個可滲透層204及一個下金屬填角404，但超過一個可滲透層204及超過一個下金屬填角404上下交互形成的具體實施例也有列入考量。
現請參閱第5A圖至第5B圖，所示為分別繪示在可滲透層204、下金屬填角404、及外區域110的一部分上方形成介電層506的截面圖及俯視圖。介電層506可使用本領域已知的任何合適的沉積方法來形成，例如原
子層沉積(ALD)、化學氣相沉積(CVD)、電漿增強型化學氣相沉積(PECVD)、旋塗技術、分子束沉積(MBD)、脈衝雷射沉積(PLD)、液態源霧化化學沉積(LSMCD)、或濺鍍。介電層506可由實質不透濕氣的介電材料所組成，舉例如(摻雜型)氧化矽、氮化矽、氮氧化矽、SiBCN、SiOCN或其組合。在一較佳具體實施例中，介電層506可由二氧化矽所組成。基本上，非可滲透的介電層會有大於或等於約3.5的介電常數。
在一具體實施例中，介電層506可具有通過邊珠移除/微影切邊程序所形成的外緣。介電層506從而可具有與晶圓102的外緣相離間距D520的外緣。間距D520的範圍可自大約0.7mm至大約1.3mm及介於兩者之間的範圍，例如(但非限制)0.7mm至0.9mm、0.9mm至1.1mm、及1.1mm至1.3mm。在一較佳具體實施例中，間距D520可以是大約1mm。另外，介電層506的外緣可與下金屬填角404的外緣相離間距D522。間距D522的範圍可自大約0.2mm至大約1.5mm及介於兩者之間的範圍，例如(但非限制)包括0.2mm至0.5mm、0.5mm至0.7mm、0.7mm至1.5mm等。在一較佳具體實施例中，間距D522的範圍可自大約0.6mm至大約1mm及介於兩者之間的範圍，例如(但非限制)包括0.6mm至0.8mm、0.7mm至0.9mm、0.8mm至1mm等。在一具體實施例中，介電層506的外緣可延展以交會晶圓缺口104(若有的話)。
線路、貫孔及開口雖然未示於第5A圖至第
5B圖中，本領域技術人員仍應理解的是，可在內區域108裡的部分介電層506中形成這些線路、貫孔及開口。在一具體實施例，線路、貫孔及開口可用雙鑲嵌程序來形成，其中貫孔是於產品區域107裡的部分介電層506中開啟印刷，而貫孔是於介電層506有部分芯片的部分中關閉印刷，例如外區域110裡。貫孔若開啟，如本領域技術人員將瞭解的是，會位在介電層506的下部分中，並且會落在下面的下金屬填角404或可滲透層204上。在一區域中關閉印刷屬□異常，即使是在部分芯片區域上方關閉印刷也屬□異常，因為許多程序與圖形因子相依(例如，CMP及反應性離子蝕刻)，印刷在晶圓102全區上方因而通常保持一樣。在本發明的具體實施例中，為關閉部分芯片上方的印刷，以避免外區域110裡出現貫孔未裝填或部分裝填的可能性，貫孔未裝填或部分裝填可能在介電層506中產生破壞，並且提供透濕路徑。單鑲嵌具體實施例同樣也列入考量。
現請參閱第6A圖至第6B圖，所示為分別繪示自介電層506移除一部分606的截面圖及俯視圖。在一具體實施例中，此部分606可用常用的蝕刻程序來移除，舉例如RIE。另外，邊珠移除程序可用於界定介電層506的側壁608，此部分606是於此處移除。邊珠移除程序可涉及在旋轉晶圓的外緣通過細針分配溶劑以移除全晶圓的邊緣附近的材料。應注意的是，在一較佳具體實施例中，側壁608與下金屬填角404的內側邊垂直對準(align)(即
在內區域108的邊緣上)，並且與晶圓102的外緣相離間距D220(第2A圖)。在一具體實施例中，形成側壁608可讓後續形成的上金屬填角在下金屬填角404上方垂直對準。
現請參閱第7A圖至第7B圖，所示為分別繪示在介電層506上形成上金屬層706的截面圖及俯視圖。上金屬層706可用本領域已知的任何金屬沉積方法來形成，舉例如搭配下金屬層304所述的方法。上金屬層706可由不透水的金屬或金屬組合所組成。在一較佳具體實施例中，上金屬層706可以是組成的銅，並且可包括銅襯墊層(例如(但非限制)Ta/TaN、MnSiO)或覆蓋層。應注意的是，下金屬層304亦可包括襯墊層。在一具體實施例中，上金屬層706可包覆介電層506的外緣，並且可延展以包覆晶圓102位在外區域110裡的一部分。上金屬層706的外側邊與晶圓的邊緣的間距可通過其中一個金屬層進行沉積程序期間使用的邊緣環來測定。
現請參閱第8A圖至第8B圖，所示為分別繪示移除上金屬層706(第7A圖)的一部分802以形成上金屬填角804的截面圖及俯視圖。此部分802可經移除而使得介電層506在內區域108裡的上表面得以曝露。此部分802可通過本領域已知的任何方法來移除，例如：蝕刻或常用的平坦化程序，舉例如CMP。上金屬填角804可具有與下金屬填角404的外緣垂直對準的外緣。上金屬填角804可具有位在晶圓缺口104的內側邊上的外緣。上金屬填角804可具有與側壁608接觸並與下金屬填角404的內
緣垂直對準的內緣。上金屬填角804的寬度範圍可自大約0.2mm至大約1mm及介於兩者之間旳範圍，例如(但非限制)包括0.2mm至0.5mm、0.4mm至0.8mm、0.7mm至1mm等。
第5A圖至第8B圖中所示雖然僅形成一個介電層506及一個上金屬填角804，但包括以上下交互方式形成超過一個介電層506與超過一個上金屬填角804的具體實施例仍列入考量。
現請參閱第9A圖至第9B圖，所示為分別繪示在介電層506及上金屬填角804上形成覆蓋層910以形成邊緣密封906的截面圖及俯視圖。覆蓋層910可包含介電材料，舉例如氧化矽、氮化矽、氮氧化矽、SiBCN、SiOCN、或其組合。在一較佳具體實施例中，覆蓋層910可包含二氧化矽。覆蓋層910可使用本領域已知的任何合適的沉積方法來形成，例如ALD、CVD、PECVD、旋塗技術、MBD、PLD、LSMCD、或濺鍍。在一具體實施例中，邊珠移除程序可在覆蓋層910上進行，使得覆蓋層910的外緣與介電層506的外緣垂直對準。
邊緣密封906可保護內區域108裡的接線免受濕氣影響，並且可防止污染物從結構洩漏出來。邊緣密封906可由與晶圓102的邊緣最接近的介電延展區902、及與內區域108最接近的填角區域904這兩個橫向相鄰區域界定。介電延展區902可自晶圓102的裝置層向上延展，並且可包括介電層506的外部分及覆蓋層910的外部分。
介電延展區902可按照水平形態位於邊緣密封906的填角區域904與離晶圓102的外緣間距D520(第5A圖)處之間。在晶圓102具有晶圓缺口104的具體實施例中，介電延展區902可延展交會晶圓缺口104，而填角區域904較佳的是未延展至晶圓缺口104。
介電延展區902的寬度W902的範圍可自大約0.2mm至大約1.5mm及介於兩者之間的範圍，例如(但非限制)包括0.2mm至0.6mm、0.5mm至1.1mm、1mm至1.5mm等。在一較佳具體實施例中，寬度W902的範圍可自大約0.6mm至大約1mm及介於兩者之間的範圍，例如(但非限制)包括0.6mm至0.8mm、0.7mm至0.9mm、0.8mm至1mm等。
填角區域904可自晶圓的裝置層向上延展，並且可包括下金屬填角404、介電層506的中間部分、上金屬填角804、及覆蓋層910的中間部分。填角區域904可按照水平形態通過內區域108在其內側邊上並通過介電延展區902在其外側邊上設立邊界。填角區域904可在晶圓102上包括至少一個下金屬填角404，其內側邊橫向相鄰於可滲透層204並與其接觸。在一具體實施例中，填角區域904的最外側邊與晶圓102的外緣相離間距D420(第4A圖)。填角區域904的寬度W904的範圍可自大約0.2mm至大約1mm及介於兩者之間的範圍，例如(但非限制)包括0.2mm至0.5mm、0.4mm至0.8mm、0.7mm至1mm等。在一較佳具體實施例中，寬度W904的範圍可自大約0.5
mm至大約0.7mm。
覆蓋層910的沉積亦可完成內區域108的形成。完成的內區域108可自晶圓102在內區域108裡的裝置層向上延展，並且可包括可滲透層204、介電層506的內部分、及覆蓋層910的內部分。
常用的芯片密封技術典型僅在個別的全芯片周圍提供防濕層，與其相比較，本發明的具體實施例提供圍繞全晶圓的周界形成邊緣密封的結構及方法，可更有效地保護全晶圓的整個產品區域免受濕氣影響。邊緣密封可圍繞晶圓的周界形成，並且可包圍多個全芯片。在一具體實施例中，可滲透層可在整個產品區域(即全芯片)上方形成，並且可具有與晶圓的邊緣相離實質間距的外緣，為填角區域及介電延展區提供空間。在一具體實施例中，介電延展區可延展到晶圓缺口內，而填角區域可與晶圓缺口相離一間距。填角區域及介電延展區可共同形成相鄰於可滲透層的邊緣密封，產生高抗濕密封。通過產生具有延展終端尺寸的邊緣圖形及創新的圖形規畫，可圍繞整個晶圓周緣產生堅固的密封。
本發明各項具體實施例的說明已基於說明目的而介紹，但用意不在於窮舉說明或局限於揭示的具體實施例。許多修改及變動對本領域技術人員將會顯而易見，但不會脫離所述具體實施例的範疇及精神。本文中使用的術語在選擇上，是為了對市場現有技術最佳闡釋具體實施例的原理、實務應用或技術改進，或使其它本領域技
術人員能夠理解本文中揭示的具體實施例。
102‧‧‧晶圓
108‧‧‧內區域
110‧‧‧外區域
204‧‧‧可滲透層
404‧‧‧下金屬填角
506‧‧‧下金屬填角
608‧‧‧側壁
804‧‧‧上金屬填角
902‧‧‧介電延展區
904‧‧‧填角區域
906‧‧‧邊緣密封
910‧‧‧覆蓋層
Claims (20)
- 一種形成邊緣密封的方法，該邊緣密封包圍晶圓的產品區域並且是位於晶圓的周界，該方法包含：在該晶圓的該產品區域上形成可滲透層，其中，該可滲透層的外緣與該晶圓的外緣相隔第一間距；在該晶圓上形成橫向相鄰於該可滲透層並與其接觸的下金屬填角，其中，該下金屬填角的外緣與該晶圓的該外緣相隔第二間距，其中，該第二間距小於該第一間距；在該可滲透層上、該下金屬填角上、以及橫向相鄰於該下金屬填角的該晶圓的外區域上形成非可滲透介電層，其中，該非可滲透介電層的外緣與該晶圓的該外緣相隔第三間距，而且其中，該第三間距小於該第二間距；在該非可滲透介電層上形成上金屬填角，其中，該上金屬填角的外緣與該下金屬填角的外緣垂直對準，使得該上金屬填角的該外緣與該晶圓的該外緣相離該第二間距；以及在該非可滲透介電層及該上金屬填角上形成覆蓋層，其中，該覆蓋層的外緣與該非可滲透介電層的該外緣垂直對準，使得該覆蓋層的該外緣與該晶圓的該外緣相隔該第三間距。
- 如申請專利範圍第1項所述的方法，其中，該第一間距的範圍是自大約1.6mm至大約3mm。
- 如申請專利範圍第1項所述的方法，其中，該第二間距的範圍是自大約1.5mm至大約2.5mm。
- 如申請專利範圍第1項所述的方法，其中，該第三間距的範圍是自大約0.7mm至大約1.3mm。
- 如申請專利範圍第1項所述的方法，其中，該非可滲透介電層及該覆蓋層包含二氧化矽。
- 如申請專利範圍第1項所述的方法，其中，該下金屬填角及該上金屬填角包含銅。
- 一種形成邊緣密封的方法，該邊緣密封包圍晶圓的產品區域並且位於該晶圓的周界，該方法包含：在該晶圓上形產品區域，其中，該產品區域包含直接位在該晶圓上的可滲透層、位在該可滲透層上的非可滲透的介電層的內部分、以及位在該介電層的該內部分上的覆蓋層的內部分；在該晶圓上形成相鄰於並接觸該產品區域的外緣的填角區域，其中，該填角區域包含直接位在該晶圓上的下金屬填角、位在該下金屬填角上的該介電層的中間部分、位在該介電層的該中間部分上的上金屬填角、以及位在該上金屬填角上的該覆蓋層的中間部分，其中，該上金屬填角與該下金屬填角垂直對準；以及在該晶圓上形成相鄰於並接觸該填角區域的外緣的介電延展區，其中，該介電延展區包含直接位在該晶圓上的該介電層的外部分、及位在該介電層上的該覆蓋層的外部分，而且其中，該介電延展區具有與該晶圓的 外緣相離一間距的外緣。
- 如申請專利範圍第7項所述的方法，其中，該產品區域的外緣以範圍自大約1.6mm至大約3mm的間距與該晶圓的該外緣隔開。
- 如申請專利範圍第7項所述的方法，其中，該填角區域的外緣以範圍自大約1.5mm至大約2.5mm的間距與該晶圓的該外緣隔開。
- 如申請專利範圍第7項所述的方法，其中，該介電延展區的外緣以範圍自大約0.7mm至大約1.3mm的間距與該晶圓的該外緣隔開。
- 如申請專利範圍第7項所述的方法，其中，該介電層包含氧化矽。
- 如申請專利範圍第7項所述的方法，其中，該下金屬填角及該上金屬填角包含銅。
- 如申請專利範圍第7項所述的方法，其中，該覆蓋層包含氧化矽。
- 一種包圍產品區域並位於晶圓的周界的邊緣密封結構，該邊緣密封結構包含：位在該晶圓的產品區域上的可滲透層，其中，該可滲透層的外緣與該晶圓的外緣相隔第一間距；位在該晶圓上且橫向相鄰於該可滲透層並與其接觸的下金屬填角，其中，該下金屬填角的外緣與該晶圓的該外緣相隔第二間距，其中，該第二間距小於該第一間距； 位在該可滲透層上、該下金屬填角上、以及相鄰於該下金屬填角的該晶圓的外區域上的非可滲透的介電層，其中，該介電層的外緣與該晶圓的該外緣相隔第三間距，而且其中，該第三間距小於該第二間距；位在該介電層上的上金屬填角，其中，該上金屬填角的外緣與該下金屬填角的外緣垂直對準，使得該上金屬填角的該外緣與該晶圓的該外緣相離該第二間距；以及位在該介電層及該上金屬填角上的覆蓋層，其中，該覆蓋層具有與該介電層的該外緣垂直對準的外緣，使得該覆蓋層的該外緣與該晶圓的該外緣相離該第三間距。
- 如申請專利範圍第14項所述的結構，其中，該第一間距的範圍是自大約1.6mm至大約3mm。
- 如申請專利範圍第14項所述的結構，其中，該第二間距的範圍是自大約1.5mm至大約2.5mm。
- 如申請專利範圍第14項所述的結構，其中，該第三間距的範圍是自大約0.7mm至大約1.3mm。
- 如申請專利範圍第14項所述的結構，其中，該介電層包含氧化矽。
- 如申請專利範圍第14項所述的結構，其中，該下金屬填角及該上金屬填角包含銅。
- 如申請專利範圍第14項所述的結構，其中，該覆蓋層包含氧化矽。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/686,904 US9589895B2 (en) | 2015-04-15 | 2015-04-15 | Whole wafer edge seal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201637150A TW201637150A (zh) | 2016-10-16 |
| TWI571987B true TWI571987B (zh) | 2017-02-21 |
Family
ID=57129896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104141076A TWI571987B (zh) | 2015-04-15 | 2015-12-08 | 全晶圓邊緣密封 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9589895B2 (zh) |
| CN (1) | CN106057686B (zh) |
| TW (1) | TWI571987B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150371956A1 (en) * | 2014-06-19 | 2015-12-24 | Globalfoundries Inc. | Crackstops for bulk semiconductor wafers |
| US11335657B2 (en) | 2020-09-16 | 2022-05-17 | International Business Machines Corporation | Wafer scale supercomputer |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070152956A1 (en) * | 2002-06-10 | 2007-07-05 | E Ink Corporation | Electro-optic display with edge seal |
| US20090181544A1 (en) * | 2008-01-11 | 2009-07-16 | Dziobkowski Chester T | Method for preventing backside defects in dielectric layers formed on semiconductor substrates |
| US20090269912A1 (en) * | 2007-05-25 | 2009-10-29 | Grivna Gordon M | Edge seal for a semiconductor device and method therefor |
| TW201347260A (zh) * | 2012-03-16 | 2013-11-16 | Universal Display Corp | 電子裝置的邊緣阻隔薄膜 |
| TW201503447A (zh) * | 2013-05-02 | 2015-01-16 | Tera Barrier Films Pte Ltd | 封裝障壁堆疊 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2894165B2 (ja) * | 1993-07-24 | 1999-05-24 | ヤマハ株式会社 | 半導体装置 |
| US5723385A (en) | 1996-12-16 | 1998-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd | Wafer edge seal ring structure |
| EP0856887B1 (en) * | 1997-01-31 | 2004-04-28 | SGS-THOMSON MICROELECTRONICS S.r.l. | Process for forming a morphological edge structure to seal integrated electronic devices, and corresponding device |
| US6365958B1 (en) | 1998-02-06 | 2002-04-02 | Texas Instruments Incorporated | Sacrificial structures for arresting insulator cracks in semiconductor devices |
| US6261945B1 (en) | 2000-02-10 | 2001-07-17 | International Business Machines Corporation | Crackstop and oxygen barrier for low-K dielectric integrated circuits |
| US7098676B2 (en) | 2003-01-08 | 2006-08-29 | International Business Machines Corporation | Multi-functional structure for enhanced chip manufacturibility and reliability for low k dielectrics semiconductors and a crackstop integrity screen and monitor |
| TW200527485A (en) * | 2004-01-30 | 2005-08-16 | Semiconductor Leading Edge Tec | Multilayered wiring structure, method of forming buried wiring, semiconductor device, method of manufacturing semiconductor device, semiconductor mounted device, and method of manufacturing semiconductor mounted device |
| US7741715B2 (en) | 2005-03-14 | 2010-06-22 | Infineon Technologies Ag | Crack stop and moisture barrier |
| JP5365514B2 (ja) * | 2007-03-30 | 2013-12-11 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| US8048761B2 (en) | 2009-02-17 | 2011-11-01 | Globalfoundries Singapore Pte. Ltd. | Fabricating method for crack stop structure enhancement of integrated circuit seal ring |
| US8357996B2 (en) | 2009-11-17 | 2013-01-22 | Cree, Inc. | Devices with crack stops |
| US8859390B2 (en) | 2010-02-05 | 2014-10-14 | International Business Machines Corporation | Structure and method for making crack stop for 3D integrated circuits |
| TW201222759A (en) | 2010-11-25 | 2012-06-01 | Ind Tech Res Inst | Semiconductor structure and process thereof |
-
2015
- 2015-04-15 US US14/686,904 patent/US9589895B2/en not_active Expired - Fee Related
- 2015-12-08 TW TW104141076A patent/TWI571987B/zh not_active IP Right Cessation
-
2016
- 2016-01-26 CN CN201610051978.XA patent/CN106057686B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070152956A1 (en) * | 2002-06-10 | 2007-07-05 | E Ink Corporation | Electro-optic display with edge seal |
| US20090269912A1 (en) * | 2007-05-25 | 2009-10-29 | Grivna Gordon M | Edge seal for a semiconductor device and method therefor |
| US20090181544A1 (en) * | 2008-01-11 | 2009-07-16 | Dziobkowski Chester T | Method for preventing backside defects in dielectric layers formed on semiconductor substrates |
| TW201347260A (zh) * | 2012-03-16 | 2013-11-16 | Universal Display Corp | 電子裝置的邊緣阻隔薄膜 |
| TW201503447A (zh) * | 2013-05-02 | 2015-01-16 | Tera Barrier Films Pte Ltd | 封裝障壁堆疊 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106057686A (zh) | 2016-10-26 |
| US9589895B2 (en) | 2017-03-07 |
| TW201637150A (zh) | 2016-10-16 |
| CN106057686B (zh) | 2018-11-16 |
| US20160307848A1 (en) | 2016-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI478305B (zh) | 積體電路結構 | |
| TWI262537B (en) | Semiconductor device with crack prevention ring and method of manufacture thereof | |
| US6870265B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6061726B2 (ja) | 半導体装置および半導体ウェハ | |
| US7932602B2 (en) | Metal sealed wafer level CSP | |
| US7732897B2 (en) | Methods of die sawing and structures formed thereby | |
| US8907493B2 (en) | Semiconductor device and method of manufacturing the same | |
| US10553508B2 (en) | Semiconductor manufacturing using disposable test circuitry within scribe lanes | |
| US20160181200A1 (en) | Subtractive etch interconnects | |
| JP2016195286A (ja) | 半導体装置 | |
| US8178931B2 (en) | Bridge for semiconductor internal node | |
| CN107359139A (zh) | 半导体装置 | |
| TWI571987B (zh) | 全晶圓邊緣密封 | |
| CN111480226B (zh) | 在半导体芯片中的保护结构及用于形成其的方法 | |
| US7652351B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN109427732A (zh) | 半导体装置和在裸片环之间包含导电互连件的半导体小片 | |
| JP2009135397A (ja) | 半導体装置 | |
| CN104285280B (zh) | 横越多个导电柱的平坦化的半导体构造和方法 | |
| JP2009218504A (ja) | 半導体装置 | |
| US10192808B1 (en) | Semiconductor structure | |
| JP2004273920A (ja) | 半導体装置 | |
| US9461086B2 (en) | Method of manufacturing semiconductor device | |
| US20050142856A1 (en) | Method of fabricating interconnection structure of semiconductor device | |
| JP2005203562A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2016032036A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |