CN105991094B - 加法放大器及其方法 - Google Patents

加法放大器及其方法 Download PDF

Info

Publication number
CN105991094B
CN105991094B CN201510657316.2A CN201510657316A CN105991094B CN 105991094 B CN105991094 B CN 105991094B CN 201510657316 A CN201510657316 A CN 201510657316A CN 105991094 B CN105991094 B CN 105991094B
Authority
CN
China
Prior art keywords
voltage
output node
circuit
signal
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510657316.2A
Other languages
English (en)
Other versions
CN105991094A (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN105991094A publication Critical patent/CN105991094A/zh
Application granted granted Critical
Publication of CN105991094B publication Critical patent/CN105991094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45082—Indexing scheme relating to differential amplifiers the common mode signal being taken or deducted from the one or more outputs of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45222—Indexing scheme relating to differential amplifiers the differential amplifier output being directly controlled by a feedback or feedforward circuit coupled at the output of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及加法放大器及其方法。本发明提出一种电子电路，包括：第一类型的第一跨导装置，用以将输出节点的第一电压转换为第一电流；第二类型的第二跨导装置，用以将输出节点的第二电压转换为第二电流；电性耦接至输出节点的共模反馈电路，用以根据参考电压控制输出节点的平均电压；以及重置电路，用以根据时钟信号重置输出节点的电压。

Description

加法放大器及其方法
技术领域
本发明涉及一种加法放大器。
背景技术
加法放大器可用于接收多个输入信号，并且输出该多个输入信号经过加权总和运算之后产生的输出信号。判断反馈均衡器(DFE)为加法放大器的应用电路，其中加法放大器被用来等化信号。Park等人在「A 7Gb/s 9.3mW 2-Tap Current-Integrating DFEReceiver,」IEEE ISSCC Dig.Tech.Papers,2007,pp.230–599发表了一种加法放大器。上述加法放大器的缺点在于输出的共模电压很难精确控制。虽然Park等人采用校正电路以控制加法放大器输出的共模电压，校正电路为一复制电路。换言之，校正是执行于复制的电路，而非直接执行于加法放大器本身。因此，加法放大器输出的共模电压的精确度会有问题，并且造成复制电路与加法放大器间不匹配的现象。加法放大器的另外一缺点在于，加法放大器必须周期性地被重置，且每当加法放大器被重置时，供应电源给加法放大器的电源供应电路会受到干扰。
发明内容
本发明的具体实施例的一方面在于，当精确控制加权总和的输出共模电压时，对多个电压信号进行加权总和，以使不论输出状态，共模电压几近于参考电压。
本发明的具体实施例的一方面在于，以功率高效方式对多个电压信号进行加权总和，电压信号包括第一电压信号与第二电压信号，其中，用于处理第一电压信号的偏压电流被重新使用作为处理第二电压信号的偏压电流的一部分。
本发明的具体实施例的一方面在于，以功率高效方式对多个电压信号进行加权总和，以功率高效方式对多个电压信号进行加权总和，而避免对电源供应电路造成干扰，其中电源供应电路供应电源以在加权总和的输出重置时进行加权总和。
为解决前述问题，本发明的一方面提出一种电子电路，包括：一第一类型的一第一跨导装置，用以将一输出节点的一第一电压转换为一第一电流；一第二类型的一第二跨导装置，用以将输出节点的一第二电压转换为一第二电流；一共模反馈电路，电性耦接至输出节点，用以根据一参考电压控制输出节点的一平均电压；以及一重置电路，用以根据一时钟信号重置输出节点的一电压。
本发明的另一方面提出一种操作方法，用于一电子电路，包括：将电子电路的一输出节点的一第一电压转换为一第一电流；将输出节点的一第二电压转换为一第二电流；根据一参考电压控制输出节点的一平均电压；以及根据一时钟信号周期性地重置输出节点的一电压。
附图说明
图1示出本发明一具体实施例的加法放大器示意图。
图2示出本发明一具体实施例的n型跨导单元示意图。
图3示出本发明一具体实施例的p型跨导单元示意图。
图4示出本发明一具体实施例的共模反馈电路示意图。
图5示出本发明一具体实施例的重置电路示意图。
具体实施方式
在本发明中，逻辑信号是一个具有两个反向状态的信号：「高」和「低」，逻辑信号的状态可被重新表述为「1」和「0」。为了简化，当一个逻辑信号是在「高」(「低」)状态时，我们可以简单地说明该逻辑信号是「高」(「低」)，或可替代地，逻辑信号为「1」(「0」)。逻辑信号是由电压实现。当电压高于(低于)接收并处理逻辑信号的逻辑设备相关的转态点(trip point)时，逻辑信号为「高」(「低」)。为了简化，相关的转态点被简称为逻辑信号的转态点。在本发明中，第一逻辑信号的转态点与第二逻辑信号的转态点未必是相同的。
时钟信号为一周期性逻辑信号。
如果逻辑信号为「高」(或「1」)，则被称为「生效」；如果逻辑信号为「低」(或「0」)，则被称为「失效」。如果第一逻辑信号的状态一直与第二逻辑信号的状态相反，第一逻辑信号可被称为第二逻辑信号的逻辑补偿。此外，也可以这么表示，第一逻辑信号与第二逻辑信号为互补。
根据具体实施例，当电压信号包括以下标「+」标示的第一端电压与以下标「-」标示的第二端电压，即为差动信号，且电压信号等于第一端电压与第二端电压的电压差。例如：电压信号V1包括第一端电压V1+与第二端电压V1-，且电压信号V1等于V1+-V1-。同理，根据具体实施例，电流信号包括以下标「+」标示的第一支流与以下标「-」标示的第二支流，且电流信号等于第一支流与第二支流的电流差。
根据具体实施例，当电流流入装置时，称该装置汲取电流；当电流流出装置时，称该装置流出电流。
根据具体实施例，跨导单元为一种用以藉由接收电压信号并且输出电流信号而进行电压至电流转换的装置。n型跨导单元为一种使用n通道金属氧化物半导体晶体管(以下简称NMOS晶体管)进行电压至电流转换的跨导单元；p型跨导单元为一种使用p通道金属氧化物半导体晶体管(以下简称PMOS晶体管)进行电压至电流转换的跨导单元。需要注意的是，「gm」为此技术领域中被广泛使用来表示「跨导」的符号，「gm」代表电压至电流转换的转移特性。
图1示出本发明的具体实施例的加法放大器100的电路示意图。加法放大器100包括n型跨导单元110、第一p型跨导单元120、第二p型跨导单元130、共模反馈电路140及重置电路150。
n型跨导单元110接收第一电压信号V1(包括V1+和V1-)并且汲取第一电流信号I1(包括I1+和I1-)。第一p型跨导单元120接收第二电压信号V2(包括V2+和V2-)并且流出第二电流信号I2(包括I2+和I2-)。第二p型跨导单元130接收第三电压信号V3(包括V3+和V3-)并且流出第三电流信号I3(包括I3+和I3-)。其中，V1、V2、V3、I1、I2与I3都是差动信号且各自包括第一端(标示为「+」)和第二端(标示为「-」)。第一电流信号I1从第一节点101和第二节点102被汲取。第二电流信号I2与第三电流信号I3分别流出至第一节点101和第二节点102。共模反馈电路140由参考电压VREF控制，且电性耦接至第一节点101和第二节点102。重置电路150电性耦接至第一节点101和第二节点102，且由时钟信号CK控制。加法放大器100更包括：第一电容C+与第二电容C-，以分别代表在第一节点101与第二节点102处的总电容负载。n型跨导单元110、第一p型跨导单元120及第二p型跨导单元130分别将第一电压信号V1、第二电压信号V2及第三电压信号V3转换为第一电流信号I1、第二电流信号I2及第三电流信号I3。第一电流信号I1、第二电流信号I2及第三电流信号I3在第一节点101和第二节点102处有效地加总并且被第一电容C+和第二电容C-积分。
在一实施例中，加法放大器100为平衡电路，使得第一节点101处的总电容值等于第二节点102处的总电容值(包括寄生电容)。令第一节点101处与第二节点102处的总电容值皆为CL。在数学上，输出电压信号VO由第一端电压VO+(第一节点101的电压)和第二端电压VO-(第二节点102的电压)的差值所定义。第一端电压VO+为流入第一节点101的净电流的积分除以第一节点101处的总电容值CL。第二端电压VO-为流入第二节点102的净电流的积分除以第二节点102处的总电容值CL。因此，可写成以下数学式：
因为VO(t)≡VO+(t)-VO-(t)，可写成
在此，(I2+(τ)+I3+(τ)-I1-(τ))代表流入第一节点101的净电流；而(I2-(τ)+I3-(τ)-I1+(τ))代表流入第二节点102的净电流。使用
Ii＝Ii+-Ii-的定义，对于i＝1，2，3，可将等式(3)改写成：
令n型跨导单元110的跨导为gm1，第一P型跨导单元120的跨导为gm2，及第二P型跨导单元130的跨导为gm3。使用Vi≡Vi+-Vi-和gmi≡Ii/Vi的定义，对于i＝1，2，3，可将等式(4)改写成：
因此，加法放大器100可有效地对第一电压信号V1、第二电压信号V2、以及第三电压信号V3执行加权总合。
输出电压VO的第一端电压VO+与第二端电压VO-的平均值称作共模输出电压VOCM，亦即
VOCM≡(VO++V2-)/2 (6)
共模反馈电路140用来输出第一校正电流IC+与第二校正电流IC-分别至第一节点101与第二节点102，以个别调整第一端电压VO+与第二端电压VO-，使共模输出电压VOCM几近于参考电压VREF。
重置电路150用来周期性地重置输出信号VO。当时钟信号CK生效时，第一节点101和第二节点102被短路，使得第一端电压VO+与第二端电压VO-相等，且输出电压VO被重置为零。此乃例如前述判断反馈均衡器(DFE)的应用所需的操作。
图2示出根据实施图1的n型跨导单元110的具体实施例的n型跨导单元200的电路示意图。n型跨导单元200包括：第一NMOS晶体管202、第二NMOS晶体管203以及电流汲201。电流汲201从内部节点204汲取偏压电流IBN。第一NMOS晶体管202的源极、栅极和漏极分别电性耦接至内部节点204、第一电压V1的第一端电压V1+及图1的第二节点102。第二NMOS晶体管203的源极、栅极和漏极，分别电性耦接至内部节点204、第一电压V1的第二端电压V1-及图1的第一节点101。
图3示出根据实施图1的p型跨导单元120的具体实施例的p型跨导单元300的电路示意图。p型跨导单元300包括：第一PMOS晶体管302、第二PMOS晶体管303以及电流源301。电流源301输出偏压电流IBP至内部节点304。第一PMOS晶体管302的源极、栅极和漏极，分别电性耦接至内部节点304、第二电压V2的第一端电压V2+及图1的第二节点102。第二PMOS晶体管303的源极、栅极和漏极，分别电性耦接至内部节点304、第二电压V2+的第二端电压V2-、以及图1的第一节点101。
p型跨导单元300的电路可被用来实施图1的p型跨导单元130，仅需将V2+、V2-、I2+以及I2-分别以V3+、V3-、I3+、以及I3-替换。
p型跨导单元300的电路虽可被用来实施图1的p型跨导单元120和p型跨导单元130，必须了解到的是，图1的第一p型跨导单元120与第二p型跨导单元130为两个分离的电路，可依照电路设计者需求个别实施与配置。
图4示出用以实施图1的共模反馈电路140的共模反馈电路400的电路示意图。共模反馈电路400包括：第一PMOS晶体管402、第二PMOS晶体管403、第一电阻404、第二电阻405及运算放大器406。第一PMOS晶体管402的源极、栅极和漏极，分别电性耦接至电源供应节点VDD、反馈电压VFB及图1的第一节点101。第二PMOS晶体管403的源极、栅极和漏极，分别电性耦接至电源供应节点VDD、反馈电压VFB、以及图1的第二节点102。第一电阻404与第二电阻405实质上相同，且被串联设置于图1的第一节点101与第二节点102之间，以形成共模电平感测网络，使得第一电阻404与第二电阻405之间的接面节点407处的感测的共模电压VCMS几近于VO+(图1的第一节点101电压)与VO-(图1的第二节点102电压)的平均值。需要注意的是，只要第一电阻404与第二电阻405实质上相同，感测的共模电压VCMS几近于等式(6)所定义的VOCM。运算放大器406根据参考电压VREF与感测的共模电压VCMS之间的差值输出反馈电压VFB。如果感测的共模电压VCMS相较于参考电压VREF过高(低)，运算放大器406将会提高(降低)反馈电压VFB的电平，以降低(提高)第一校正电流IC+与第二校正电流IC-，以经由第一PMOS晶体管402与第二PMOS晶体管403分别降低(提高)位于第一节点101与第二节点102的电压。VO+与VO-的平均值因此以闭回路方式控制而几近于参考电压VREF。图1的输出电压VO的共模电压因此被控制以匹配参考电压VREF。
图5示出用以实施图1的重置电路150的重置电路500的电路示意图。重置电路500包括受时钟信号CK控制的开关510。当时钟信号CK生效时，开关510会被开启，图1的第一节点101与第二节点102被短路，因而使得输出电压VO被重置为0。
在一具体实施例中，图5的开关510以NMOS晶体管实现。在仅提供说明而非作为限制的具体实施例中，电源供应节点VDD的电压为1V；接地节点VSS的电压为0V；参考电压VREF为0.5V；以及当时钟信号CK生效时，开关510的电压为1.5V，当时钟信号CK失效时，开关510的电压为0.5V。在一具体实施例中，相较于当时钟信号CK生效时开关510的电压为1V，且当时钟信号CK失效时开关510的电压为0V，用提供高过驱电压的时钟信号来开启图5的开关510较为容易。
在另一具体实施例中，图5的开关510以PMOS晶体管实现。在仅提供说明而非作为限制的具体实施例中，电源供应节点VDD的电压为1V；接地节点VSS的电压为0V；参考电压VREF为0.5V；以及当时钟信号CK生效时，开关510的电压为0.5V，当时钟信号CK失效时，开关510的电压为-0.5V。值得注意的是，当使用PMOS晶体管来实现开关510时，开关510开启于时钟信号CK失效(而非生效)时。在此特定具体实施例中，相较于当时钟信号CK生效时开关510的电压为1V，且当时钟信号CK失效时开关510的电压为0V，用提供高过驱电压的时钟信号来开启图5的开关510较为容易。
在任一具体实施例中，较佳者调整时钟信号CK的两个电压电平(「高」和」低」)，使得图5的开关510在接收高过驱电压时被开启。
复参阅图1，在本发明的具体实施例中，加法放大器100提供了几项优于前述由Park所发表的论文的先前技术加法放大器的优点。首先，共模输出电压VO可以藉由共模反馈电路140来控制。其次，在加总的数个电压信号中，第一部分(例如，V1)是由n型跨导单元进行加总，而第二部分(例如，V2和V3)是由p型跨导单元进行加总。因此，p型跨导单元内的偏压电流(例如，图3的IBP)可被有效地由n型跨导单元重复使用，以作为偏压电流的一部分(例如，图2的IBN)，因为从p型跨导单元流出的直流电流必须被n型跨导单元汲取。换言之，用来偏压p型跨导单元的电源也会被用来偏压n型跨导单元。因此，加法放大器100相较于先前技术的加法放大器具有更高的电源效率，因为先前技术的加法放大器使用n型跨导单元来加总所有的电压信号。第三，输出电压VO藉由短路第一节点101与第二节点102而被重置，以使第一端电压VO+与第二端电压VO-相等。重置并不影响共模输出电压VO，也因此不会干扰透过电源供应节点VDD供应电源给加法放大器100的电源供应电路(图1未示)。相反的，在先前技术的加法放大器中，输出电压藉由短路第一端与第二端至电源供应节点而被重置，因此电源供应电路在每次重置发生时都会受到干扰。
在一具体实施例中，加法放大器100为判断反馈均衡器(DFE)电路的一部分。在此情形下，V2+(第二电压信号V2的第一端电压)为第一逻辑信号，代表在时钟信号CK前一周期时的输出电压VO的检测结果，且V2-(第二电压信号V2的第二端电压)为V2+的逻辑补偿。此外，V3+(第三电压信号V3的第一端电压)为第二逻辑信号，代表在时钟信号CK前一个时钟周期时的V2+的先前状态，且V3-(第三电压信号V3的第二端电压)为V3+的逻辑补偿。至于判断反馈均衡器的功能，第一p型跨导单元120用以消除第一后游标符际干扰(post-cursor inter-symbol interference)，而第二p型跨导单元130用以消除第二后游标符际干扰。在此，输出电压VO的判断代表输出电压VO的极性。例如，如果VO为正，检测结果为1，否则为0。
本技术领域中普通技术人员应当明白，原始电路可用原始电路的「翻转」(flipped)版本的电路取代之，又同时保留原始电路的功能。对于图1的加法放大器100为原始电路的情形，取代电路的建构方式包括：使用PMOS晶体管取代原始电路中的每个NMOS晶体管；使用NMOS晶体管取代原始电路中的每个PMOS晶体管；使用电流汲取代原始电路中的每个电流源；使用电流源取代原始电路中的每个电流汲；使用接地节点VSS取代原始电路中的电源供应节点VDD；以及使用电源供应节点VDD取代原始电路中的接地节点VSS。
本发明在上文中已以较佳实施例公开，然熟习本项技术者应理解的是，该实施例仅用于描绘本发明，而不应解读为限制本发明的范围。应注意的是，凡是与该实施例等效的变化与置换，均应设为涵盖于本发明的范畴内。
【符号说明】
100：加法放大器电路
110、200：n型跨导单元
120、130、300：p型跨导单元
140、400：共模反馈电路
150、500：重置电路
101：第一节点
102：第二节点
201：电流汲
202、203：NMOS晶体管
301：电流源
302、303、402、403：PMOS晶体管
404、405：电阻
406：运算放大器
407：接面节点
510：开关
204、304：内部节点
CK：时钟信号
VREF：参考电压
VDD：电源供应节点
VSS：接地节点
VFB：反馈电压
VCMS：感测的共模电压
C+：第一电容
C-：第二电容
IC+：第一校正电流
IC-：第二校正电流
VO+：第一端电压
VO-：第二端电压
V1+、V1-、V2+、V2-、V3+、V3-：电压差动信号
I1+、I1-、I2+、I2-、I3+、I3-：电流差动信号
IBN、IBP：偏压电流

Claims (10)

1.一种电子电路，包括：
一第一类型的一第一跨导装置，用以将一输出节点的一第一电压转换为一第一电流；
一第二类型的一第二跨导装置，用以将该输出节点的一第二电压转换为一第二电流；
一共模反馈电路，电性耦接至该输出节点，用以根据一参考电压控制该输出节点的一平均电压；以及
一重置电路，用以根据一时钟信号重置该输出节点的一电压，其中，所述时钟信号为一周期性逻辑信号。
2.根据权利要求1所述的电子电路，其中，该第一跨导装置包括一对n型晶体管，该第二跨导装置包括一对p型晶体管。
3.根据权利要求1所述的电子电路，其中，该共模反馈电路包括：
一对电阻，用以在该输出节点建立代表该平均电压的一感测电压；
一晶体管，用以根据一反馈电压在该输出节点输出一校正电流；以及
一运算放大器，用以根据该参考电压与该感测电压的差值输出该反馈电压。
4.根据权利要求1所述的电子电路，其中，该重置电路包括一开关电路，用以在该时钟信号生效时，短路该输出节点的该电压。
5.根据权利要求4所述的电子电路，其中，该时钟信号的一电压电平用以在该输出节点的该电压被重置时，提供该开关电路一高过驱电压。
6.根据权利要求1所述的电子电路，其中，该第二电压为一逻辑信号，代表在该时钟信号的前一周期时，该输出节点的该电压的一个检测结果。
7.一种操作方法，用于一电子电路，该方法包括：
将该电子电路的一输出节点的一第一电压转换为一第一电流；
将该输出节点的一第二电压转换为一第二电流；
根据一参考电压控制该输出节点的一平均电压；以及
根据一时钟信号周期性地重置该输出节点的一电压，其中，所述时钟信号为一周期性逻辑信号。
8.根据权利要求7所述的操作方法，其中，控制该输出节点的一平均电压的步骤包括：
在该输出节点建立代表该平均电压的一感测电压；
根据一反馈电压在该输出节点输出一校正电流；以及
根据该参考电压与该感测电压的一差值输出该反馈电压。
9.根据权利要求7所述的操作方法，其中，在该时钟信号生效时，短路该输出节点。
10.根据权利要求7所述的操作方法，其中，该第二电压为一逻辑信号，代表在该时钟信号的前一周期时该输出节点的该电压的一个检测结果。
CN201510657316.2A 2015-03-17 2015-10-13 加法放大器及其方法 Active CN105991094B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/659,676 2015-03-17
US14/659,676 US9590560B2 (en) 2015-03-17 2015-03-17 Summing amplifier and method thereof

Publications (2)

Publication Number Publication Date
CN105991094A CN105991094A (zh) 2016-10-05
CN105991094B true CN105991094B (zh) 2019-04-05

Family

ID=56925811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510657316.2A Active CN105991094B (zh) 2015-03-17 2015-10-13 加法放大器及其方法

Country Status (3)

Country Link
US (1) US9590560B2 (zh)
CN (1) CN105991094B (zh)
TW (1) TWI580187B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3059492A1 (fr) * 2016-11-29 2018-06-01 Stmicroelectronics (Grenoble 2) Sas Procede et dispositif d'amplification en mode commun autopolarise et autoregule.
CN108306620B (zh) * 2017-01-11 2021-03-16 瑞昱半导体股份有限公司 电荷引导式放大电路及其控制方法
KR20180090731A (ko) * 2017-02-03 2018-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치
US10224905B1 (en) * 2018-04-27 2019-03-05 Realtek Semiconductor Corp. Method and apparatus for high speed clock transmission
CN110601698B (zh) * 2018-06-13 2022-09-20 瑞昱半导体股份有限公司 串行器/解串器实体层电路
US10686431B1 (en) * 2019-10-18 2020-06-16 Realtek Semiconductor Corp. High-sensitivity clocked comparator and method thereof
TWI774501B (zh) 2021-08-04 2022-08-11 瑞昱半導體股份有限公司 基於電荷引導式放大器之放大電路
TWI761274B (zh) 2021-08-04 2022-04-11 瑞昱半導體股份有限公司 電荷引導式放大電路及其控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783706A (zh) * 2004-11-11 2006-06-07 三星电子株式会社 具有共模反馈电路的跨导放大器及其操作方法
CN101641862A (zh) * 2007-03-19 2010-02-03 高通股份有限公司 用于射频通信的线性跨导器
CN102629865A (zh) * 2011-02-08 2012-08-08 瑞鼎科技股份有限公司 比较器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936466A (en) * 1997-08-04 1999-08-10 International Business Machines Corporation Differential operational transconductance amplifier
US7898295B1 (en) 2009-03-19 2011-03-01 Pmc-Sierra, Inc. Hot-pluggable differential signaling driver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783706A (zh) * 2004-11-11 2006-06-07 三星电子株式会社 具有共模反馈电路的跨导放大器及其操作方法
CN101641862A (zh) * 2007-03-19 2010-02-03 高通股份有限公司 用于射频通信的线性跨导器
CN102629865A (zh) * 2011-02-08 2012-08-08 瑞鼎科技股份有限公司 比较器

Also Published As

Publication number Publication date
US20160276991A1 (en) 2016-09-22
TWI580187B (zh) 2017-04-21
US9590560B2 (en) 2017-03-07
CN105991094A (zh) 2016-10-05
TW201635712A (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
CN105991094B (zh) 加法放大器及其方法
CN206211983U (zh) 一种模数转换器电路
US9407221B2 (en) Differential amplifier circuit
TWI653823B (zh) 主動式負載產生電路及應用其之濾波器
CN103095231B (zh) 一种共模反馈电路
JP6274320B2 (ja) 送信回路及び半導体集積回路
CN208353304U (zh) 电流感测放大器和通用串行总线usb端口
WO2018005084A1 (en) Apparatus and method for correcting baseline wander and offset insertion in ac coupling circuits
CN116094467B (zh) 一种共模反馈电路、共模反馈方法及全差分运算放大器
KR101362474B1 (ko) Cmos 서브밴드갭 기준발생기
CN105391409B (zh) 一种低纹波开关电容共模反馈电路
WO2017034837A1 (en) Rail-to-rail input stage circuit with constant transconductance
CN103001596A (zh) 一种带输出共模失调校正的增益可编程的全差分放大器
CN112825476A (zh) 一种运算放大器
EP1804375B1 (en) Differential amplifier circuit operable with wide range of input voltages
JP5760947B2 (ja) バイアス回路およびそれを有するアンプ回路
CN104410377A (zh) 一种全差分放大器输出共模失调校正电路
CN104953968B (zh) 半导体电路和放大电路
CN105099382B (zh) 差分放大电路
CN108702135A (zh) 放大器装置和开关电容积分器
CN105720934B (zh) 运算放大器及其操作该运算放大器的方法
CN207908576U (zh) 电流传感器
CN105375893B (zh) 一种ab类推挽放大器
JP5199222B2 (ja) 演算増幅器および演算増幅装置
Barthelemy et al. Transimpedance instrumentation amplifier based on current inversion

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant