CN105989869A - 具有非对称布局的电路 - Google Patents

Abstract

本发明提供了具有非对称布局的电路。电路包括第一电压线、与第一电压线平行的第二电压线、介于第一电压线与第二电压线之间的位线。位线以设计规则所允许的最小距离与第一电压线分离。与到第二电压线的距离相比较，位线更靠近第一电压线。介于位线与第一电压线之间的第一电容值不同于介于位线与第二电压线之间的第二电容值。

Description

具有非对称布局的电路

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及集成电路及其形成方法。

背景技术

诸如存储器单元的一些集成电路包括位线、字线和电压线。在一些示例中，信号延迟出现在位线中(本文中称作位线延迟)，从而降低了存储器单元的读取速度。电压线与位线之间的寄生电容通常引起位线延迟。电路设计者面临的挑战在于，最大化集成电路的部件的各种性能，诸如存储器单元中的读取速度。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种集成电路，包括：第一电压线；第二电压线，与所述第一电压线平行；以及位线，介于所述第一电压线与所述第二电压线之间，所述位线以设计规则所允许的最小距离与所述第一电压线分离，其中，与到所述第二电压线的距离相比较，所述位线更靠近所述第一电压线，并且所述位线与所述第一电压线之间的第一电容值不同于所述位线与所述第二电压线之间的第二电容值。

在该集成电路中，所述第一电压线、所述第二电压线和所述位线在第一方向上延伸，所述第一电压线具有在与所述第一方向不同的第二方向上延伸的第一宽度，所述第二电压线具有在所述第二方向上延伸的第二宽度，并且所述位线具有在所述第二方向上延伸的第三宽度，以及所述第二宽度等于所述第三宽度。

在该集成电路中，所述第一电压线以第一距离与所述位线分离，所述第二电压线以第二距离与所述位线分离，并且所述第二距离比所述第一距离大至少两倍。

在该集成电路中，所述第二距离小于或等于所述第一距离的三倍。

在该集成电路中，所述第一电压线、所述第二电压线和所述位线在第一方向上延伸，所述第一电压线具有在与所述第一方向不同的第二方向上延伸的第一宽度，所述第二电压线具有在所述第二方向上延伸的第二宽度，并且所述位线具有在所述第二方向上延伸的第三宽度，以及所述第二宽度小于所述第三宽度。

在该集成电路中，所述第一电压线以第一距离与所述位线分离，所述第二电压线以第二距离与所述位线分离，并且所述第二距离比所述第一距离减去所述第二宽度和所述第三宽度之间的差值所得到的差大两倍至三倍。

该集成电路还包括：字线，位于所述第一电压线上方，并且当从上往下看时，所述字线与所述位线分离。

在该集成电路中，所述字线以与所述第一电压线和所述位线相分离的距离至少相等的距离与所述位线相分离。

在该集成电路中，所述第一电容值大于所述第二电容值。

根据本发明的另一方面，提供了一种形成集成电路的方法，所述方法包括：布局第一电压线；布局与所述第一电压线平行的第二电压线；将位线布局在所述第一电压线和所述第二电压线之间，所述位线布局为与所述第一电压线平行，所述位线具有邻近所述第一电压线的第一侧部和邻近所述第二电压线的第二侧部；以及调整所述位线的第一侧部和所述位线的第二侧部中的至少一个的位置，以与到所述第二电压线的距离相比较，所述位线更靠近所述第一电压线。

在形成集成电路的方法中，所述第一电压线布局为具有第一宽度，所述第二电压线布局为具有第二宽度，并且所述位线布局为具有第三宽度，以及所述方法还包括：调整所述第二宽度和所述第三宽度中的一个或多个。

在形成集成电路的方法中，调整所述第二宽度和所述第三宽度中的一个或多个使得所述第二宽度等于所述第三宽度。

在形成集成电路的方法中，调整所述第二宽度和所述第三宽度中的一个或多个使得所述第二宽度小于所述第三宽度。

在形成集成电路的方法中，调整所述位线的第一侧部和所述位线的第二侧部中的至少一个的位置，导致所述第一电压线以第一距离与所述位线分离，并且导致所述第二电压线以第二距离与所述位线分离，以及导致所述第二距离比所述第一距离减去所述第二宽度和所述第三宽度之间的差值所得到的差大两倍至三倍。

在形成集成电路的方法中，调整所述位线的第一侧部和所述位线的第二侧部中的至少一个的位置，导致所述第一电压线以第一距离与所述位线分离，并且导致所述第二电压线以第二距离与所述位线分离，以及导致所述第二距离比所述第一距离大至少两倍。

在形成集成电路的方法中，导致所述第二距离小于或等于所述第一距离的三倍。

形成集成电路的方法还包括：将字线布局在所述第一电压线上方；以及当从上往下看时，使所述字线与所述位线分离。

在形成集成电路的方法中，使所述字线以与所述第一电压线和所述位线相分离的距离至少相等的距离与所述位线相分离。

在形成集成电路的方法中，所述第一电压线以第一距离与所述位线分离，所述第二电压线以第二距离与所述位线分离，调整所述位线的第一侧部的位置直到所述第一距离遵守与所述第一距离相关联的第一设计规则，并且调整所述位线的第二侧部的位置以使遵守与所述位线的最小宽度相关联的第二设计规则的第二距离最大化。

根据本发明的又一方面，提供了一种形成集成电路的方法，所述方法包括：布局第一电压线，所述第一电压线布局为具有第一宽度；布局第二电压线，所述第二电压线布局为具有第二宽度；将位线布局在所述第一电压线与所述第二电压线之间，所述位线布局为具有第三宽度；将所述位线的第一侧部限制在基于与所述第一电压线和所述位线之间的距离相关联的设计规则的位置中；以及将所述位线朝向所述第二电压线扩大，其中，在所述位线朝向所述第二电压线扩大期间以及之后，限制所述位线的第一侧部以保持所述第一电压线和所述位线之间的距离遵守所述设计规则。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1是根据一些实施例的具有非对称布局的电路的平面图。

图2是根据一些实施例的更改为遵守至少一个设计规则并且最小化电容的电路的平面图的流程图。

图3是根据一些实施例的具有非对称布局的电路的平面图。

图4是根据一些实施例的形成具有非对称布局的电路的方法的流程图。

图5是在其上或通过其实施实施例的计算机或基于处理器的系统的功能框图。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。

电压线与位线之间的寄生电容通常会引起位线延迟。在至少一个实施例中，集成电路包括介于两条电压线之间的位线，从而使得位线集中于电压线之间。在一些实施例中，设计规则指定一条电压线与位线之间的间隔和/或电压线和位线的宽度。因为位线集中在电压线之间，所以导致位线延迟的寄生电容处于最大值。然而，非对称集成电路配置可能使电压线与位线之间的寄生电容最小化，同时仍产生遵守设计规则的集成电路。

图1是根据一个或多个实施例的具有非对称布局的电路100的平面图。电路100的非对称布局减小了由电路100中的寄生电容所引起的位线延迟。

电路100包括第一电压线101、第二电压线103和第一位线105。第一位线105介于第一电压线101与第二电压线103之间。电路100还包括位于第一电压线101的与第一位线105相对的一侧上的第二位线107。电路100还包括位于第一电压线101和第二位线107上方的第一字线109。电路100附加地包括位于第一电压线101和第二位线107上方的第二字线111。第一电压线101、第二电压线103、第一位线105、第二位线107、第一字线109和第二字线111位于衬底113上方。

第一电压线101、第二电压线103、第一位线105和第二位线107中的每一个都在第一方向Y上延伸。第一电压线101、第二电压线103、第一位线105和第二位线107彼此平行。在一些实施例中，第一电压线101、第二电压线103、第一位线105和第二位线107中的至少一个相对于第一方向Y是倾斜的。在一些实施例中，第一电压线101、第二电压线103、第一位线105和第二位线107中的多个相对于第一方向Y是倾斜的。

第一位线105介于第一电压线101与第二电压线103之间。第一电容C1出现在第一电压线101与第一位线105之间。第二电容C2出现在第二电压线103与第一位线105之间。与第一位线105距离第二电压线103相比较，第一位线105更靠近第一电压线101。因此，与介于第一位线105与第二电压线103之间的第二电容C2相比，介于第一位线105与第一电压线101之间的第一电容C1是不同的。

第一位线105以第一距离d1与第一电压线101分离。第一距离d1等于第一电压线101与第一位线105之间的最小间隔，与制造电路100相关的设计规则允许该最小间隔。第一位线105以第二距离d2与第二电压线103分离。在至少一个实施例中，第二距离d2是第一距离d1的两倍至三倍。如果第一距离d1通过N个测量单位长度的间隔使第一电压线101与第一位线105分离，那么第二距离d2通过在大约2N至大约3N个测量单位长度的范围内的间隔使第二电压线103与第一位线105分离。在与第一方向Y垂直的第二方向X上测量第一距离d1和第二距离d2。在一些实施例中，例如，如果第一位线105相对于第一方向Y是倾斜的，那么在不同的方向上测量第一距离d1和第二距离d2。如果第一位线105相对于第一方向Y是倾斜的，那么第一距离d1和第二距离d2中的每一个分别基于第一位线105与第一电压线101和第二电压线103的平均距离。在一些实施例中，如果第一位线105相对于第一方向Y是倾斜的，那么第一距离d1和第二距离d2中的每一个分别基于第一位线105与第一电压线101和第二电压线103的最短距离。在一些实施例中，如果第一位线105相对于第一方向Y是倾斜的，那么第一距离d1和第二距离d2中的每一个分别基于第一位线105与第一电压线101和第二电压线103的最长距离。

例如，基于如下公式来确定第一电容C1和第二电容C2：

$C=\mathrm{\ϵ}\frac{A}{space}---\left(1\right)$

其中，C是确定的第一电容C1或第二电容C2；ε是介于第一电压线101与第一位线105之间的间隔或介于第二电压线103与第一位线105之间的间隔的介电常数；space是第一距离d1或第二距离d2；以及A是第一电压线101与第一位线105之间的正对面积(area of overlap)或第二电压线103与第一位线105之间的正对面积。其他合适的公式能够用于确定第一电容C1和/或第二电容C2。

基于公式(1)，第一电容C1至少取决于第一电压线101与第一位线105之间的第一距离d1。类似地，基于公式(1)，第二电容C2至少取决于第二电压线103与第一位线105之间的第二距离d2。这样，如果第一距离d1小于第二距离d2，并且第一电压线101、第二电压线103与第一位线105的正对面积相等，那么第一电容C1大于第二电容C2。因为第一距离d1等于设计规则所允许的最小距离，并且因为第二电容C1大于第一电容C2，所以电路100遵守设计规则，并且与位线在两条电压线之间对称地间隔开的电路相比，电路100具有减小的位线延迟。

第一电压线101具有在第二方向X上延伸的第一宽度W1。第二电压线103具有在第二方向X上延伸的第二宽度W2。第一位线105具有在第二方向X上延伸的第三宽度W3。在一些实施例中，第二宽度W2等于第三宽度W3。在一些实施例中，第二宽度W2小于第三宽度W3。在一些实施例中，第二宽度W2大于第三宽度W3。在一些实施例中，第一宽度W1等于第二宽度W2和第三宽度W3。在一些实施例中，与第二宽度W2和第三宽度W3中的至少一个相比，第一宽度W1是不同的。

在一些实施例中，第一距离d1和/或第二距离d2基于第一宽度W1、第二宽度W2和/或第三宽度W3。在一些实施例中，第二距离d2以基于第三宽度W3与第二宽度W2之间的差值的间隔使第二电压线103与第一位线105分离。例如，如果第三宽度W3是比第二宽度W2大的M个测量单位，并且第一距离d1以N个测量单位使第一电压线101与第二位线105分离，那么第二距离d2以大约2N至大约3N减去M个测量单位的间隔使第二电压线103与第一位线105分离。

第一电压线101上方的第一字线109和第二字线111与第一位线105以第三距离d3分离。在第二方向X上测量第三距离d3。在一些实施例中，例如，如果第一位线105相对于第一方向Y是倾斜的，那么在不同的方向上测量第三距离d3。第三距离d3大于或等于第一距离d1。在一些实施例中，第三距离d3小于第一距离d1。在一些实施例中，第一字线109与第一位线105相分离的距离不同于第二字线111与第一位线105相分离的距离。

衬底113包括诸如硅或其他合适的衬底材料的半导体材料。第一电压线101和第二电压线103包括诸如铜、金、其他金属的导电材料或一些其他合适的材料。第一位线105和第二位线107包括诸如铜、金、其他金属的导电材料或一些其他合适的材料。基于第一掩模图案A来图案化第一电压线101和第二电压线103。基于第二掩模图案B来图案化第一位线105和第二位线107。在一些实施例中，基于第一掩模图案A形成的线包括相同的材料，并且基于第二掩模图案B形成的线包括相同的材料。在一些实施例中，第一电压线101和第二电压线103包括与第一位线105和第二位线107相同的材料。在一些实施例中，基于第一掩模图案A形成的线和基于第二掩模图案B形成的线包括不同的材料。

图2是根据一个或多个实施例的更改为遵守至少一个设计规则并且最小化第二电容C2的电路200a的平面图的流程图，从而成为电路200b的平面图。电路200a和200b包括关于电路100(图1)所讨论的许多部件，其中参考标号增大了100。

在该示例性实施例中，设计规则要求第一距离d1以N个测量单位的间隔使第一电压线201与第一位线205分离。设计规则还要求基于掩模图案A和掩模图案B图案化的线具有Q个测量单位的最小宽度。在一些实施例中，其他设计规则可应用于形成诸如电路200b的电路。

在电路200a中，布局在第一方向Y上延伸的第一电压线201、第二电压线203、第一位线205和第二位线207。布局在第二方向X上延伸的第一字线209和第二字线211。在电路200a中，第一距离d1以N+2个测量单位的间隔使第一电压线201与第一位线205分离。第二距离d2以N+10个测量单位的间隔使第二电压线203与第一位线205分离。第一距离d1比设计规则所指定的要求的间隔N大2个测量单位。

在电路200a中，第一位线205的第三宽度W3等于Q个测量单位，该Q个测量单位遵守设计规则。第二电压线203的第二宽度W2等于Q+5个测量单位，该Q+5个测量单位大于设计规则所要求的第二电压线203的宽度的最小Q个测量单位。因此，第二电压线203的第二宽度W2遵守设计规则。

电路200a至电路200b的转变提供了最小化第二电容C2的时机以减小第一位线205的位线延迟。例如，如果第一距离d1设置为等于N个测量单位，第二宽度W2设置为设计规则所允许的Q个测量单位的最小宽度，并且宽度W3设置为设计规则所允许的Q个测量单位的最小宽度，那么第二距离d2最大化。最大化的第二距离d2使第二电容C2最小化，从而减小了第一位线205的位线延迟。

这样，如果将电路200a更改为遵守设计规则，并且第二电容C2最小化，那么从电路200a至电路200b的转变导致第一位线205朝向第一电压线201的位置变化以及第二电压线203的第二宽度W2最小化，从而使得第二距离d2最大化并且使第二电容C2最小化。

图3是根据一个或多个实施例的具有非对称布局的电路300的平面图。电路300包括关于电路100(图1)所讨论的许多部件，其中参考标号增大了200。

电路300包括具有Q+10个测量单位的第三宽度W3的第一位线305。第二宽度W2的宽度是Q个测量单位。电路300遵守设计规则，该设计规则要求第一电压线301与第一位线305之间的N个测量单位的最小间隔。为了形成电路300，允许第一位线305在第二方向X上朝向第二电压线303扩大。在扩大之前，最初，类似于图2的电路200b的第一位线205，第一位线305具有Q个测量单位的第三宽度W3。第一位线305最初以N个测量单位的最小间隔与第一电压线301分离。

为了具有Q+10个测量单位的第三宽度W3并且保持N个测量单位的最小间隔，在扩大期间限制第一位线305的最靠近第一电压线301的侧部。甚至在第一位线305朝向第二电压线303扩大之后，在扩大期间限制第一位线305的第一侧部导致电路300保持遵守设计规则，该设计规则要求介于第一电压线301与第一位线305之间的N个测量单位的间隔。因为与电路200b(图2)相比，第一位线305朝向第二电压线303扩大，所以第二距离d2减小了第一位线305朝向第二电压线303扩大的量。这样，电路300的第二电容值C2大于电路200b的第二电容值C2。

在一些实施例中，通过其制造电路300的工艺允许第一位线305如所讨论的进行扩大。在一些实施例中，扩大是第一位线305的材料的功能。在一些实施例中，扩大是通过其制造电路300的工艺的功能。因此，扩大是制造电路300时产生期望结果。因为扩大是在通过其制造电路300的工艺期间产生期望结果，所以在设计工艺期间尽可能多地最小化第二电容C2以减小第一位线305的位线延迟。

图4是根据一个或多个实施例的形成诸如电路100(图1)的电路的方法400。在一些实施例中，通过诸如处理器503(图5)的处理器来执行方法400。

在步骤401中，第一电压线和第二电压线布局在衬底上方。第二电压线布局为与第一电压线平行。

在步骤403中，位线布局在第一电压线与第二电压线之间。位线布局为与第一电压线平行。位线具有与第一电压线邻近的第一侧部和与第二电压线邻近的第二侧部。

在步骤405中，调整位线的第一侧部和位线的第二侧部中的至少一个的位置，以与到第二电压线的距离相比较，位线更靠近第一电压线。在一些实施例中，调整位线的第一侧部和位线的第二侧部中的至少一个的位置使得第一电压线以第一距离与位线分离并且使第二电压线以第二距离与位线分离。导致第二距离比第一距离大至少两倍。在一些实施例中，导致第二距离小于或等于第一距离的大约三倍。

在步骤407中，调整第二电压线的第二宽度和第一位线的第三宽度中的一个或多个。在一些实施例中，第二宽度和第三宽度中的一个或多个的调整导致第二宽度等于第三宽度。在一些实施例中，第二宽度和第三宽度中的一个或多个的调整导致第二宽度小于第三宽度。在一些实施例中，调整在电路的制造工艺期间对应于第一位线朝向第二电压线的允许的扩大。如果调整对应于位线朝向第二电压线的允许的扩大，那么调整位线的第一侧部和位线的第二侧部中的至少一个的位置，使得第一电压线以第一距离与位线分离，并且使第二电压线以第二距离与位线分离。导致的第二距离比第一距离减去第二宽度与第三宽度之间的差值所得到的差大大约两倍至三倍。在一些实施例中，如果位线的第三宽度扩大，那么将位线的第一侧部限制在与设计规则相关联的预定的位置中，该设计规则与第一电压线和位线之间的距离相关联。在扩大期间以及在扩大之后，限制位线的第一侧部允许位线朝向第二电压线扩大，从而使得第一电压线与位线之间的距离保持遵守设计规则。

在步骤409中，字线布局在第一电压线上方，并且导致字线在电路的平面图中与位线分离。在一些实施例中，导致字线以至少与第一电压线和位线相分离的距离相等的距离与位线相分离。

图5是在其上或通过其实施实施例的计算机或基于处理器的系统500的功能框图。

如本文所述，基于处理器的系统500是可编程的以生成具有非对称布局的电路，并且包括诸如总线501、处理器503和存储器505组件。

在一些实施例中，将基于处理器的系统实施为单个“芯片上系统”。基于处理器的系统500或其部分构成用于生成具有非对称布局的电路的机制。在一些实施例中，基于处理器的系统500包括诸如总线501的通信机制，以用于在基于处理器的系统500的部件之间传输信息和/或指令。处理器503连接至总线501，以得到例如存储在存储器505中的用于执行的指令和工艺信息。在一些实施例中，处理器503还附带有一个或多个专用部件(诸如一个或多个数字信号处理器(DSP)、或一个或多个专用集成电路(ASIC))以实施特定的处理功能和任务。DSP通常被配置为独立于处理器503实时处理真实信号(如，声音)。类似地，将ASIC配置为实施难以通过更加通用的处理器所实施的专用功能。帮助实施本文中所描述的功能的其他专用部件选择性地包括一个或多个现场可编程门阵列(FPGA)、一个或多个控制器或一个或多个其他的专用计算机芯片。

在一个或多个实施例中，处理器(或多个处理器)503执行关于以下信息的一系列操作：通过存储在存储器505中的与生成具有非对称布局的电路相关的指令集所指定的信息。指令的执行使处理器实施特定的功能。

将处理器503及其附加部件经由总线501连接至存储器505。存储器505包括用于存储可执行的指令的一个或多个动态存储器(如，RAM、磁盘、可写光盘等)和静态存储器(如，ROM、CD-ROM等)，使得当执行该可执行指令时，实施本文中所述的步骤以生成具有非对称布局的电路。存储器505还存储与步骤的执行相关的数据或通过步骤的执行所生成的数据。

在一个或多个实施例中，存储器505(诸如随机存取存储器(RAM)或任何其他的动态存储器件)存储包括处理器指令的信息，以用于生成包括连接单元(tap cell)的集成电路。动态存储器允许改变存储在其中的信息。RAM允许存储在称为存储器地址的位置处的信息单元被存储和取回而相邻地址处的信息无关。在处理器指令的执行期间，处理器503还使用存储器505来存储暂时值。在各个实施例中，存储器505是耦接至总线501的只读存储器(ROM)或任何其他的静态存储器件以用于存储不改变的包括指令的静态信息。一些存储器由易失性存储器组成，当失电时，存储在该存储器上的信息失去。在一些实施例中，存储器505是非易失性(永久性)存储器件，诸如磁盘、光盘或闪存卡，以用于存储包括指令的信息，即使当施加至存储器505的电源断开时，也能保持该信息。

本文中所使用的术语“计算机可读介质”指的是参与向处理器503提供包括用于执行的指令的信息的任何介质。这种介质采用多种形式，包括但不限于计算机可读存储介质(如，非易失性介质、易失性介质)。例如，非易失性介质包括光盘或磁盘。例如，易失性介质包括动态存储器。例如，计算机可读介质的共同形式包括软盘、柔性盘、硬盘、磁带、其他的磁性介质、CD-ROM、CDRW、DVD、其他的光学介质、穿孔卡片、纸质磁带、光学标记表、具有孔或其他的光学可识别的标记的图案的其他物理介质、RAM、PROM、EPROM、FLASH-EPROM、EEPROM、闪存器、其他的存储器芯片或磁带(cartridge)、或计算机可读的其他的介质。本文所使用的术语计算机可读存储器介质指的是计算机可读介质。

本发明的一个方面涉及一种电路。电路包括第一电压线、与第一电压线平行的第二电压线、介于第一电压线与第二电压线之间的位线。位线以设计规则所允许的最小距离与第一电压线分离。与到第二电压线的距离相比较，位线更靠近第一电压线。介于位线与第一电压线之间的第一电容值与介于第一位线与第二电压线之间的第二电容值不同。

本发明的另一方面涉及一种形成电路的方法。方法包括布局第一电压线。方法还包括与第一电压线平行地布局第二电压线。方法还包括在第一电压线与第二电压线之间布局位线。位线布局为与第一电压线平行。位线具有与第一电压线邻近的第一侧部和与第二电压线邻近的第二侧部。方法附加地包括调整位线的第一侧部和位线的第二侧部中的至少一个的位置，以与到第二电压线的距离相比较，位线更靠近第一电压线。

本发明的又一方面涉及一种形成电路的方法。方法包括布局第一电压线。第一电压线布局为具有第一宽度。方法还包括与第一电压线平行地布局第二电压线。第二电压线布局为具有第二宽度。方法还包括在第一电压线与第二电压线之间布局位线。位线布局为具有第三宽度。方法还包括：将位线的第一侧部限制在基于与第一电压线和位线之间的距离相关联的设计规则的位置中。方法附加地包括朝向第二电压线扩大位线。在位线朝向第二电压线扩大期间以及之后，限制位线的第一侧部以保持第一电压线和位线之间的距离遵守设计规则。

以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种集成电路，包括：

第一电压线；

第二电压线，与所述第一电压线平行；以及

位线，介于所述第一电压线与所述第二电压线之间，所述位线以设计规则所允许的最小距离与所述第一电压线分离，

其中，与到所述第二电压线的距离相比较，所述位线更靠近所述第一电压线，并且所述位线与所述第一电压线之间的第一电容值不同于所述位线与所述第二电压线之间的第二电容值。

2.根据权利要求1所述的集成电路，其中，

所述第一电压线、所述第二电压线和所述位线在第一方向上延伸，

所述第一电压线具有在与所述第一方向不同的第二方向上延伸的第一宽度，所述第二电压线具有在所述第二方向上延伸的第二宽度，并且所述位线具有在所述第二方向上延伸的第三宽度，以及

所述第二宽度等于所述第三宽度。

3.根据权利要求1所述的集成电路，其中，所述第一电压线以第一距离与所述位线分离，所述第二电压线以第二距离与所述位线分离，并且所述第二距离比所述第一距离大至少两倍。

4.根据权利要求3所述的集成电路，其中，所述第二距离小于或等于所述第一距离的三倍。

5.根据权利要求1所述的集成电路，其中：

所述第一电压线、所述第二电压线和所述位线在第一方向上延伸，

所述第一电压线具有在与所述第一方向不同的第二方向上延伸的第一宽度，所述第二电压线具有在所述第二方向上延伸的第二宽度，并且所述位线具有在所述第二方向上延伸的第三宽度，以及

所述第二宽度小于所述第三宽度。

6.根据权利要求5所述的集成电路，其中，所述第一电压线以第一距离与所述位线分离，所述第二电压线以第二距离与所述位线分离，并且所述第二距离比所述第一距离减去所述第二宽度和所述第三宽度之间的差值所得到的差大两倍至三倍。

7.根据权利要求1所述的集成电路，还包括：

字线，位于所述第一电压线上方，并且当从上往下看时，所述字线与所述位线分离。

8.根据权利要求7所述的集成电路，其中，所述字线以与所述第一电压线和所述位线相分离的距离至少相等的距离与所述位线相分离。

9.一种形成集成电路的方法，所述方法包括：

布局第一电压线；

布局与所述第一电压线平行的第二电压线；

将位线布局在所述第一电压线和所述第二电压线之间，所述位线布局为与所述第一电压线平行，所述位线具有邻近所述第一电压线的第一侧部和邻近所述第二电压线的第二侧部；以及

调整所述位线的第一侧部和所述位线的第二侧部中的至少一个的位置，以与到所述第二电压线的距离相比较，所述位线更靠近所述第一电压线。

10.一种形成集成电路的方法，所述方法包括：

布局第一电压线，所述第一电压线布局为具有第一宽度；

布局第二电压线，所述第二电压线布局为具有第二宽度；

将位线布局在所述第一电压线与所述第二电压线之间，所述位线布局为具有第三宽度；

将所述位线的第一侧部限制在基于与所述第一电压线和所述位线之间的距离相关联的设计规则的位置中；以及

将所述位线朝向所述第二电压线扩大，

其中，在所述位线朝向所述第二电压线扩大期间以及之后，限制所述位线的第一侧部以保持所述第一电压线和所述位线之间的距离遵守所述设计规则。