CN105843981A - 电路设计系统与使用该系统设计的半导体电路 - Google Patents

电路设计系统与使用该系统设计的半导体电路 Download PDF

Info

Publication number
CN105843981A
CN105843981A CN201610079496.5A CN201610079496A CN105843981A CN 105843981 A CN105843981 A CN 105843981A CN 201610079496 A CN201610079496 A CN 201610079496A CN 105843981 A CN105843981 A CN 105843981A
Authority
CN
China
Prior art keywords
transistor
voltage
design
voltage level
nodal point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610079496.5A
Other languages
English (en)
Other versions
CN105843981B (zh
Inventor
李庚泽
裵相右
金慧珍
朴浚均
李贤雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105843981A publication Critical patent/CN105843981A/zh
Application granted granted Critical
Publication of CN105843981B publication Critical patent/CN105843981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/06—Structured ASICs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Ceramic Engineering (AREA)

Abstract

提供了电路设计系统与使用该系统设计的半导体电路。半导体电路包括第一晶体管P1，其对第二节点Z2的电压电平选通并且为第一节点Z1供应电源电压；并联连接到第一晶体管P1的第二晶体管P2，其对第一节点Z1的电压电平选通并且为第二节点Z2供应电源电压；第三晶体管N3，其对输入信号的电压电平选通并且供应地电压；串联连接到第三晶体管N3的第四晶体管N1，其对电源电压选通并且将第三晶体管N3的输出转移到第一节点Z1；第五晶体管N4，其对输入信号的反相电压电平选通并且供应地电压；以及串联连接到第五晶体管N4的第六晶体管N2，其对电源电压选通并且将第五晶体管N4的输出转移到第二节点Z2，其中，第三晶体管N3和第四晶体管N4包括高k介电层。

Description

电路设计系统与使用该系统设计的半导体电路
相关申请的交叉引用
本申请要求于2015年2月4日在韩国知识产权局提交的10-2015-0017098号韩国专利申请的优先权，其内容通过引用的方式全部并入此处。
技术领域
本发明构思涉及电路设计系统与使用该系统设计的半导体电路。
背景技术
随着半导体器件制造工艺向小型化发展的趋势，存在对于小型化半导体器件的增长的需要。为了制造小型化半导体器件，可能缩减半导体电路的数目与尺寸。但是，每个半导体器件或者电路的可靠性在小型化的过程中可能被牺牲掉，这是应该避免的。
发明内容
在根据本发明构思的原理的示范性实施例中，电路设计系统使用包括高k介电膜的晶体管以在保持产品可靠性的同时减小晶体管的面积。
在根据本发明构思的原理的示范性实施例中，电路设计方法使用包括高k介电膜的晶体管以在保持产品可靠性的同时减小晶体管的面积。
在根据本发明构思的原理的示范性实施例中，计算机可读记录介质包括用于运行电路设计方法的程序，该电路设计方法使用包括高k介电膜的晶体管以在保持产品可靠性的同时减小晶体管的面积。
在根据本发明构思的原理的示范性实施例中，半导体电路使用包括高k介电膜的晶体管以在保持产品可靠性的同时减小晶体管的面积。
在根据本发明构思的原理的示范性实施例中，一种电路设计系统包括：处理器；储存器，其中存储多个晶体管设计；以及设计模块，根据处理器定义的要求基于多个晶体管设计设计电路，其中，所述多个晶体管设计被设计用于每个都包括具有高k介电层的栅极绝缘膜的晶体管，其中所述设计模块分析包括多个晶体管设计的电路设计，从多个晶体管设计当中选择第一晶体管设计，第一晶体管设计在漏极电压高于栅极电压的区域中操作，并且用具有比第一晶体管设计更小尺寸的第二晶体管设计替代所选择的第一晶体管设计，其中操作于堆积模式下的第二晶体管设计的第二漏极-栅极电压高于操作于堆积模式下的第一晶体管设计的第一漏极-栅极电压。
在根据本发明构思的原理的示范性实施例中，一种电路设计方法包括：分析包括多个晶体管的半导体电路设计，并且从多个晶体管当中选择第一NMOS晶体管设计，第一NMOS晶体管操作于漏极电压高于栅极电压的区域中；以及用具有比第一NMOS晶体管更小尺寸的第二NMOS晶体管替代第一NMOS晶体管，其中，第一NMOS晶体管包括不具有高k介电层的栅极绝缘膜并且第二NMOS晶体管包括具有高k介电层的栅极绝缘膜，并且操作于堆积模式下的第二NMOS晶体管的第二漏极-栅极电压高于操作于堆积模式下的第一NMOS晶体管的第一漏极-栅极电压。
在根据本发明构思的原理的示范性实施例中，一种包括运行电路设计方法的程序的计算机可读记录介质，所述电路设计方法包括：分析包括多个晶体管的半导体电路，并且从多个晶体管当中选择第一NMOS晶体管，第一NMOS晶体管操作于漏极电压高于栅极电压的区域中；以及用具有比第一NMOS晶体管更小尺寸的的第二NMOS晶体管替代第一NMOS晶体管，其中，第一NMOS晶体管包括不具有高k介电层的栅极绝缘膜并且第二NMOS晶体管包括具有高k介电层的栅极绝缘膜，并且操作于堆积模式下的第二NMOS晶体管的第二漏极-栅极电压高于操作于堆积模式下的第一NMOS晶体管的第一漏极-栅极电压。
在根据本发明构思的原理的示范性实施例中，一种半导体电路包括：第一晶体管，其对第二节点的反相电压电平选通并且为第一节点供应电源电压；并联连接到第一晶体管的第二晶体管，其对第一节点的反相电压电平选通并且为第二节点供应电源电压；第三晶体管，其对输入信号的电压电平选通并且供应地电压；串联连接到第三晶体管的第四晶体管，其对电源电压选通并且将第三晶体管的输出转移到第一节点；第五晶体管，其对输入信号的反相电压电平选通并且供应地电压；以及串联连接到第五晶体管的第六晶体管，其对电源电压选通并且将第五晶体管的输出转移到第二节点，其中，第一晶体管到第六晶体管包括各自包括高k介电层的栅极绝缘膜。
在根据本发明构思的原理的示范性实施例中，一种电路设计系统通过：处理器；储存器，其中存储多个晶体管设计；以及设计模块，根据处理器定义的要求基于多个晶体管设计设计电路，其中，所述多个晶体管被设计用于每个都包括具有高k介电层的栅极绝缘膜的晶体管的设计，其中所述设计模块分析电路设计，选择第一晶体管设计，借此第一晶体管设计在电路内在漏极电压高于栅极电压的区域中操作，并且用具有比第一晶体管设计更小尺寸的第二晶体管设计替代所选择的第一晶体管设计，其中操作于堆积模式下的第二晶体管设计的第二漏极-栅极电压高于操作于堆积模式下的第一晶体管设计的第一漏极-栅极电压。
在根据本发明构思的原理的示范性实施例中，在堆积模式下第二晶体管设计的第二漏极-栅极电压高于第一晶体管设计的第一漏极-栅极电压。
在根据本发明构思的原理的示范性实施例中，第二晶体管设计的面积小于第一晶体管设计的面积。
在根据本发明构思的原理的示范性实施例中，第二晶体管设计的栅极绝缘膜的厚度小于第一晶体管设计的栅极绝缘膜的厚度。
在根据本发明构思的原理的示范性实施例中，第二晶体管设计的阈值电压低于第一晶体管设计的阈值电压。
在根据本发明构思的原理的示范性实施例中，第二晶体管设计的沟道长度小于第一晶体管设计的沟道长度。
在根据本发明构思的原理的示范性实施例中，第二晶体管设计的漏极-源极电压低于第一晶体管设计的漏极-源极电压。
在根据本发明构思的原理的示范性实施例中，第一晶体管设计和第二晶体管设计中的每一个包括NMOS晶体管设计。
在根据本发明构思的原理的示范性实施例中，第一晶体管设计包括串联连接的第一子晶体管设计和第二子晶体管设计；第一子晶体管设计和第二子晶体管设计是NMOS晶体管设计；第二子晶体管的漏极连接到第一子晶体管的源极；以及所述设计模块用单个第二晶体管设计替代第一子晶体管设计和第二子晶体管设计，其中，操作于堆积模式下的第二晶体管设计的第二漏极-栅极电压高于操作在堆积模式下的第一子晶体管设计的第三漏极-栅极电压和第二子晶体管设计的第四漏极-栅极电压。
在根据本发明构思的原理的示范性实施例中，所述电路包括电平移位和静电放电(ESD)保护电路。
在根据本发明构思的示范性实施例中，一种电路设计方法包括：分析包括多个晶体管的半导体电路设计并且从电路设计内的多个晶体管当中选择第一NMOS晶体管设计，第一NMOS晶体管操作于漏极电压高于栅极电压的区域中的第一NMOS晶体管；以及在半导体电路中用具有比第一NMOS晶体管更小尺寸的第二NMOS晶体管替代第一NMOS晶体管，其中第一NMOS晶体管包括不具有高k介电层的栅极绝缘膜并且第二NMOS晶体管包括具有高k介电层的栅极绝缘膜，操作于堆积模式下的第二NMOS晶体管的第二漏极-栅极电压高于操作于堆积模式下的第一NMOS晶体管的第一漏极-栅极电压。
在根据本发明构思的原理的示范性实施例中，第二NMOS晶体管的栅极绝缘膜的厚度小于第一NMOS晶体管的栅极绝缘膜的厚度。
在根据本发明构思的原理的示范性实施例中，其中，第二NMOS晶体管的沟道长度小于第一NMOS晶体管的沟道长度。
在根据本发明构思的原理的示范性实施例中，第一NMOS晶体管包括串联连接的第一子NMOS晶体管和第二子NMOS晶体管；用第二NMOS晶体管替代第一NMOS晶体管包括用单个第二NMOS晶体管替代第一子NMOS晶体管和第二子NMOS晶体管；以及操作于堆积模式下的第二NMOS晶体管的第二漏极-栅极电压高于操作于堆积模式下的、第一子NMOS晶体管的第三漏极-栅极电压和第二子NMOS晶体管的第四漏极-栅极电压。
在根据本发明构思包括原理包括示范性实施例中，一种计算机可读记录介质包括用于运行电路设计方法的程序，所述电路设计方法包括：分析包括多个晶体管的半导体电路，并且从多个晶体管当中选择第一NMOS晶体管，第一NMOS晶体管操作于漏极电压高于栅极电压的区域中；以及用具有比第一NMOS晶体管更小尺寸的的第二NMOS晶体管替代第一NMOS晶体管，其中，第一NMOS晶体管包括不具有高k介电层的栅极绝缘膜并且第二NMOS晶体管包括具有高k介电层的栅极绝缘膜，并且操作于堆积模式下的第二NMOS晶体管的第二漏极-栅极电压高于操作于堆积模式下的第一NMOS晶体管的第一漏极-栅极电压。
在根据本发明构思的原理的示范性实施例中，一种半导体电路包括：第一晶体管，其对第二节点的反相电压电平选通并且为第一节点供应电源电压；并联连接到第一晶体管的第二晶体管，其对第一节点的反相电压电平选通并且为第二节点供应电源电压；第三晶体管，其对输入信号的电压电平选通并且供应地电压；串联连接到第三晶体管的第四晶体管，其对电源电压选通并且将第三晶体管的输出转移到第一节点；第五晶体管，其对输入信号的反相电压电平选通并且供应地电压；以及串联连接到第五晶体管的第六晶体管，其对电源电压选通并且将第五晶体管的输出转移到第二节点，其中，第一晶体管到第六晶体管包括各自包括高k介电层的栅极绝缘膜。
在根据本发明构思的原理的示范性实施例中，第三晶体管对输入信号的电压电平选通并且下拉第一节点，而且第二晶体管对第一节点的电压电平选通并且上拉第二节点。
在根据本发明构思的原理的示范性实施例中，操作于堆积模式下的第三晶体管和第五晶体管的漏极-栅极电压高于操作于堆积模式下的第四晶体管和第六晶体管的漏极-栅极电压。
在根据本发明构思的原理的示范性实施例中，第三晶体管和第五晶体管的栅极绝缘膜的厚度小于第四晶体管和第六晶体管的栅极绝缘膜的厚度。
在根据本发明构思的原理的示范性实施例中，第三晶体管和第五晶体管的沟道长度小于第四晶体管和第六晶体管的沟道长度。
在根据本发明构思的原理的示范性实施例中，一种电路设计方法包括：分析包括多个MOS晶体管的半导体电路设计，并且选择在电路内以漏极电压高于栅极电压操作的第一晶体管；以及在电路设计中用包括具有高k介电层的栅极绝缘膜的更小的第二晶体管替代第一晶体管。
在根据本发明构思的原理的示范性实施例中，第一晶体管和第二晶体管是NMOS晶体管。
在根据发明构思的原理的示范性实施例中，当晶体管操作于堆积模式下时第二晶体管的漏极-栅极电压高于第一晶体管的漏极-栅极电压。
在根据本发明构思的原理的示范性实施例中，第二晶体管具有比第一晶体管的栅极绝缘层更薄的栅极绝缘层。
在根据本发明构思的原理的示范性实施例中，第二晶体管具有比第一晶体管更短的沟道长度。
附图说明
本发明构思的上述及其他特征和优点将通过参考附图详细描述其最优方案而变得更加明显，附图中：
图1是用于说明根据本发明构思的示范性实施例的电路设计系统的示意图；
图2是用于说明在图1中所示的电路设计系统中使用的三种类型的晶体管的示意图；
图3是用于说明使用图1中所示的电路设计系统的示范性电路设计的示意图；
图4是用于说明使用图1中所示的电路设计系统的另一示范性电路设计的示意图；
图5是用于说明使用图1中所示的电路设计系统的又一示范性电路设计的示意图；
图6是用于说明使用图1中所示的电路设计系统的再一示范性电路设计的示意图；
图7是用于说明使用图1中所示的电路设计系统的示范性半导体电路设计的示意图；
图8是示出图7中所示的半导体电路的操作的时序图；
图9是示出根据本发明构思的示范性实施例的电路设计方法的流程图；
图10是示出根据本发明构思的另一示范性实施例的电路设计方法的流程图；
图11是包括根据本发明构思的一些示范性实施例的半导体电路的电子系统的框图；以及
图12到图14示出根据本发明构思的一些示范性实施例的半导体器件可以应用于其的示范性半导体系统。
具体实施方式
将详细参考附图具体描述各种示范性实施例。然而，本发明构思可以以各种不同的形式具体实现，并且不应当是释为仅仅限制于这里示出的实施例。而是，提供这些实施例为示例以使得本公开将是彻底的和完全的，并且将向本领域技术人员充分传达本发明构思的概念。因此，对于本发明构思的一些实施例来说不描述一些已知的处理、元件和技术。除非另作说明，否则同样的参考标记贯穿附图和所写的描述表示同样的元件，因而将不重复对其的描述。在附图中，层和区域的尺寸和相对尺寸为了清楚而可能夸大。
将理解的是，虽然术语“第一”、“第二”、“第三”等等可以在这里用来描述各种元素、组件、区域、层和/或部分，但是，这些元素、组件、区域、层和/或部分不应当局限于这些术语。这些术语仅仅用于将一个元素、组件、区域、层或部分与另一区域、层或部分区分开。因而，下面讨论的第一元素、组件、区域、层或部分可以称作第二元素、组件、区域、层或部分而不脱离本发明构思的教导。
诸如“在之下”、“下方”、“较下”、“在上方”、“上方”等等的空间相对项可以在这里使用，以便于描述如图中所示一个元素或特征对另一元素(多个)或特征(多个)的相对关系。将理解的是，空间相对术语意图是包括除了图中所绘的方向之外在使用或操作中的设备的不同方向。例如，如果图中的设备反转，则被描述为在其它元素或特征“之下”或“下方”的元素将转向在该其它元素或特征“上方”。因而，示范性术语“下面”和“下方”可以包括上方和下方两个方向。否则，设备可以向东(旋转90度或其它方向)并且从而解释这里使用的空间相对描述符。另外，还将理解的是，当一个元素或层被称作在两个层“之间”时，它可以是在两个层之间的唯一一个层，或者还可以存在一个或多个居间层。
这里使用的术语仅是出于描述特定示范性实施例的目的而不是意在本发明构思的限制。如这里使用的，单数形式的“一”、“一个”和“所述”意在也包括复数形式，除非上下文清楚地指示不是这样。还将理解，术语“包括”和/或“包含”在本说明书中使用时，指定存在所述特征、整体、步骤、操作、元素和/或元件，而不排除存在或增加一个或多个其它特征、整体、步骤、操作、元素、元件和/或其群组。如这里所使用的，术语“和/或”包括一个或多个相关联的所列项中任意一个或全部组合。而且，术语“示范性”是用来指代例子或者图解。
应当明白，当一个元素或层被称作“在其上”、“连接到”、“耦接到”或“邻近于”另一个元素或层时，它可以是直接在其上、连接到、耦接到或邻近于其它元素或层，或者可以存在一个或多个中间元素或层。相反，当一个元素被称作“直接在其上”、“直接连接到”、“直接耦接到”或“紧邻于”另一个元素或层时，没有中间元素或层存在。
除非另外定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属的领域的技术人员通常所理解的相同的意义。还将理解的是，诸如在通常使用的词典中定义的那些术语应该解释为具有与相关技术和/或本说明书的上下文中的意义一致的意义，并且将不以理想化或过度形式化的方式解释，除非清楚地在这里如此定义。
在下文中，将参考图1描述根据本发明的示范性实施例的电路设计系统。
图1是用于示出根据本发明构思的原理的电路设计系统的示范性实施例的示意图。
术语“单元”或者“模块”，如这里所使用的那样，意指但是不局限于执行某些任务的软件或者硬件组件，诸如现场可编程门阵列(FPGA)或者专用集成电路(ASIC)之类。但是，“单元”或“模块”不局限于软件或者硬件。“单元”或者“模块”可以有利地被配置为驻留在可寻址存储介质中并且被配置为在一个或多个处理器上运行。因而，举例来说，“单元”或者“模块”可以包括诸如软件组件、面向对象的软件组件、类组件和任务组件、过程、功能、属性、程序、子程序、程序代码节、驱动器、固件、微码、电路、数据、数据库、数据结构、表格、阵列和变量之类的组件。为所述组件和“单元”或者“模块”提供的功能可以合并成更少的组件和“单元”或者“模块”，或者还被分成附加组件和“单元”或者“模块”。
在根据本发明构思的原理的示范性实施例中，系统和方法可以通过例如测试或者模拟来确定电路设计内MOS晶体管的操作参数，诸如电压。根据本发明构思的原理的系统和方法可以在电路设计中识别以漏极电压高于栅极电压操作的MOS晶体管，并且用更小的晶体管来替代该MOS晶体管。更小的替代的晶体管可能因其具有比原始晶体管更薄的栅极绝缘层或者例如因其具有更短的沟道长度而尺寸更小，并且它可以包括高k介电层。类似地，具有高k介电层的单个晶体管可以替代串联连接的MOS以减小电路的尺寸。在示范性实施例中，替代的晶体管的漏极-栅极电压VDG可以比原始晶体管和漏极-栅极电压VDG更高(也就是说，高于从设计中置换出的晶体管的漏极-栅极电压)。原始晶体管当操作于堆积模式(即，截止状态)下时可能面临降低的可靠性，但是因为替代的晶体管包括高k介电层，所以它可以在保持高漏极-栅极电压的同时通过其物理带隙偏移来保持可靠性。结果，使用根据本发明构思的原理的方法和装置实现的电路可以提供提高的可靠性和减小的尺寸。
参照图1，根据本发明构思的示范性实施例的电路设计系统1包括处理器10、存储器20、设计模块30、储存器40和总线50。
处理器10可以用于执行设计模块30的算术计算，稍后将更加详细地进行描述。在本发明构思的一些实施例中，处理器10可以包括中央处理单元(CPU)和图形处理单元(GPU)中的至少一个。另外，在图1中，仅仅示出一个处理器10，但是本发明构思的方面不限制于此。在本发明构思的一些实施例中，可以提供多个处理器10。换句话说，示出的电路设计系统1可以在许多方面不同，只要它可以在多核环境下被驱动即可。用这样的方式，如果电路设计系统1在多核环境下被驱动，则可以提高计算效率。
虽然没有具体示出，但是为了提高计算能力，处理器10还可以包括高速缓存L1、L2等等。在本发明构思的一些实施例中，处理器10可以是例如诸如现场可编程门阵列(FPGA)这样的半导体器件。
存储器20存储设计模块30使用处理器10执行电路设计操作所需的数据。在本发明构思的一些示范性实施例中，存储器20可以加载稍后将更加详细描述的、存储在储存器40中的多个晶体管设计以便将加载的晶体管设计提供给处理器10，或者可以存储由处理器10设计的电路设计以便随后将电路设计转移到储存器40。
在本发明构思的一些示范性实施例中，存储器20可以是例如诸如双数据速率同步动态随机存取存储器(double data rate synchronous dynamicrandom access memory，DDR SDRAM)、单数据速率同步动态随机存取存储器(single data rate synchronous dynamic random access memory，SDRSDRAM)、低功率双数据速率(low power double data rate，LPDDR)SDRAM或者直接rambus DRAM(RDRAM)这样的任意易失性存储器的半导体存储器，但是本发明构思的方面不限制于此。
设计模块30将根据定义的要求使用采用稍后描述的存储在储存器40中的多个晶体管设计的处理器10来设计电路。
首先，设计模块30分析包括多个晶体管设计的电路设计，并且从多个晶体管设计当中选择在漏极电压高于栅极电压的区域中操作的第一晶体管设计。
具体来说，设计模块30可以接收包括存储在储存器40中的多个晶体管设计的电路设计，并且然后可以识别电路设计的各个晶体管的操作电压。例如，为了识别各个晶体管的操作电压，设计模块可以考虑应用于电路设计的输入信号来对电路设计执行模拟并且对用于控制电路设计的信号进行控制，由此识别各个晶体管的操作电压。在识别各个晶体管的操作电压之后，设计模块30选择在漏极电压高于栅极电压的区域中操作的第一晶体管设计。在本发明构思的一些示范性实施例中，第一晶体管设计可以包括NMOS晶体管。
接下来，设计模块30用第二晶体管设计替代所选择的第一晶体管设计。在示范性实施例中，第二晶体管设计具有比第一晶体管设计小的尺寸。这里使用的术语“尺寸”可以意指晶体管设备的总尺寸或者可以意指特定区域的厚度、长度或宽度或者晶体管器件的特征尺寸。
具体来说，在本发明构思的一些示范性实施例中，由设计模块30替代第一晶体管设计的第二晶体管设计的栅极绝缘膜的厚度可以小于第一晶体管设计的栅极绝缘膜的厚度。在本发明构思的其它一些示范性实施例中，由设计模块30替代第一晶体管设计的第二晶体管设计的沟道长度可以小于第一晶体管设计的沟道长度。在本发明构思的其它示范性实施例中，例如，设计模块30可以选择两个第一晶体管设计，并且可以用一个单个的第二晶体管设计替代所选择的两个第一晶体管设计。
在示范性实施例中，操作于堆积模式下的第二晶体管设计的第二漏极-栅极电压VDG高于操作于堆积模式下的第一晶体管设计的第一漏极-栅极电压VDG。
例如，假定施加于第一晶体管设计的栅极绝缘膜的电压是1V并且施加于第一晶体管设计的漏极的电压是2V。如果第一晶体管设计由于施加于栅极电极的1V电压而操作于反相模式，则可以不牺牲第一晶体管设计的可靠性。但是，如果第一晶体管设计的栅极-源极电压VGS不超过第一晶体管设计的阈值电压以使得第一晶体管设计操作于堆积模式，也就是说，截止状态下，则可能牺牲第一晶体管设计的可靠性。例如，如果施加于第一晶体管的栅极电极的电压是0V，则第一晶体管的漏极-栅极电压VDG是2V，其在本例中超出了保持第一晶体管设计的可靠性的电压范围。
在本发明构思的各种示范性实施例中，当由设计模块30替代的第二晶体管操作于堆积模式下时，第二晶体管具有比第一晶体管高的漏极-栅极电压VDG。在示范性实施例中，因为第二晶体管包括高k介电层，所以对于第二晶体管来说有必要在第二晶体管操作于反相模式下时保持在1V电压下的可靠性。但是，当第二晶体管操作于堆积模式下时，它可以在具有2V的漏极-栅极电压VDG的同时通过物理带隙偏移保持可靠性。另外，因为第二晶体管的尺寸比第一晶体管更小，所以可以在保持可靠性的同时减小电路设计的面积。结果，由此设计的电路可以具有提高的性能并且可以降低功耗。
稍后将详细参考图3到图7描述替代具有比设计模块30选择的第一晶体管设计的尺寸更小的第二晶体管设计的具体实施例。
在本发明构思的一些示范性实施例中，设计模块30可以用软件实现，但是本发明构思的方面不限制于此。在设计模块30用软件实现的本发明构思的一些示范性实施例中，其设计模块30可以以代码的形式存储在储存器40中或者可以以代码的形式存储在与储存器40分离的另一储存器(未示出)中。
储存器40存储设计模块30使用处理器10执行电路设计操作所需要的多个晶体管设计。在示范性实施例中，存储在储存器40中的多个晶体管设计是包括高k介电层的晶体管的设计。也就是说，存储在储存器40中的多个晶体管设计中的每一个可以在其栅极绝缘膜中包括高k介电层。
在本发明构思的一些示范性实施例中，栅极绝缘膜形成在衬底上并且可以包括防止衬底(例如，器件隔离层)与栅极绝缘膜之间的界面失效的界面层，以及形成在界面层上的高k介电层。在本发明构思的一些示范性实施例中，界面层可以包括具有介电常数(k)为9或更小的低k材料层，诸如例如二硅氧化物层(k≒4)或者硅氮氧化物层(根据氧与氮原子的浓度，k≒4～8)。可替换地，界面层可以包括硅酸盐或者上面所列的层的组合。
在本发明构思的一些示范性实施例中，高k介电层可以包括例如从由HfSiON、HfO2、ZrO2、Ta2O5、TiO2、SrTiO3、BaTiO3和SrTiO3组成的组中选择的一个。在本发明构思的一些示范性实施例中，栅极绝缘膜可以根据将要形成的器件的种类形成为适当的厚度，稍后将详细参考图2进行描述。
在本发明构思的一些示范性实施例中，储存器40可以包括例如非易失性存储器件。非易失性存储器件的例子可以包括NAND闪存、NOR闪存、MRAM、PRAM、RRAM等等，但是本发明构思的方面不限制于此。在本发明构思的其它一些示范性实施例中，存储器10可以包括硬盘驱动器(HDD)、固态驱动器(SSD)、诸如CD-ROM或者DVD-ROM之类的光驱和磁存储器。
处理器10、存储器20、设计模块30和存储器40可以通过总线50交换数据。具体来说，总线50的示范性实施例可以包括多层高级高性能总线(AHB)或者多层高级可扩展接口(AXI)，但是本发明构思的方面不限制于此。
图2是用于示出在图1中所示的电路设计系统的示范性实施例中使用的三种类型的晶体管的示意图。
在图2中，示出第一类型晶体管100、第二类型晶体管120和第三类型晶体管140的示范性实施例。在根据本发明构思的示范性实施例的电路设计系统1中，储存器40可以存储针对第一类型晶体管100、第二类型晶体管120和第三类型晶体管140的晶体管设计，并且设计模块30可以通过处理器10使用预存在储存器40中的三种类型的晶体管设计来设计电路。
第一类型晶体管100包括形成在衬底上的栅极电极102、源极区108和漏极区110以及形成在衬底与栅极电极102之间的栅极绝缘膜104。如果第一类型晶体管100导通，则在源极区108与漏极区110之间形成沟道106。由此形成的晶体管的结构也被应用于第二类型晶体管120和第三类型晶体管140，并且将不给出其重复的描述。
第二类型晶体管120包括形成在衬底与栅极电极122之间的栅极绝缘膜124。第二类型晶体管120的栅极绝缘膜124的厚度d2大于第一类型晶体管100的栅极绝缘膜104的厚度d1。因此，包括比第一类型晶体管100的栅极绝缘膜104更厚的栅极绝缘膜124的第二类型晶体管120可能占用更大面积、体积，或者通常在尺寸上比第一类型晶体管更小。包括比第一类型晶体管100的栅极绝缘膜104更厚的栅极绝缘膜124的第二类型晶体管120可以具有比第一类型晶体管100更高的阈值电压。
第三类型晶体管140可以包括形成在源极区148与漏极区150之间的沟道146。第三类型晶体管140的栅极绝缘膜144的厚度d3大于第一类型晶体管100的栅极绝缘膜104的厚度d1，而且第三类型晶体管140的沟道146的长度L3小于第二类型晶体管120的沟道126的长度L2。因此，具有比第二类型晶体管120的沟道126更短的沟道146的第三类型晶体管140可以占用比第二类型晶体管120更小的面积(或者尺寸)。具有比第二类型晶体管120的沟道126更短的沟道146的第三类型晶体管140具有比第二类型晶体管120低的漏极-源极电压VDS。
在本发明构思的一个示范性实施例中，第一类型晶体管100可以包括单个栅极(SG)晶体管，第二类型晶体管120可以包括具有比SG晶体管的栅极绝缘膜更厚的栅极绝缘膜的增强型栅极(EG)晶体管，并且第三类型晶体管140可以包括比SG晶体管的栅极绝缘膜更厚的栅极绝缘膜、以及具有比EG晶体管的沟道长度更小的沟道长度的EGV晶体管，但是本发明构思的方面不限制于此。
在下文中，将参考图3到图7描述根据本发明构思的示范性实施例的、使用存储在电路设计系统1的储存器40中的三种类型的晶体管设计来设计电路的各种示范性实施例。
图3是用于说明使用图1中所示的电路设计系统的示范性电路设计的示意图。
参照图3，根据本发明构思的示范性实施例的电路设计系统1的设计模块30分析包括多个晶体管设计的电路设计，并且选择在漏极电压高于栅极电压的区域中操作的第二类型晶体管设计Q1。
接下来，电路设计系统1的设计模块30查找存储在储存器40中的多个电路设计并且取出针对具有比第二类型晶体管设计Q1尺寸更小的第一类型晶体管设计Q2的晶体管设计。电路设计系统1的设计模块30可以用从储存器40中取出的第一类型晶体管设计Q2替代从电路设计中选择的第二类型晶体管设计Q1。
在示范性实施例中，第一类型晶体管设计Q2是包括高k介电层并且具有比第二类型晶体管设计Q1的栅极绝缘膜更厚的栅极绝缘膜的晶体管设计。第一类型晶体管设计Q2具有比第二类型晶体管设计Q1更小的面积或者尺寸并且具有比第二类型晶体管设计Q1更低的阈值电压。
在示范性实施例中，操作于堆积模式(AC模式)下的第一类型晶体管设计Q2的漏极-栅极电压VDG高于操作于堆积模式下的第二类型晶体管设计Q1的漏极-栅极电压VDG。
如上所述，操作于漏极电压高于栅极电压的区域中的第二类型晶体管设计Q1被第一类型晶体管设计Q2所替代，该第一类型晶体管设计Q2包括具有高k介电层的栅极绝缘膜并且比第二类型晶体管设计Q1小，结果，可以在保持电路的可靠性的同时减小电路设计所需要的面积。
图4是用于示出使用图1中所示的电路设计系统的另一示范性电路设计的示意图。
参照图4，根据本发明构思的示范性实施例的电路设计系统1分析包括多个晶体管设计的电路设计，然后选择在漏极电压高于栅极电压的区域中操作的第二类型晶体管设计Q1。
接下来，电路设计系统1的设计模块30查找存储在储存器40中的多个电路设计并且取出针对具有比第一类型晶体管设计Q2尺寸更小的第三类型晶体管设计Q3的晶体管设计。电路设计系统1的设计模块30可以用从储存器40中取出的第三类型晶体管设计Q3替代由电路设计中选择的第二类型晶体管设计Q1。
在示范性实施例中，第三类型晶体管设计Q3是包括高k介电层的晶体管设计，并且它的沟道比第二类型晶体管设计Q1的沟道更短。第三类型晶体管设计Q3的漏极-源极电压VDS比第二类型晶体管设计Q1的漏极-源极电压更低。
在示范性实施例中，操作于堆积模式下的第三类型晶体管设计Q3的漏极-栅极电压VDG高于操作于堆积模式下的第二类型晶体管设计Q1的漏极-栅极电压VDG。
如上所述，在根据本发明构思的原理的示范性实施例中，操作于漏极电压高于栅极电压的区域中的第二类型晶体管设计Q1被第三类型晶体管设计Q3所替代，该第三类型晶体管设计Q3包括具有高k介电层的栅极绝缘膜并且比第二类型晶体管设计Q1小，由此在保持可靠性的同时减小电路设计的面积。
图5是用于示出使用图1中所示的电路设计系统的另一示范性电路设计的示意图。
参照图5，根据本发明构思的示范性实施例的电路设计系统1分析包括多个晶体管设计的电路设计并且选择包括在漏极电压高于栅极电压的区域中操作的两个子晶体管设计Q4和Q5的晶体管。在本示范性实施例中，两个子晶体管设计Q4和Q5可以彼此串联连接。例如，两个子晶体管设计Q4和Q5可以是NMOS晶体管，并且子晶体管设计Q5的漏极可以连接到子晶体管设计Q4的源极。电路设计系统1的设计模块30查找存储在储存器40中的多个电路设计并且取出与两个子晶体管设计Q4和Q5相同类型的晶体管设计Q6。电路设计系统1的设计模块30可以用一个单个的晶体管设计Q6替代串联连接的两个子晶体管设计Q4和Q5。在示范性实施例中，替代的晶体管设计Q6的漏极电压可以与子晶体管设计Q4的漏极电压相同。
在示范性实施例中，操作于堆积模式下的晶体管设计Q6的漏极-栅极电压VDG高于操作于堆积模式下的子晶体管设计Q4和Q5中的每一个的漏极-栅极电压VDG。
如上所述，串联连接的两个子晶体管设计Q4和Q5被晶体管设计Q6替代，该晶体管设计Q6包括采用高k介电层的栅极绝缘膜并且具有与两个子晶体管设计Q4和Q5相同类型，由此在保持可靠性的同时减小电路设计的面积。
图6是用于示出使用图1中所示的电路设计系统的另一示范性电路设计的示意图。
参照图6，根据本发明构思的示范性实施例的电路设计系统1分析包括多个晶体管设计的电路设计，然后选择包括在漏极电压高于栅极电压的区域中操作的两个子晶体管设计Q4和Q5的晶体管。在本示范性实施例中，两个子晶体管设计Q4和Q5可以串联连接。例如，两个子晶体管设计Q4和Q5可以是NMOS晶体管，并且子晶体管设计Q5的漏极可以连接到子晶体管设计Q4的源极。电路设计系统1的设计模块30查找存储在储存器40中的多个电路设计并且取出与两个子晶体管设计Q4和Q5不同类型的晶体管设计Q7。在示范性实施例中，晶体管设计Q7可以包括比两个子晶体管设计Q4和Q5中的每一个的栅极绝缘膜都更厚的栅极绝缘膜。电路设计系统1的设计模块30可以用一个单个的晶体管设计Q7替代由电路设计选择的串联连接的两个子晶体管设计Q4和Q5。在示范性实施例中，替代的晶体管设计Q7的漏极电压可以与子晶体管设计Q4的漏极电压相同。
在示范性实施例中，晶体管设计Q7是包括高k介电层的晶体管设计，并且晶体管设计Q7的栅极绝缘膜的厚度可以大于两个子晶体管设计Q4和Q5中的每一个的栅极绝缘膜的厚度。在根据本发明构思的原理的示范性实施例中，即使栅极绝缘膜的厚度增加(例如，Q7的栅极绝缘膜的厚度大于Q4和Q5的栅极绝缘膜的厚度)，栅极绝缘膜的厚度的增加量小于一个单个的晶体管设计Q7替代两个子晶体管设计Q4和Q5的尺寸的降低量。因此，晶体管设计Q7具有比两个子晶体管设计Q4和Q5更小的尺寸。
在示范性实施例中，操作于堆积模式下的晶体管设计Q7的漏极-栅极电压VDG高于操作于堆积模式下的子晶体管设计Q4和Q5中的每一个的漏极-栅极电压VDG。
如上所述，串联连接的两个子晶体管设计Q4和Q5被晶体管设计Q7替代，该晶体管设计Q7包括具有高k介电层的栅极绝缘膜并且具有与两个子晶体管设计Q4和Q5不同的类型，由此在保持可靠性的同时减小电路设计的面积。
在本发明构思的一些示范性实施例中，前述晶体管设计可以包括NMOS晶体管设计，但是本发明构思的方面不限制于此。在本发明构思的示范性实施例中，由电路设计系统1设计的电路可以包括电平移位或者静电放电(electrostatic discharge，ESD)保护电路，但是本发明构思的方面不限制于此。
图7是用于示出使用图1中所示的电路设计系统的示范性半导体电路设计的示意图。
参照图7，使用根据本发明构思的示范性实施例的电路设计系统设计的半导体电路2包括晶体管P1、P2、N1、N2、N3和N4。在示范性实施例中，晶体管P1、P2、N1、N2、N3和N4中的每一个可以包括具有高k介电层的栅极绝缘膜。
第一晶体管P1对第二节点Z2的电压电平选通并且为第一节点Z1供应电源电压VDD，而且第二晶体管P2并联连接到第一晶体管P1并且对第一节点Z1的电压电平选通，并且为第二节点Z2供应电源电压VDD。
第三晶体管N3对输入信号IN的电压电平选通并且供应地电压，第四晶体管N1串联连接到第三晶体管N3并且对电源电压VDD选通，并且将第三晶体管N3的输出转移到第一节点Z1。
第五晶体管N4对输入信号IN的反相电压电平选通并且供应地电压，并且第六晶体管N2串联连接到第五晶体管N4并且对电源电压VDD选通，并且将第五晶体管N4的输出转移到第二节点Z2。
在本发明构思的一些示范性实施例中，可操作于堆积模式下的第三晶体管N3和第五晶体管N4中的每一个的漏极-栅极电压VDG可以比堆积模式下的第四晶体管N1和第六晶体管N2中的每一个的漏极-栅极电压VDG更高。
在本发明构思的一些示范性实施例中，第三晶体管N3和第五晶体管N4的栅极绝缘膜的厚度可以小于第四晶体管N1和第六晶体管N2的栅极绝缘膜的厚度。
在本发明构思的一些示范性实施例中，第三晶体管N3和第五晶体管N4的沟道长度可以小于第四晶体管N1和第六晶体管N2的沟道长度。
图8是示出图7中所示的半导体电路的操作的时序图。
与图7一起参照图8，第三晶体管N3可以对输入信号IN的电压电平选通并且可以下拉第一节点Z1，第二晶体管P2可以对第一节点Z1的电压电平选通并且可以上拉第二节点Z2。
具体来说，如图8的时段T1中所示，其中输入信号IN的电压电平是“高”，对输入信号IN的电压电平选通的第三晶体管N3和被电源电压VDD选通的第四晶体管N1被导通。因此，第一节点Z1的电压电平变成“低”，并且对第一节点Z1的电压选通的第二晶体管P2被导通以为输出OUT供应电源电压VDD。
假定输入信号IN的“高”电压电平是VDD1并且连接到第二晶体管P2的源极的电源电压是VDD2，输入信号IN的“高”电压电平——其在图8的时段T1中被输入作为VDD1电平——被电平移位到具有电压电平VDD2。
类似地，第五晶体管N4可以对输入信号IN的反相电压电平选通并且可以下拉第二节点Z2，并且第一晶体管P1可以对第二节点Z2的电压电平选通并且可以上拉第一节点Z1。
具体来说，如图8的时段T2中所示，其中输入信号IN的电压电平是“低”，对输入信号IN的电压电平选通的第五晶体管N4和被电源电压VDD选通的第六晶体管N2被导通。因此，第二节点Z2的电压电平变成“低”，并且对第二节点Z2的反相电压选通的第一晶体管P1被导通以为第一节点Z1供应电源电压VDD。因此，图8的时段T2中的电压电平变成“低”，例如，0V。
图9是示出根据本发明构思的示范性实施例的电路设计方法的流程图。参照图9，根据本发明构思的示范性实施例的电路设计方法包括分析包括多个晶体管的半导体电路(S901)，从多个晶体管当中选择操作于漏极电压高于栅极电压的区域中的第一晶体管(S903)，用具有比第一晶体管更小尺寸的第二晶体管替代所选择的第一晶体管(S905)，以及设置第二晶体管的操作模式在堆积模式下(S907)。在示范性实施例中，第二晶体管包括具有高k介电层的栅极绝缘膜。
在本发明构思的一些示范性实施例中，第二晶体管的栅极绝缘膜的厚度可以小于第一晶体管的栅极绝缘膜的厚度。在本发明构思的一些示范性实施例中，第二晶体管设计的沟道长度可以比第一晶体管设计的沟道长度更短。
在示范性实施例中，操作于堆积模式下的第二晶体管设计的第二漏极-栅极电压高于操作于堆积模式下的第一晶体管设计的第一漏极-栅极电压。
图10是示出根据本发明构思的另一示范性实施例的电路设计方法的流程图。
参照图10，根据本发明构思的另一示范性实施例的电路设计方法包括分析包括多个晶体管的半导体电路(S1001)，从多个晶体管当中选择包括串联连接的第一子晶体管和第二子晶体管的第一晶体管，第一晶体管操作于漏极电压高于栅极电压的区域中(S1003)，用单个第二晶体管替代第一子晶体管和第二子晶体管(S1005)，以及设置第二晶体管的操作模式在堆积模式下(S1007)。在示范性实施例中，第二晶体管包括具有高k介电层的栅极绝缘膜。
在本发明构思的一些示范性实施例中，第一子晶体管和第二晶体管和第二晶体管可以是具有相同类型的晶体管。在本发明构思的一些示范性实施例中，第二晶体管可以是包括比第一子晶体管和第二子晶体管更厚的栅极绝缘膜的晶体管。
在示范性实施例中，操作于堆积模式下的第二晶体管设计的第二漏极-栅极电压可以比操作于堆积模式下的第一子晶体管设计的第三漏极-栅极电压和第二子晶体管设计的第四漏极-栅极电压更高。
在本发明构思的一些示范性实施例中，计算机可读记录介质可以包括用于运行图9和图10中所示的电路设计方法的程序。在本发明构思的一些示范性实施例中，计算机可读记录介质可以相应于电路设计系统1的储存器40，并且程序可以在电路设计系统1的处理器10上运行。
接下来，将参考图11描述包括根据本发明的一些示范性实施例的半导体电路的电子系统。
图11是包括根据本发明构思的一些示范性实施例的半导体电路的电子系统的框图。
参照图11，电子系统1100可以包括控制器1110、输入/输出设备(I/O)1120、存储设备1130、接口1140和总线1150。控制器1110、I/O 1120、存储设备1130和/或接口1140可以通过总线1150连接到彼此。总线1150相应于数据通过其移动的路径。
控制器1110可以包括微处理器、数字信号处理器、微控制器和具有类似这些元件的功能的功能的逻辑元件。I/O 1120可以包括键盘垫、键盘、显示设备等等。存储设备1130可以存储数据和/或命令。接口1140可以执行发送数据到通信网络或者从通信网络接收数据的功能。接口1140可以是有线的或者无线的。例如，接口1140可以包括天线或者有线/无线收发机等等。
虽然未示出，但是电子系统1100还可以包括高速DRAM和/或SRAM作为提高控制器1110的操作的操作存储器。在示范性实施例中，根据本发明构思的示范性实施例的半导体器件可以采用作为操作存储器。另外，根据本发明构思的示范性实施例的半导体电路可以提供于存储设备1130中或者可以提供于例如控制器1110或者I/O 1120的一些组件中。
电子系统1100可以应用于例如个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、数字音乐播放器、存储卡或者有能力在无线环境中发送和/或接收信息任一类型的电子设备。
图12到图14示出根据本发明构思的一些示范性实施例的半导体器件可以应用于其的示范性半导体系统。
图12示出根据本发明构思的示范性实施例的半导体器件应用于平板计算机(1200)的例子，图13示出根据本发明构思的示范性实施例的半导体器件应用于笔记本计算机(1300)的例子，图14示出根据本发明构思的示范性实施例的半导体器件应用于智能电话(1400)的例子。可以对平板PC1200、笔记本计算机1300、智能电话1400等等采用根据本发明构思的一些示范性实施例的半导体电路中的至少一个。
根据本发明构思的一些示范性实施例的半导体电路也可以应用于这里没有示出的其它IC器件。也就是说，在上述实施例中，仅仅平板PC 1200、笔记本计算机1300和智能电话1400被例证为了根据本发明构思的示范性实施例的半导体系统，但是本发明构思的方面不限制于此。
在本发明构思的一些示范性实施例中，半导体系统可以实现为计算机、超移动个人计算机(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、电子书、便携多媒体播放器(PMP)、便携游戏机、导航设备、黑盒子、数字照相机、3维(3D)电视、数字录音机、数字音频播放器、数字图像记录仪、数字图像播放器、数字视频记录仪、数字视频播放器等等。
虽然已经参考本发明的实施例具体示出并且描述了本发明构思，但是本领域技术人员将理解的是，在形式和细节上可以在这里进行各种变化而不脱离如以下权利要求所定义的本发明构思的精神和范围。因此，期望所给出的实施例在各方面都将视为说明性的而非限制性的，引用所附权利要求而非上述描述来指示本发明构思的范围。

Claims (20)

1.一种半导体电路，包括：
第一晶体管P1，其对第二节点Z2的电压电平选通并且为第一节点Z1供应电源电压；
并联连接到第一晶体管P1的第二晶体管P2，其对第一节点Z1的电压电平选通并且为第二节点Z2供应电源电压；
第三晶体管N3，其对输入信号的电压电平选通并且供应地电压；
串联连接到第三晶体管N3的第四晶体管N1，其对电源电压选通并且将第三晶体管N3的输出转移到第一节点Z1；
第五晶体管N4，其对输入信号的反相电压电平选通并且供应地电压；以及
串联连接到第五晶体管N4的第六晶体管N2，其对电源电压选通并且将第五晶体管N4的输出转移到第二节点Z2，
其中，第三晶体管N3和第四晶体管N4包括高k介电层。
2.如权利要求1所述的半导体电路，其中，操作于堆积模式下的第三晶体管N3和第五晶体管N4的漏极-栅极电压高于操作于堆积模式下的第四晶体管N1和第六晶体管N2的漏极-栅极电压。
3.如权利要求1所述的半导体电路，其中，第三晶体管N3和第五晶体管N4的栅极绝缘膜的厚度小于第四晶体管N1和第六晶体管N2的栅极绝缘膜的厚度。
4.如权利要求1所述的半导体电路，其中，第三晶体管N3和第五晶体管N4的沟道长度小于第四晶体管N1和第六晶体管N2的沟道长度。
5.如权利要求1所述的半导体电路，其中，第三晶体管N3对输入信号的电压电平选通并且下拉第一节点Z1，以及第二晶体管P2对第一节点Z1的电压电平选通并且上拉第二节点Z2。
6.如权利要求5所述的半导体电路，其中，当输入信号的电压电平是第一电压电平时，第三晶体管N3和第四晶体管N1导通，并且第一节点Z1的电压电平是不同于第一电压电平的第二电压电平。
7.如权利要求5所述的半导体电路，其中，当输入信号的电压电平是第一电压电平时，第二晶体管P2导通。
8.如权利要求1所述的半导体电路，其中，第五晶体管N4对输入信号的电压电平选通并且下拉第二节点Z2，以及第一晶体管P1对第二节点Z2的电压电平选通并且上拉第一节点Z1。
9.如权利要求8所述的半导体电路，其中，当输入信号的电压电平是第二电压电平时，第五晶体管N4和第六晶体管N2导通，并且第二节点Z2的电压电平是第二电压电平。
10.如权利要求8所述的半导体电路，其中，当输入信号的电压电平是第一电压电平时，第一晶体管P1导通。
11.一种半导体电路，包括：
第一晶体管P1，其对第二节点Z2的电压电平选通并且为第一节点Z1供应电源电压；
并联连接到第一晶体管P1的第二晶体管P2，其对第一节点Z1的电压电平选通并且为第二节点Z2供应电源电压；
第三晶体管N3，其对输入信号的电压电平选通并且供应地电压；
串联连接到第三晶体管N3的第四晶体管N1，其对电源电压选通并且将第三晶体管N3的输出转移到第一节点Z1；
第五晶体管N4，其对输入信号的反相电压电平选通并且供应地电压；以及
串联连接到第五晶体管N4的第六晶体管N2，其对电源电压选通并且将第五晶体管N4的输出转移到第二节点Z2，
其中，第三晶体管N3的面积小于第四晶体管N1的面积，并且第五晶体管N4的面积小于第六晶体管N2的面积。
12.如权利要求11所述的半导体电路，其中，操作于堆积模式下的第三晶体管N3和第五晶体管N4的漏极-栅极电压高于操作于堆积模式下的第四晶体管N1和第六晶体管N2的漏极-栅极电压。
13.如权利要求11所述的半导体电路，其中，第三晶体管N3和第五晶体管N4的栅极绝缘膜的厚度小于第四晶体管N1和第六晶体管N2的栅极绝缘膜的厚度。
14.如权利要求11所述的半导体电路，其中，第三晶体管N3和第五晶体管N4的沟道长度小于第四晶体管N1和第六晶体管N2的沟道长度。
15.如权利要求11所述的半导体电路，其中，第三晶体管N3和第五晶体管N4的阈值电压低于第四晶体管N1和第六晶体管N2的阈值电压。
16.一种半导体电路，包括：
第二晶体管P2，其对第一节点Z1的电压电平选通并且为输出节点供应电源电压；
第三晶体管N3，其对输入信号的电压电平选通并且供应地电压；以及
串联连接到第三晶体管N3的第四晶体管N1，其对电源电压选通并且将第三晶体管N3的输出转移到第一节点Z1；
其中，输入信号的电压电平偏移到由导通的第二晶体管P2提供的电源电压的电压电平，以及
其中，第三晶体管N3的栅极绝缘膜的厚度小于第四晶体管N1的栅极绝缘膜的厚度。
17.如权利要求16所述的半导体电路，其中，操作于堆积模式下的第三晶体管N3的漏极-栅极电压高于操作于堆积模式下的第四晶体管N1的漏极-栅极电压。
18.如权利要求16所述的半导体电路，其中，第三晶体管N3的沟道长度小于第四晶体管N1的沟道长度。
19.如权利要求16所述的半导体电路，其中，第三晶体管N3的阈值电压低于第四晶体管N1的阈值电压。
20.如权利要求16所述的半导体电路，其中，第三晶体管N3的面积小于第四晶体管N1的面积。
CN201610079496.5A 2015-02-04 2016-02-04 电路设计系统与使用该系统设计的半导体电路 Active CN105843981B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150017098A KR102315333B1 (ko) 2015-02-04 2015-02-04 회로 디자인 시스템 및 이를 이용한 반도체 회로
KR10-2015-0017098 2015-02-04

Publications (2)

Publication Number Publication Date
CN105843981A true CN105843981A (zh) 2016-08-10
CN105843981B CN105843981B (zh) 2021-06-08

Family

ID=56554661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610079496.5A Active CN105843981B (zh) 2015-02-04 2016-02-04 电路设计系统与使用该系统设计的半导体电路

Country Status (3)

Country Link
US (2) US20160225769A1 (zh)
KR (1) KR102315333B1 (zh)
CN (1) CN105843981B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109740277A (zh) * 2019-01-11 2019-05-10 中国科学院微电子研究所 一种集成电路版图设计优化方法和系统
CN111448613A (zh) * 2017-12-12 2020-07-24 索尼半导体解决方案公司 半导体电路和半导体电路系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102315333B1 (ko) * 2015-02-04 2021-10-19 삼성전자주식회사 회로 디자인 시스템 및 이를 이용한 반도체 회로

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286361A (zh) * 2007-04-10 2008-10-15 松下电器产业株式会社 半导体存储器件
CN101740627A (zh) * 2008-11-26 2010-06-16 阿尔特拉公司 非对称金属-氧化物-半导体晶体管
CN102347363A (zh) * 2010-07-21 2012-02-08 国际商业机器公司 采用氟和氮掺杂的基板平衡功率和性能的方法和系统
CN102460681A (zh) * 2009-05-15 2012-05-16 格罗方德半导体公司 稳定栅极介电层前藉由扩散栅极介电覆盖层调整复杂晶体管的阈值电压
CN102738161A (zh) * 2012-07-16 2012-10-17 西安电子科技大学 一种双多晶双应变混合晶面Si基BiCMOS集成器件及制备方法
CN103165535A (zh) * 2011-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 互补型金属氧化物半导体管金属栅电极的制作方法
CN103314340A (zh) * 2010-12-17 2013-09-18 高通股份有限公司 低功率通电控制电路的方法和实施方案
US8719759B1 (en) * 2013-02-27 2014-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Area optimized series gate layout structure for FINFET array
CN104347561A (zh) * 2013-07-26 2015-02-11 英飞凌科技股份有限公司 具有无源器件的芯片封装

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821800A (en) 1997-02-11 1998-10-13 Advanced Micro Devices, Inc. High-voltage CMOS level shifter
KR100266633B1 (ko) * 1997-10-10 2000-09-15 김영환 레벨 쉬프터 회로
US6002290A (en) 1997-12-23 1999-12-14 Sarnoff Corporation Crisscross voltage level shifter
JP3658280B2 (ja) 2000-06-09 2005-06-08 シャープ株式会社 電圧レベルシフタ回路およびそれを用いた不揮発性半導体記憶装置
US6556061B1 (en) 2001-02-20 2003-04-29 Taiwan Semiconductor Manufacturing Company Level shifter with zero threshold device for ultra-deep submicron CMOS designs
KR100500013B1 (ko) * 2001-04-02 2005-07-12 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
JP4327411B2 (ja) 2001-08-31 2009-09-09 株式会社ルネサステクノロジ 半導体装置
US6700407B1 (en) 2001-12-04 2004-03-02 National Semiconductor Corporation Extended voltage range level shifter
US6614283B1 (en) 2002-04-19 2003-09-02 Lsi Logic Corporation Voltage level shifter
US6642769B1 (en) 2002-07-23 2003-11-04 Faraday Technology Corporation High speed voltage level shifter with a low input voltage
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
KR20070013086A (ko) * 2005-07-25 2007-01-30 삼성전자주식회사 반도체 메모리 소자의 레벨 쉬프터 회로
KR100774893B1 (ko) * 2006-07-28 2007-11-08 전자부품연구원 레벨 쉬프터 회로
JP2009020703A (ja) * 2007-07-12 2009-01-29 Fujitsu Ltd ストレージ装置、ストレージ管理装置、ストレージ管理方法、およびストレージ管理プログラム
CN101868919B (zh) * 2007-12-20 2014-05-07 夏普株式会社 缓冲器和显示装置
JP2009207031A (ja) 2008-02-29 2009-09-10 Hitachi Ltd 増幅回路
US8502317B2 (en) 2009-02-06 2013-08-06 Leendert Jan van den Berg Level shifter circuits for integrated circuits
US8313994B2 (en) 2009-03-26 2012-11-20 Tokyo Electron Limited Method for forming a high-K gate stack with reduced effective oxide thickness
US20100244206A1 (en) 2009-03-31 2010-09-30 International Business Machines Corporation Method and structure for threshold voltage control and drive current improvement for high-k metal gate transistors
KR101773641B1 (ko) 2010-01-22 2017-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012070333A (ja) 2010-09-27 2012-04-05 Rohm Co Ltd レベルシフト回路及びそれを用いたスイッチングレギュレータ
JP6013680B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI580189B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 位準位移電路及半導體積體電路
EP2693639B1 (en) 2012-07-30 2015-09-09 Nxp B.V. Cascoded semiconductor devices
TWI508452B (zh) 2013-10-04 2015-11-11 Raydium Semiconductor Corp 驅動電路之位準偏移器及其運作方法
US20150132938A1 (en) * 2013-11-13 2015-05-14 Intermolecular, Inc. Methods and Systems for Forming Reliable Gate Stack on Semiconductors
KR102315333B1 (ko) * 2015-02-04 2021-10-19 삼성전자주식회사 회로 디자인 시스템 및 이를 이용한 반도체 회로

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286361A (zh) * 2007-04-10 2008-10-15 松下电器产业株式会社 半导体存储器件
CN101740627A (zh) * 2008-11-26 2010-06-16 阿尔特拉公司 非对称金属-氧化物-半导体晶体管
CN102460681A (zh) * 2009-05-15 2012-05-16 格罗方德半导体公司 稳定栅极介电层前藉由扩散栅极介电覆盖层调整复杂晶体管的阈值电压
CN102347363A (zh) * 2010-07-21 2012-02-08 国际商业机器公司 采用氟和氮掺杂的基板平衡功率和性能的方法和系统
CN103314340A (zh) * 2010-12-17 2013-09-18 高通股份有限公司 低功率通电控制电路的方法和实施方案
CN103165535A (zh) * 2011-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 互补型金属氧化物半导体管金属栅电极的制作方法
CN102738161A (zh) * 2012-07-16 2012-10-17 西安电子科技大学 一种双多晶双应变混合晶面Si基BiCMOS集成器件及制备方法
US8719759B1 (en) * 2013-02-27 2014-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Area optimized series gate layout structure for FINFET array
CN104347561A (zh) * 2013-07-26 2015-02-11 英飞凌科技股份有限公司 具有无源器件的芯片封装

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JACK KAVALIEROS 等: "Tri-Gate Transistor Architecture with High-k Gate Dielectrics, Metal Gates and Strain Engineering", 《2006 SYMPOSIUM ON VLSI TECHNOLOGY DIGEST OF TECHNICAL PAPERS》 *
申玉芳 等: "高介电聚合物/无机复合材料研究进展", 《材料导报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111448613A (zh) * 2017-12-12 2020-07-24 索尼半导体解决方案公司 半导体电路和半导体电路系统
CN109740277A (zh) * 2019-01-11 2019-05-10 中国科学院微电子研究所 一种集成电路版图设计优化方法和系统

Also Published As

Publication number Publication date
US20180006034A1 (en) 2018-01-04
US10276571B2 (en) 2019-04-30
KR20160095748A (ko) 2016-08-12
CN105843981B (zh) 2021-06-08
US20160225769A1 (en) 2016-08-04
KR102315333B1 (ko) 2021-10-19

Similar Documents

Publication Publication Date Title
US9429618B2 (en) Semiconductor integrated circuit device having function for detecting degradation of semiconductor device and method of driving the same
KR101802882B1 (ko) 저항성 메모리를 사용하는 기억을 갖는 메모리 셀
CN204791989U (zh) 耐高电压的字线驱动器和包含该字线驱动器的存储器及其系统
US9082486B2 (en) Row decoding circuit and memory
US10566977B2 (en) Clock gating circuit
CN105843981A (zh) 电路设计系统与使用该系统设计的半导体电路
CN106463509B (zh) 基于负微分电阻的存储器
US9478532B2 (en) Electro static discharge protection circuit and electronic device having the same
TW201638812A (zh) 半導體佈局中單元配置的方法及其系統
US10553282B2 (en) Content addressable memory cell and array
US10347830B2 (en) Non-volatile register file including memory cells having conductive oxide memory element
US10379600B2 (en) Method of modifying a power mesh
US9450584B2 (en) Semiconductor device
CN106537590B (zh) 非易失性一次性可编程存储器器件
CN107545922A (zh) 内容地址存储单元电路及其写操作方法、存储器
US9876500B2 (en) Semiconductor circuit
KR20110108125A (ko) 집적 회로 장치, 그리고 그것을 포함하는 컴퓨팅 시스템
US9312857B2 (en) Semiconductor circuit
TWI799299B (zh) 記憶體結構
US10784250B2 (en) Sub-device field-effect transistor architecture for integrated circuits
JP4088645B2 (ja) Ｌｓｉシステム設計方法
CN106571162B (zh) Cmos非易失存储器单元电路
CN107481745A (zh) 一种负升压电路、半导体器件及电子装置
JP2002175342A (ja) Ｌｓｉシステム設計方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant