CN105825988A - 贴片电阻的封装方法以及贴片电阻 - Google Patents

Abstract

本发明涉及一种贴片电阻的封装方法以及贴片电阻。所述封装方法包括步骤：在基板的正面生成电阻体；在所述基板的第一横截面生成与所述电阻体连接的电极；其中所述第一横截面为与所述正面的长边相交的截面，所述长边为所述正面中边长最长的边。所述贴片电阻包括基板、电阻体和电极，所述电阻体和所述电极相连，所述电极位于所述基板的第一横截面，其中所述第一横截面为与所述基板的正面的长边相交的截面，所述正面为所述基板上生成有所述电阻体的表面，所述长边为所述正面中边长最长的边。本发明大大降低了贴片电阻的阻值，在获得大功率电阻时，仅需要数量较少的贴片电阻即可以实现，降低了占用面积，节省了电路空间。

Description

贴片电阻的封装方法以及贴片电阻

技术领域

本发明涉及电子信息技术领域，特别是涉及一种贴片电阻的封装方法、一种贴片电阻。

背景技术

大功率电阻在电路中使用较多，若直接使用单个大功率电阻，则存在电阻封装比较大(一般是0805封装)且价格昂贵的缺陷。所以，在实际应用中，一般采用多个电阻并联的方式获得大功率电阻。

如图1所示，为采用多个0欧电阻并联的方式获得大功率电阻的电路示意图。单个0欧电阻允许的功率是有限的，通过多个0欧电阻并联，分流电流，这样每个0欧电阻只需要负担比较小的一个功率，整体上就可以实现大功率电阻。

0欧电阻一般会有微小的阻值，通过上述方案获得大功率电阻时，需要数量较多的0欧电阻才能实现，占用面积较大，造成电路空间的浪费。

发明内容

基于此，有必要针对上述问题，提供一种贴片电阻的封装方法以及贴片电阻，通过对常规封装方式的改变降低贴片电阻的阻值，从而降低大功率电阻实现时所需要的贴片电阻的数量。

为了达到上述目的，本发明采取的技术方案如下：

一种贴片电阻的封装方法，包括步骤：

在基板的正面生成电阻体；

在所述基板的第一横截面生成与所述电阻体连接的电极；其中所述第一横截面为与所述正面的长边相交的截面，所述长边为所述正面中边长最长的边。

一种贴片电阻，包括基板、电阻体和电极，所述电阻体和所述电极相连，所述电极位于所述基板的第一横截面，其中所述第一横截面为与所述基板的正面的长边相交的截面，所述正面为所述基板上生成有所述电阻体的表面，所述长边为所述正面中边长最长的边。

本发明贴片电阻的封装方法以及贴片电阻，更改现有技术中电极的位置，即现有技术中电极设置在短边所在的横截面，本发明将电极更改为长边所在的横截面，从而提高了电阻体电流方向的截面积，降低了电阻体的长度，从而大大降低了贴片电阻的阻值，因而贴片电阻能通过更大的电流，承受更大的功率。所以在获得大功率电阻时，仅需要数量较少的贴片电阻即可以实现，降低了占用面积，节省了电路空间。另外，由于大功率电阻需要较少的贴片电阻，节省了成本。

附图说明

图1为现有技术中实现大功率电阻的电路示意图；

图2为现有技术中贴片电阻的结构示意图；

图3为现有技术中贴片电阻的电流方向示意图；

图4为本发明贴片电阻的封装方法实施例的流程示意图；

图5为本发明步骤S110实施例的流程示意图；

图6为本发明贴片电阻的电流方向示意图；

图7为本发明贴片电阻实施例的结构示意图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及取得的效果，下面结合附图及较佳实施例，通过比较现有技术中的技术方案和本发明技术方案的方式，对本发明的技术方案，进行清楚和完整的描述。

首先对现有技术中贴片电阻的封装方式进行说明：

目前在进行贴片电阻封装时，一般是在基板的正面的生成电阻体，然后在短边所在的横截面生成电极，短边即基板的正面中边长最短的边。例如，一般将长方形的长度较长的一组边称作为长，将长度较短的一组边称作为宽，则现有技术中的电极位于宽所在的横截面。如图2所示，为现有技术中的贴片电阻，斜向虚线部分表示陶瓷基板，陶瓷基板上的长方形线框表示生成的电阻体，长边两端的黑色填充区域表示电极。

如图3所示，为现有技术中贴片电阻的电流方向示意图，黑色填充区域即为电极所在的横截面。根据电阻公式可知现有技术中的贴片电阻的阻值R₁为：

$R_1=\mathrm{\ρ}\frac{L_1}{S_1}---\left(1\right)$

其中，ρ为电阻体的电阻率，为常数，L₁为电阻体的长度，S₁为电阻体电流方向的截面积。

无论贴片电阻采用毫欧电阻、0欧电阻或者其它阻值较小的电阻，电阻值均不可能为0，一般会有一个微小的阻值。例如，0欧电阻的阻值一般为50mΩ(毫欧)。电阻越大电流通过这个电阻时发热就越多，因此这个阻值会影响电阻的过电流能力。在实现大功率电阻时，贴片电阻的阻值越小越好。所以本发明通过改变贴片电阻的封装方式来降低贴片电阻的阻值，从而使其承受更大的电流。下面对本发明贴片电阻的封装方法进行详细说明：

如图4所示，一种贴片电阻的封装方法，包括步骤：

S110、在基板的正面生成电阻体；

S120、在所述基板的第一横截面生成与所述电阻体连接的电极；其中所述第一横截面为与所述正面的长边相交的截面，所述长边为所述正面中边长最长的边。

由于本发明主要是为了实现大功率电阻，所以贴片电阻采用电阻值很小的电阻，例如0欧电阻和毫欧电阻等。基板可以采用陶瓷基板。由于本发明是对常规贴片电阻封装的改进，所以在一个实施例中，基板为长方体基板。

本发明在进行贴片电阻封装时，在基板的正面生成电阻体，然后在长边所在的横截面生成电极。长边即基板的正面中边长最长的边。例如，一般将长方形的长度较长的一组边称作为长，将长度较短的一组边称作为宽，则电极位于长所在的横截面。

在一个实施例中，如图5所示，在基板的正面生成电阻体的步骤可以包括：

S1101、将电阻体印刷在所述基板的正面；

S1102、对印刷后的电阻体进行烧结。

为了方便电阻体的烧结，在一个实施例中，可以沿着所述正面的长边烧结电阻体。需要说明的是，本发明并不对电阻体的具体生成方式做出限定，电阻体的生成可以根据现有技术中已有的任何方式实现。

如图6所示，为本发明贴片电阻的电流方向示意图，黑色填充部分即为电极所在的横截面。根据电阻公式可知本发明贴片电阻的阻值R₂为：

$R_2=\mathrm{\ρ}\frac{L_2}{S_2}---\left(2\right)$

其中，ρ为电阻体的电阻率，为常数，L₂为电阻体的长度，S₂为电阻体电流方向的截面积。

由公式(1)和公式(2)可以看出，在电阻体的电阻率相同的情况下，由于本发明将电极设置在长边所在的横截面，L₂小于L₁，S₂大于S₁，所以R₂要小于R₁。因而本发明通过改变贴片电阻的电极的位置，大大降低了贴片电阻的阻值，提高了贴片电阻的过电流能力，从而在获得大功率电阻时，所需要的贴片电阻的数量较少，节省了电路空间和成本。

基于同一发明构思，本发明还提供一种贴片电阻，下面对本发明贴片电阻的具体实施方式做详细描述。

如图7所示，一种贴片电阻，包括基板110、电阻体120和电极130，所述电阻体120和所述电极130相连，所述电极130位于所述基板110的第一横截面(如图7所示的黑色填充区域)，其中所述第一横截面为与所述基板110的正面的长边相交的截面，所述正面为所述基板110上生成有所述电阻体120的表面，所述长边为所述正面中边长最长的边。

由于本发明主要是为了实现大功率电阻，所以贴片电阻采用电阻值很小的电阻，例如0欧电阻和毫欧电阻等。基板可以采用陶瓷基板。由于本发明是对常规贴片电阻封装的改进，所以在一个实施例中，基板为长方体基板。

本发明的贴片电阻，基板上有电阻体的一面称之为基板的正面，电极位于长边所在的横截面。长边即基板的正面中边长最长的边。例如，一般将长方形的长度较长的一组边称作为长，将长度较短的一组边称作为宽，则电极位于长所在的横截面，也即图7中的黑色填充区域。

在一个实施例中，所述电阻体120印刷和烧结在所述基板110的正面。为了方便电阻体的烧结，在一个实施例中，所述电阻体120可以沿着所述正面的长边烧结在所述基板110的正面。需要说明的是，本发明并不对电阻体的具体生成方式做出限制，电阻体的生成可以根据现有技术中已有的任何方式实现。

相较于现有技术中电极位于短边所在的横截面，本发明将电极设置在长边所在的横截面，所以本发明电阻体电流方向的截面积大于现有技术中电阻体电流方向的截面积，本发明电阻体的长度小于现有技术中电阻体的长度，在电阻体的电阻率不变的情况下，本发明大大降低了贴片电阻的阻值，提高了贴片电阻的过电流能力，从而在获得大功率电阻时，所需要的贴片电阻的数量较少，大大降低了电路空间的占用面积，节省了成本。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种贴片电阻的封装方法，其特征在于，包括步骤：

在基板的正面生成电阻体；

在所述基板的第一横截面生成与所述电阻体连接的电极；其中所述第一横截面为与所述正面的长边相交的截面，所述长边为所述正面中边长最长的边。

2.根据权利要求1所述的贴片电阻的封装方法，其特征在于，在基板的正面生成电阻体的步骤包括：

将电阻体印刷在所述基板的正面；

对印刷后的电阻体进行烧结。

3.根据权利要求2所述的贴片电阻的封装方法，其特征在于，沿着所述正面的长边烧结电阻体。

4.根据权利要求1所述的贴片电阻的封装方法，其特征在于，所述贴片电阻包括0欧电阻和毫欧电阻。

5.根据权利要求1至4任意一项所述的贴片电阻的封装方法，其特征在于，所述基板为长方体基板。

6.一种贴片电阻，包括基板、电阻体和电极，所述电阻体和所述电极相连，其特征在于，所述电极位于所述基板的第一横截面，其中所述第一横截面为与所述基板的正面的长边相交的截面，所述正面为所述基板上生成有所述电阻体的表面，所述长边为所述正面中边长最长的边。

7.根据权利要求6所述的贴片电阻，其特征在于，所述电阻体印刷和烧结在所述基板的正面。

8.根据权利要求7所述的贴片电阻，其特征在于，所述电阻体沿着所述正面的长边烧结在所述基板的正面。

9.根据权利要求6所述的贴片电阻，其特征在于，所述贴片电阻包括0欧电阻和毫欧电阻。

10.根据权利要求6至9任意一项所述的贴片电阻，其特征在于，所述基板为长方体基板。