CN101203922A - 芯片电阻器及其制造方法 - Google Patents
芯片电阻器及其制造方法 Download PDFInfo
- Publication number
- CN101203922A CN101203922A CNA2006800222941A CN200680022294A CN101203922A CN 101203922 A CN101203922 A CN 101203922A CN A2006800222941 A CNA2006800222941 A CN A2006800222941A CN 200680022294 A CN200680022294 A CN 200680022294A CN 101203922 A CN101203922 A CN 101203922A
- Authority
- CN
- China
- Prior art keywords
- terminal electrode
- pair
- resistive film
- chip
- mentioned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
本发明提供一种芯片电阻器(1),其包括有:芯片基板(2)、在该基板(2)的上面相互隔离地形成的一对端子电极(3,4)和在这一对端子电极(3,4)之间形成的曲折状的电阻膜(5)。各端子电极(3,4)具有从芯片基板(2)的一方的侧面(2a)向另一方的侧面(2b)倾斜的内侧边缘(3a,4a),各内侧边缘(3a,4a)的靠近电阻膜(5)的部分与从电阻膜(5)的端面(5a,5b)向外一体地延伸的细宽度部(7,8)电连接。
Description
技术领域
本发明涉及芯片电阻器及其制造方法。
背景技术
至今,已经提出了各种类型的芯片电阻器的方案。例如,在下述的专利文献1中,揭示了本专利申请的图9所示的结构的芯片电阻器。并且,在专利文献2或者专利文献3中,揭示了本专利申请的图11所示的结构的芯片电阻器。此外,本专利申请的图10所示的芯片电阻器,并不是作为已有技术举例的,只是为了容易理解本发明的比较例。
具体地说,本专利申请的图9所示的已有的芯片电阻器R1具备有基板A1、电阻膜A2和与电阻膜A2连接的一对端子电极A3。基板A1具有规定的长度L和宽度W。在电阻膜A2形成有用于调整电阻值的微调沟A4。
在上述芯片电阻器R1中,在两端子电极A3之间设置有单一的电阻膜A2。根据该结构,当在两端子电极A3之间施加电压时,电流只流过电阻膜A2。因此,当将上述芯片电阻器R1应用于大功率用的电路中时,会有电阻膜A2中的温度上升过大的担心,发生上述电路不能正常地工作的不良状况。
上述不良状况,例如,可以通过采用图10所示的结构来消除。具体地说,同图所示的芯片电阻器R2具有基板B1、多个电阻膜B2和一对端子电极B3。基板B1具有与上述基板A1相同的长度L和宽度W。各端子电极B3形成在沿基板B1的长边方向延伸的侧面上。多个电阻膜B2相对于一对电极B3并列地连接。根据这种结构,流过芯片电阻器R2的电流,分散地流过多个电阻膜B2。因此,芯片电阻器R2虽然与芯片电阻器A具有相同的尺寸,但是可以具有较大的额定功率。
但是,在上述芯片电阻器R2中,与上述芯片电阻器R1相比,各电阻膜B2的实际有效长度(作为电阻起作用的部分的长度)比电阻膜A2的实际有效长度短。因此,当在芯片电阻器R2上施加浪涌(serge)电压时,出现该电阻值有很大变化的倾向(即耐浪涌性低)。
下面,参照本专利申请的图11,说明专利文献2或3中记载的芯片电阻器。同图所示的芯片电阻器R3具备有基板31、在同一基板上形成有的电极32、33和电阻体34。电阻体34的左端37与电极32的突出部35连接,电阻体34的右端38与电极33的突出部36连接。电阻体34在两电极32、33之间呈曲折状地延伸。根据这样的结构,与在两电极之间直线地延伸的情况比较,电阻体34中的电流路径加长,其结果是,提高了芯片电阻器R3的耐浪涌特性。
另外,通过将电阻体34的两端部与电极32、33的突出部35、36连接,可以充分地获得电极32的内侧边缘32a和电阻膜34的外侧边缘34a之间的间隔距离(或者,电极33的内侧边缘33a和电阻膜34的外侧边缘34b之间的间隔距离)。因此,当用丝网印刷法在基板31上形成电阻体34和电极32、33时,能够避免电阻体34和电极32、33过分接近(当电阻体和电极过分接近时,在两者之间发生放电)或者接触那样的事态发生。
但是,当利用图11所示的构成时,发生如下所述的不良状况。
如上所述,可以使用丝网印刷法形成电极32、33(和电阻体34)。具体地说,首先,准备好具备具有电极32、33的形状的贯通孔的印刷用丝网。其次,将该丝网叠加在基板31的上面,接着,从丝网的上面侧涂敷材料涂膏。其次,用涂刷器(squeegee),将该材料涂膏充填到电极形成用的上述贯通孔中。最后,从基板31除去上述丝网。这样一来,就形成了电极32、33。
但是在上述方法中,当从基板31除去丝网时,有上述充填在贯通孔中的材料涂膏的一部分与丝网一起从基板31剥离的情况。在这样的情形中,电极32、33中的突出部35、36不具有所要的直线外形轮廓,而形成图11的二点虚线α,β所示的那种带有圆形的形状。其结果是,两电极32、33的间隔距离成为比适当值L大的值L0,芯片电阻器R3的电阻值偏离了所希望的值。
[专利文献1]日本特开平11-273901号专利公报
[专利文献2]日本特开2000-216001号专利公报
[专利文献3]日本特开2002-203702号专利公报
发明内容
本发明将提供可以解除或者减轻上述现有问题的芯片电阻器作为课题。
根据本发明的第1方面提供的芯片电阻器具有:包括上面和相互相对的一对侧面的芯片基板、在上述基板的上述上面相互隔离形成的一对端子电极、和在上述一对端子电极之间形成的曲折状的电阻膜。上述各端子电极具有从在上述芯片基板中的上述一对侧面中的一方向另一方倾斜的内侧边缘。又,该内侧边缘中靠近上述电阻膜的部分与从上述电阻膜的端面向外一体地延伸的细宽度部电连接。
优选的是,上述一对端子电极中的上述内侧边缘相互平行。
根据本发明的第2侧面提供的芯片电阻器的制造方法包括:在芯片基板的上面形成相互隔离的一对端子电极的工序、和在上述一对端子电极之间形成曲折状的电阻膜的工序。在上述形成端子电极的工序中,上述各端子电极形成为具有从上述芯片基板的一方的侧面向另一方侧面倾斜的内侧边缘的结构。并且,在上述形成电阻膜的工序中,以具有细宽度部的方式形成上述电阻膜,该细宽度部相对于上述各端子电极中的上述内侧边缘的靠近上述电阻膜的部分电连接,并且从上述电阻膜的端面向外一体地延伸的细宽度部。
根据本发明的第3侧面提供的芯片电阻器具有:包括上面和相互相对的一对侧面的芯片基板、在上述一对的侧面上形成的焊接连接用的一对端子电极、和在上述一对端子电极之间形成的多个电阻膜。从上述一对端子电极的一方向另一方呈曲折状地构成上述各电阻膜。
优选的是,上述芯片基板是长状的矩形,上述各端子电极形成于在沿上述芯片基板的长边方向长状地延伸的侧面。
附图说明
图1是表示基于本发明的第一实施例的芯片电阻器的平面图。
图2是表示图1的II-II看的剖面图。
图3是表示基于本发明的第二实施例的芯片电阻器的平面图。
图4是表示基于本发明的第三实施例的芯片电阻器的平面图。
图5是表示表示图4的V-V看的剖面图。
图6是表示图4的VI-VI看的剖面图。
图7是表示电阻膜的表面上的温度上升的示意图。
图8是表示静电破坏试验的结果的示意图。
图9是表示现有的芯片电阻器的斜视图。
图10是表示本发明的比较例的斜视图。
图11是表示现有的其他芯片电阻器的斜视图。
具体实施方式
图1和图2表示的是基于本发明的第一实施例的芯片电阻器1。芯片电阻器1包括陶瓷制的矩形芯片基板2。在该芯片基板2的上面,在长边方向的两端,设置有用丝网印刷法形成的端子电极3、4。并且,在芯片基板2的上面,在上述一对端子电极3、4之间的部分,设置有用丝网印刷法形成的电阻膜5。在电阻膜5上,形成从它的长边方向的左右两侧边缘伸入的多个沟6。这些沟6,既可以在进行上述丝网印刷时形成,也可以通过上述丝网印刷后的微调加工形成。通过具有这样的沟6,电阻膜5形成为在从其长边方向的一个端面5a到另一端面5b之间呈曲折状地延伸的结构。
如图1所示,上述各端子电极3、4具有倾斜状的内侧边缘3a、4a。更具体地说,端子电极3的形状为梯形,其上底(与基板2的侧面2b邻接的边)比其下底(与基板2的侧面2a邻接的边)短。并且,上述梯形的左边(与基板2的侧面2c(参照图2)邻接的边),与上述上底和下底双方成直角地相交,并且,相对于基板2的侧面2c平行地延伸。另一方面,上述梯形的右边,即端子电极3的内侧边缘3a不与基板2的侧面2c平行。如图1所示,内侧边缘3a,从芯片基板2的侧面2a向着另一侧面2b“向外倾斜”(换句话说,内侧边缘3a,随着从芯片基板2的侧面2a向另一侧面2b行进,沿从基板2的中央远离的方向倾斜)。同样地,端子电极4的内侧边缘4a,也从芯片基板2的侧面2a向着另一侧面2b向外倾斜。另一方面,在电阻膜5中的一个端面5a和另一端面5b,分别设置有向外一体地延伸的细宽度部7、8。将这些各细宽度部7、8重叠在上述一对端子电极3、4的倾斜状的内侧边缘3a、4a中,靠近上述电阻膜5的部分,即,与芯片基板2中的一方的长边侧面2a邻接的部分上进行电连接。
此外,在图2中,分别地,标号9表示以覆盖上述电阻膜5全体的方式形成盖子,标号10、11表示在上述基板2的背面形成的端子电极,而标号12、13分别表示在上述芯片基板2的两侧面2c、2d上,以电连接上面侧的端子电极3、4和下面侧的端子电极10、11的方式形成的侧面端子电极。
在上述构成中,上述一对端子电极3、4中的内侧边缘3a、4a从芯片基板2中一方的侧面2a向着另一方的侧面2b向外倾斜,将从上述电阻膜5的左右两端面5a、5b向外一体地延伸的细宽度部7、8重叠在该倾斜状内侧边缘3a、4a中靠近上述电阻膜5的部分并进行电连接。由此,当分别在上述一对端子电极3、4和上述电阻膜5进行丝网印刷时,即便在它们相互之间存在有沿电阻膜5的长边方向的印刷偏离,也能够在上述一对端子电极3、4中的内侧边缘3a、4a和上述电阻膜5中的两端面5a、5b之间,确保允许印刷偏离的充分的电极间距离。
而且,上述一对端子电极3、4,当通过只使它们的内侧边缘3a、4a向外倾斜,在用丝网印刷法形成上述端子电极3、4时,能够使它们的内侧边缘3a、4a形成为极其近似于规定形状。因此,能够防止电阻膜5中的有效长度L发生变化,进而防止电阻膜5中的电阻值偏离所希望的值。
下面,图3表示的是基于本发明的第二实施例的芯片电阻器1′。
该芯片电阻器1′由形成为长方形的陶瓷制的芯片基板2′、在该芯片基板2′的上面在长边方向的两端用丝网印刷法形成的端子电极3′、4′、和在上述芯片基板2′的上面在上述一对端子电极3′、4′之间的部分,用丝网印刷法以沿长边方向延伸的方式形成的电阻膜5′构成。上述电阻膜5′,从其长边方向的左右两侧边伸入的沟6′可以在进行丝网印刷的同时设置或者在丝网印刷后用微调加工设置,由此在从其长边方向的一个端面5a′到另一个端面5b′之间曲折状地构成。
使在上述一对端子电极3′、4′中一方的端子电极3′的内侧边缘3a′,从上述芯片基板2′的长边方向的左右两侧面2a′、2b′中的一方的侧面2a′向另一方的侧面2b′沿向外的方向倾斜,另一方面,使在上述一对端子电极3′、4′中另一方的端子电极4′的内侧边缘4a′,从上述芯片基板2′的长边方向的左右两侧面2a′、2b′中的另一方的侧面2b′向一方的侧面2a′沿向外的方向倾斜。
这时,以使上述一对端子电极3′的倾斜状的内侧边缘3a′和另一方的端子电极4′的倾斜状的内侧边缘4a′相互平行或者实质上平行的方式进行构成。
而且,在上述一方的端子电极3′的倾斜状的内侧边缘3a′的上述靠近电阻膜5′的部分,即在与芯片基板2′上的一方的长边侧面2a′邻接的部分,与在上述电阻膜5′中的一个端面5a′上以向外一体地延伸的方式设置的细宽度部7′重叠并电连接,另一方面,在上述另一方的端子电极4′的倾斜状的内侧边缘4a′的靠近上述电阻膜5′的部分,即在与芯片基板2′上的另一方的长边侧面2b′邻接的部分,与在上述电阻膜5′中的另一端面5b′上以向外一体地延伸的方式设置的细宽度部8′重叠并电连接。
基于这样的结构,与上述第一实施例的情形相同,当分别在一对端子电极3′、4′和上述电阻膜5′进行丝网印刷时,即便在它们相互之间存在有沿电阻膜5′的长边方向的印刷偏离,在上述一对端子电极3′、4′的内侧边缘3a′、4a′和上述电阻膜5′的两端面5a′、5b′之间,使一对端子电极3′、4′的内侧边缘3a′、4a′倾斜,仅仅向外倾斜的部分可以确保允许上述印刷偏离的充分的电极间距离。
而且,因为上述一对端子电极3′、4′,当通过只使它们的内侧边缘3a′、4a′向外倾斜,在用丝网印刷法形成上述端子电极3′、4′时,能够极其近似于规定形状地形成该内侧边缘3a′、4a′,所以能够防止电阻膜5′的有效长度L′发生变化。
加之,通过使上述一方的端子电极3′的倾斜状的内侧边缘3a′和另一方的端子电极4′的倾斜状的内侧边缘4a′相互平行或大致平行,当分别在一对端子电极3′、4′和上述电阻膜5′进行丝网印刷时,在它们的相互之间,即便存在有向与电阻5′的长边方向成直角的方向的印刷偏离,也能够确实地避免上述电阻膜5′的有效长度L′发生变化,进而避免电阻膜5′的电阻值发生变化。
图4~图6表示基于本发明的第三实施例的芯片电阻器101。
该芯片电阻器101具备有陶瓷等的耐热绝缘体制的绝缘基板102,该绝缘基板102形成为长度尺寸为L,宽度尺寸为W的长方形。
在上述绝缘基板102的长边方向的左右两侧面,即,左右两长边侧面102′上,以沿长边侧面102′延伸的方式形成焊接连接用的端子电极103。
另一方面,在上述绝缘基板102的上面的上述两端子电极103之间的部分,沿绝缘基板102的长度方向以适当的间隔并列状地形成有多个电阻膜104(图中表示的是有3个的情形),各电阻膜104,其两端相对于上述两端子电极103电导通。
而且,通过交互地设置该电阻膜的来自一方的侧面104′的多条(图中为2条)伸入沟105和来自另一方的侧面104″的多条(图中为2条)伸入沟106,曲折状地构成上述各电阻膜104。
又,在上述绝缘基板102的上面,形成有覆盖全部上述各电阻膜104盖子107。
此外,也可以通过使用丝网印刷法形成该电阻膜104与此同时设置伸入沟105、106,弯折地构成上述各电阻膜104。或者,也可以通过进行丝网印刷之后用激光光线照射等的加工刻蚀,将上述伸入沟105、106的一部分或者全部曲折地构成。
在上述构成中,因为将施加在两端子电极103上的电力分别分散到多个电阻膜104上,所以能够适应大的电力,另一方面上述各电阻膜104,通过弯折使电流路径的长度加长,所以当施加浪涌电压时电阻值的变化率减小,从而能够提高耐浪涌特性。
图7和图8表示的是,使上述本发明的芯片电阻器101、图9所示的现有的芯片电阻器R1和图10所示的作为比较例的芯片电阻器R2具有相同的长方形尺寸(使长度尺寸L相同并且使宽度尺寸W也相同),比较它们的性能的实验结果。
具体地说,图7表示的是施加在两端子电极上的电力(P)和电阻膜的表面的温度上升(ΔT)的关系。在现有的芯片电阻器R1的情形中,温度的上升如由一点虚线C所示的那样很大,与此相对地在基于本发明的芯片电阻器101(和作为比较例的芯片电阻器R2)的情形中,温度的上升如由实线D所示的那样大幅度降低。
下面,图8表示的是静电破坏试验(耐浪涌特性评价)的结果的示意图,横轴表示芯片电阻器的电阻值(R),纵轴表示电阻值的变化率(RC)。在作为比较例的芯片电阻器R2的情形中,电阻值的变化如由一点虚线E所示的那样很大,与此相对地在基于本发明的芯片电阻器101的情形中,电阻值的变化如由实线F所示的那样大幅度减小。
此外,在本实施例的情形中,在绝缘基板102的左右两长边侧面102′上,设置至少一个凹处108,在该凹处108的内面上也形成端子电极103,在焊接到印刷基板109等时将焊料堆积在上述凹处108内的部分,可以提高焊接强度。
Claims (5)
1.一种芯片电阻器,其特征在于,包括:
具有上面和相互相对的一对侧面的芯片基板;
在所述基板的所述上面相互隔离地形成的一对端子电极;和
在所述一对端子电极之间形成的曲折状的电阻膜,其中
所述各端子电极具有从所述芯片基板的所述一对侧面中的一方向另一方倾斜的内侧边缘,该内侧边缘中靠近所述电阻膜的部分与从所述电阻膜的端面向外一体地延伸的细宽度部电连接。
2.根据权利要求1所述的芯片电阻器,其特征在于:
所述一对端子电极的所述内侧边缘相互平行。
3.一种芯片电阻器的制造方法,其特征在于,包括:
在芯片基板的上面形成相互隔离的一对端子电极的工序;和
在所述一对端子电极之间形成曲折状的电阻膜的工序,其中
在形成所述端子电极的工序中,所述各端子电极形成为具有从所述芯片基板的一方的侧面向另一方的侧面倾斜的内侧边缘的结构,
在形成所述电阻膜的工序中,以具有细宽度部的方式形成所述电阻膜,所述细宽度部与所述各端子电极的所述内侧边缘中靠近所述电阻膜的部分电连接,并且从所述电阻膜的端面向外一体地延伸。
4.一种芯片电阻器,其特征在于,包括:
具有上面和相互相对的一对侧面的芯片基板;
在所述一对侧面上形成的焊接连接用的一对端子电极;和
在所述一对端子电极之间形成的多个电阻膜,其中
从所述一对端子电极的一方向另一方曲折地构成所述各电阻膜。
5.根据权利要求4所述的芯片电阻器,其特征在于:
所述芯片基板是长状的矩形,所述各端子电极形成于沿所述芯片基板的长边方向长状地延伸的侧面上。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005180698A JP2007005373A (ja) | 2005-06-21 | 2005-06-21 | チップ抵抗器とその製造方法 |
JP180698/2005 | 2005-06-21 | ||
JP2005218697A JP2007036012A (ja) | 2005-07-28 | 2005-07-28 | 大電力用チップ抵抗器 |
JP218697/2005 | 2005-07-28 | ||
PCT/JP2006/312311 WO2006137392A1 (ja) | 2005-06-21 | 2006-06-20 | チップ抵抗器およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101203922A true CN101203922A (zh) | 2008-06-18 |
CN101203922B CN101203922B (zh) | 2011-11-09 |
Family
ID=37690731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800222941A Active CN101203922B (zh) | 2005-06-21 | 2006-06-20 | 芯片电阻器及其制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2007005373A (zh) |
CN (1) | CN101203922B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105825988A (zh) * | 2016-05-06 | 2016-08-03 | 广东欧珀移动通信有限公司 | 贴片电阻的封装方法以及贴片电阻 |
CN114171267A (zh) * | 2021-11-16 | 2022-03-11 | 宁波鼎声微电子科技有限公司 | 一种抗浪涌电阻器及其加工设备 |
CN115206609A (zh) * | 2021-04-05 | 2022-10-18 | Koa株式会社 | 片式电阻器和片式电阻器的制造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5249528B2 (ja) * | 2007-06-07 | 2013-07-31 | 太陽社電気株式会社 | チップ抵抗器 |
JP6220646B2 (ja) * | 2013-11-19 | 2017-10-25 | Koa株式会社 | チップ抵抗器とその製造方法 |
JP6732459B2 (ja) * | 2015-02-19 | 2020-07-29 | ローム株式会社 | チップ抵抗器およびその製造方法 |
US9997281B2 (en) | 2015-02-19 | 2018-06-12 | Rohm Co., Ltd. | Chip resistor and method for manufacturing the same |
-
2005
- 2005-06-21 JP JP2005180698A patent/JP2007005373A/ja active Pending
-
2006
- 2006-06-20 CN CN2006800222941A patent/CN101203922B/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105825988A (zh) * | 2016-05-06 | 2016-08-03 | 广东欧珀移动通信有限公司 | 贴片电阻的封装方法以及贴片电阻 |
CN115206609A (zh) * | 2021-04-05 | 2022-10-18 | Koa株式会社 | 片式电阻器和片式电阻器的制造方法 |
CN115206609B (zh) * | 2021-04-05 | 2023-12-19 | Koa株式会社 | 片式电阻器和片式电阻器的制造方法 |
CN114171267A (zh) * | 2021-11-16 | 2022-03-11 | 宁波鼎声微电子科技有限公司 | 一种抗浪涌电阻器及其加工设备 |
CN114171267B (zh) * | 2021-11-16 | 2023-05-26 | 宁波鼎声微电子科技有限公司 | 一种抗浪涌电阻器及其加工设备 |
Also Published As
Publication number | Publication date |
---|---|
JP2007005373A (ja) | 2007-01-11 |
CN101203922B (zh) | 2011-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101203922B (zh) | 芯片电阻器及其制造方法 | |
CN1930641B (zh) | 芯片电阻器及其制造方法 | |
CN100585767C (zh) | 保护元件 | |
KR960701454A (ko) | Ptc면형 히터 및 그 저항값 조정방법 | |
CN101258564B (zh) | 芯片电阻器及其制造方法 | |
KR20080043268A (ko) | 칩 저항기 및 그 제조 방법 | |
EP1950771A1 (en) | Chip resistor and its manufacturing method | |
US7049928B2 (en) | Resistor and method of manufacturing the same | |
US9668348B2 (en) | Multi-terminal electronic component, method of manufacturing the same, and board having the same | |
US9355783B2 (en) | Variable capacitance device | |
US7286039B2 (en) | Chip resistor and method of manufacturing the same | |
CN1070113C (zh) | 热头上的公用电极结构的辅助电极层的形成方法 | |
CN112292738B (zh) | 陶瓷多层器件和用于制造陶瓷多层器件的方法 | |
JP2001267037A (ja) | サージ吸収素子及びその製造方法 | |
JPH0677201U (ja) | サーミスタ | |
US6818965B2 (en) | Process and configuration for manufacturing resistors with precisely controlled low resistance | |
JP2006041557A5 (zh) | ||
KR101538416B1 (ko) | 칩 저항기 및 그 제작 방법 | |
KR101544393B1 (ko) | 칩 저항기 및 그 제작 방법 | |
JP4383912B2 (ja) | チップ型ヒューズ及びその製造方法 | |
JP2007109846A (ja) | チップ抵抗器とその製造方法 | |
JP4676198B2 (ja) | 四端子構造の抵抗器の製造方法及び四端子構造の抵抗器 | |
JPH09260113A (ja) | 抵抗器およびその製造方法 | |
JP2000243533A (ja) | マイクロギャップの形成方法 | |
JP2005085866A (ja) | 厚膜抵抗器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |