CN105810723B - 能实现反向阻断的mosfet的结构和方法 - Google Patents
能实现反向阻断的mosfet的结构和方法 Download PDFInfo
- Publication number
- CN105810723B CN105810723B CN201610162281.XA CN201610162281A CN105810723B CN 105810723 B CN105810723 B CN 105810723B CN 201610162281 A CN201610162281 A CN 201610162281A CN 105810723 B CN105810723 B CN 105810723B
- Authority
- CN
- China
- Prior art keywords
- metal
- grid
- source
- mosfet
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000903 blocking effect Effects 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 238000000407 epitaxy Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000011084 recovery Methods 0.000 abstract description 16
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 13
- 150000002739 metals Chemical class 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Abstract
本发明涉及MOSFET的结构及其制作方法，尤其是能实现反向阻断的MOSFET的结构及其制作方法，包括MOSFET单元体，所述单元体包括N型重掺杂衬底、N型外延层、体区、第一栅极、第二栅极、导电通路、源区、源极接触孔和源极金属。所述的这种MOSFET结构能够有效阻断反向寄生二极管开启，由于反向恢复时寄生二极管损耗较大，通过外部反并联一个快速恢复二极管，在半桥、全桥电路中，使得续流电流流经快速恢复二极管，从而大大降低了反向恢复产生的损耗，提升了器件的可靠性。
Description
技术领域
本发明涉及MOSFET及制造方法，尤其是能实现反向阻断的MOSFET及其制造方法，属于MOSFET技术领域。
背景技术
MOSFET 是一种可以广泛使用在模拟电路与数字电路的场效晶体管，其中VDMOS也是应用较广泛的一种器件。目前，普通VDMOS中存在寄生二极管D1，如图1所示， 图2为普通VDMOS的结构示意图，该寄生二极管都是正向阻断，反向容易导通，该寄生二极管可以用于MOSFET 器件在关断时的续流，但由于自身性能较差，在反向恢复中产生巨大损耗，续流作用能力差，难以满足大电流等工作状态的续流。
发明内容
本发明的目的在于克服现有技术的缺点，提供一种结构新颖、设计合理的能实现反向阻断的MOSFET的结构及其制作方法，通过反并联外置快速恢复二极管，使得器件关断反向恢复时，通过外置的快速恢复二极管进行续流，从而降低器件反向恢复产生的损耗。
按照本发明的技术方案：能实现反向阻断的MOSFET的结构，包括MOSFET单元体，所述单元体包括N型重掺杂衬底、N型外延层、体区、第一栅极、第二栅极、导电通路、源区、源极接触孔、源极金属。其特征在于：所述N型外延层位于N型重掺杂衬底上且邻接，所述体区设于N型外延层内，所述第一栅极和第二栅极均覆盖在N型外延层上，所述导电通路设于体区内，所述源区设于体区内，所述第一栅极的端部覆盖在导电通路的一端，所述第二栅极覆盖在导电通路的另一端和源区的部分区域，所述源极接触孔设于源区上，所述源极金属填充在源极接触孔内。
所述导电通路包括两个N阱、P阱、导电接触孔和导电金属；所述P阱位于两个N阱之间，所述导电接触孔设于两个N阱和P阱上，所述导电金属填充在导电接触孔内。
所述导电通路包括两个N阱、P槽和钨塞金属；所述P槽设于两个N阱之间，所述钨塞金属填充在P槽内。
所述源极金属和导电金属的引出端之间互为叉指结构。
所述的P槽内为P型重掺杂。
所述的能实现反向阻断的MOSFET的制作方法，其特征是，所述MOSFET单元体制作方法包括如下步骤：
步骤一. 提供一N型重掺杂衬底，在所述N型重掺杂衬底上生长N型外延层。
步骤二. 通过光刻版遮挡，在所述N型外延层表面植入P型离子后进行推阱，得到体区。
步骤三. 在所述N型外延层表面淀积栅极氧化层，通过光刻版遮挡，在栅极氧化层表面进行刻蚀，得到第一栅极和第二栅极。
步骤四. 通过光刻版遮挡和离子注入，在所述体区内形成导电通道和源区，所述导电通路包括两个N阱、P阱或P槽、金属，所述源区和两个N阱是通过同一光刻版遮挡形成的。
步骤五. 通过光刻版遮挡，在源区上面进行刻蚀形成源极接触孔，在所述源极接触孔内填充金属，得到源极金属。
当所述步骤四中的导电通路是两个N阱、P阱和金属时，所述P阱是通过光刻版的遮挡，在两个N阱之间植入P型离子后进行退火得到的，所述金属为导电金属，所述导电金属填充在导电接触孔内，所述导电接触孔是通过光刻版遮挡在两个N阱和P阱上进行刻蚀得到的；当所述步骤四中的导电通路是两个N阱、P槽和金属时，所述P槽是通过光刻版的遮挡，在两个N阱之间刻蚀深槽，并在深槽中植入P型离子得到的，所述金属是钨塞金属，所述钨塞金属填充在P槽内。
所述源极接触孔和导电接触孔是通过同一光刻版遮挡形成的。
从以上描述可以看出，本发明的有益效果在于：针对现有技术存在的缺陷，本发明采用能实现反向阻断MOSFET的结构，通过反并联外置快速恢复二极管，能够有效降低器件在关断反向恢复过程中的损耗，大大提升器件的可靠性。
附图说明
图1为普通VDMOS的等效电路图。
图2为普通VDMOS单元体的剖面结构示意图。
图3为本发明方法一MOSFET单元体的剖面结构示意图。
图4为本发明方法一MOSFET单元体的导电通路结构示意图。
图5为本发明方法二MOSFET单元体的剖面结构示意图。
图6为本发明方法二MOSFET单元体的导电通路结构示意图。
图7为本发明制作方法中形成体区的示意图。
图8为本发明制作方法中形成栅极的示意图。
图9为本发明制作方法中形成N阱和源区的示意图。
图10为本发明制作方法一形成P阱的示意图。
图11为本发明制作方法一形成导电接触孔和源极接触孔的示意图。
图12为本发明制作方法二形成P槽的示意图。
图13为本发明制作方法二形成钨塞金属和源极接触孔的示意图。
图14为本发明MOSFET工作时的等效电路图。
附图说明：1-N型重掺杂衬底、2-N型外延层、3-体区、4-第一栅极、5-第二栅极、6-导电通路、7-源区、8-源极接触孔、9-源极金属、10-N阱、11-P阱、12-导电接触孔、13-导电金属、14-P槽、15-钨塞金属。
具体实施方式
根据附图3和图5所述，本发明所提出的能实现反向阻断的MOSFET的结构，包括MOSFET单元体，所述单元体包括N型重掺杂衬底1、N型外延层2、体区3、第一栅极4、第二栅极5、导电通路6、源区7、源极接触孔8、源极金属9。其特征在于：所述N型外延层2位于N型重掺杂衬底1上且邻接，所述体区3设于N型外延层2内，所述第一栅极4和第二栅极5均覆盖在N型外延层2上，所述导电通路6设于体区3内，所述源区7设于体区3内，所述第一栅极4的端部覆盖在导电通路6的一端，所述第二栅极5覆盖在导电通路6的另一端和源区7的部分区域，所述源极接触孔8设于源区7上，所述源极金属9填充在源极接触孔8内。
根据图4所示，作为改进，所述导电通路6包括两个N阱10、P阱11、导电接触孔12和导电金属13；所述P阱11位于两个N阱10之间，所述导电接触孔12设于两个N阱10和P阱11上，所述导电金属13填充在导电接触孔12内。
根据图6所述，作为改进，所述导电通路6包括两个N阱10、P槽14和钨塞金属15；所述P槽14设于两个N阱10之间，所述钨塞金属15填充在P槽14内。
作为改进，所述源极金属9和导电金属13的引出端之间互为叉指结构。
作为改进，所述的P槽14底部为P型重掺杂。
所述的能实现反向阻断的MOSFET的制作方法，其特征是，所述MOSFET单元体制作方法包括如下步骤：
步骤一. 根据图7所示，提供一N型重掺杂衬底1，在所述N型重掺杂衬底1上生长N型外延层2。
步骤二. 根据图7所示，通过光刻版遮挡，在所述N型外延层2表面植入P型离子后进行推阱，得到体区3。
步骤三. 根据图8所示，在所述N型外延层2表面淀积栅极氧化层，通过光刻版遮挡，在栅极氧化层表面进行刻蚀，得到第一栅极4和第二栅极5。
步骤四. 通过光刻版遮挡和离子注入，在所述体区3内形成导电通路6和源区7，所述导电通路6包括两个N阱10、P阱11或P槽14、金属，所述源区7和两个N阱10是通过同一光刻版遮挡形成的，如图9所示。
步骤五. 根据图11和13所示，通过光刻版遮挡，在源区7上面进行刻蚀形成源极接触孔8，在所述源极接触孔8内填充金属，得到源极金属9。
方法一：当所述步骤四中的导电通路6是两个N阱10、P阱11和金属时，根据图10所示，所述P阱11是通过光刻版的遮挡，在两个N阱10之间植入P型离子后进行退火得到的，根据图11所示，所述金属为导电金属13，所述导电金属13填充在导电接触孔12内，所述导电接触孔12是通过光刻版遮挡，在两个N阱10和P阱11上面进行刻蚀得到的；
方法二：当所述步骤四中的导电通路6是两个N阱10、P槽14和金属时，根据图12所示，所述P槽14是通过光刻版的遮挡，在两个N阱10之间刻蚀深槽，并在深槽中植入P型离子得到的，根据图13所示，所述金属是钨塞金属15，所述钨塞金属15填充在P槽14内。
所述源极接触孔8和导电接触孔12是通过同一光刻版遮挡形成的。
如图14所示，为本发明的MOSFET单元体在具体使用时的等效电路图，当MOSFET单元体关断时，由于体内电荷存储效应，使得器件反向恢复时产生一个大电流，本发明的MOSFET的结构的源漏端等效为两个背靠背的寄生二极管D1和D2，从结构示意图3或5所示，两个背靠背的寄生二极管为N-P-N源区7、体区3、N型外延层2，此种结构需要很大的电压才能使D1和D2开启，当在源漏端外置了快速恢复二极管D3时，续流电流就会流经开启电压很小的外置二极管D3。本发明器件应用在全桥、半桥电路中，由于体寄生二极管D1和D2反向恢复时的反向损耗远远大于外置的快速恢复二极管D3，本发明的反向阻断器件使续流电流流经外置的快速恢复二极管D3，从而降低了器件反向恢复时的损耗，提高了整机工作的稳定性和可靠性。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际的结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。
Claims (8)
1.一种能实现反向阻断的MOSFET的结构，包括MOSFET单元体，所述单元体包括N型重掺杂衬底（1）、N型外延层（2）、体区（3）、第一栅极（4）、第二栅极（5）、导电通路（6）、源区（7）、源极接触孔（8）、源极金属（9），其特征在于：所述N型外延层（2）位于N型重掺杂衬底（1）上且邻接，所述体区（3）设于N型外延层（2）内，所述第一栅极（4）和第二栅极（5）均覆盖在N型外延层（2）上，所述导电通路（6）设于体区（3）内，所述源区（7）设于体区（3）内，所述第一栅极（4）的端部覆盖在导电通路（6）的一端，所述第二栅极（5）覆盖在导电通路（6）的另一端和源区（7）的部分区域，所述源极接触孔（8）设于源区（7）上，所述源极金属（9）填充在源极接触孔（8）内；
所述导电通路（6）包括两个N阱（10）、P阱（11）、导电接触孔（12）和导电金属（13），所述P阱（11）位于两个N阱（10）之间，所述导电接触孔（12）设于两个N阱（10）和P阱（11）上，所述导电金属（13）填充在导电接触孔（12）内。
2.根据权利要求1所述的一种能实现反向阻断的MOSFET的结构，其特征在于：所述源极金属（9）和导电金属（13）的引出端之间互为叉指结构。
3.一种能实现反向阻断的MOSFET的结构，包括MOSFET单元体，所述单元体包括N型重掺杂衬底（1）、N型外延层（2）、体区（3）、第一栅极（4）、第二栅极（5）、导电通路（6）、源区（7）、源极接触孔（8）、源极金属（9），其特征在于：所述N型外延层（2）位于N型重掺杂衬底（1）上且邻接，所述体区（3）设于N型外延层（2）内，所述第一栅极（4）和第二栅极（5）均覆盖在N型外延层（2）上，所述导电通路（6）设于体区（3）内，所述源区（7）设于体区（3）内，所述第一栅极（4）的端部覆盖在导电通路（6）的一端，所述第二栅极（5）覆盖在导电通路（6）的另一端和源区（7）的部分区域，所述源极接触孔（8）设于源区（7）上，所述源极金属（9）填充在源极接触孔（8）内；
所述导电通路（6）包括两个N阱（10）、P槽（14）和钨塞金属（15），所述P槽（14）设于两个N阱（10）之间，所述钨塞金属（15）填充在P槽（14）内。
4.根据权利要求3所述的一种能实现反向阻断的MOSFET的结构，其特征在于：所述的P槽（14）内为P型重掺杂。
5.一种能实现反向阻断的MOSFET的制作方法，其特征是，所述MOSFET单元体制作方法包括如下步骤：
步骤一. 提供一N型重掺杂衬底（1），在所述N型重掺杂衬底（1）上生长N型外延层（2）；
步骤二. 通过光刻版遮挡，在所述N型外延层（2）表面植入P型离子后进行推阱，得到体区（3）；
步骤三. 在所述N型外延层（2）表面淀积栅极氧化层，通过光刻版遮挡，在栅极氧化层表面进行刻蚀，得到第一栅极（4）和第二栅极（5）；
步骤四. 通过光刻版遮挡和离子注入，在所述体区（3）内形成导电通道（6）和源区（7），所述导电通路（6）包括两个N阱（10）、P阱（11）或P槽（14）、金属，所述源区（7）和两个N阱（10）是通过同一光刻版遮挡形成的；
步骤五. 通过光刻版遮挡，在源区（7）上面进行刻蚀形成源极接触孔（8），在所述源极接触孔（8）内填充金属，得到源极金属（9）。
6.根据权利要求5所述的一种能实现反向阻断的MOSFET的制作方法，其特征是，当所述步骤四中的导电通路（6）是两个N阱（10）、P阱（11）和金属时，所述P阱（11）是通过光刻版的遮挡，在两个N阱（10）之间植入P型离子后进行退火得到的，所述金属为导电金属（13），所述导电金属（13）填充在导电接触孔（12）内，所述导电接触孔（12）是通过光刻版遮挡，在两个N阱（10）和P阱（11）上面进行刻蚀得到的。
7.根据权利要求5所述的一种能实现反向阻断的MOSFET的制作方法，其特征是，当所述步骤四中的导电通路（6）是两个N阱（10）、P槽（14）和金属时，所述P槽（14）是通过光刻版的遮挡，在两个N阱（10）之间刻蚀深槽，在深槽中植入P型离子得到的，所述金属是钨塞金属（15），所述钨塞金属（15）填充在P槽（14）内。
8.根据权利要求6所述的一种能实现反向阻断的MOSFET的制作方法，其特征是，所述源极接触孔（8）和导电接触孔（12）是通过同一光刻版遮挡形成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610162281.XA CN105810723B (zh) | 2016-03-21 | 2016-03-21 | 能实现反向阻断的mosfet的结构和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610162281.XA CN105810723B (zh) | 2016-03-21 | 2016-03-21 | 能实现反向阻断的mosfet的结构和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105810723A CN105810723A (zh) | 2016-07-27 |
| CN105810723B true CN105810723B (zh) | 2018-07-13 |
Family
ID=56454582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610162281.XA Active CN105810723B (zh) | 2016-03-21 | 2016-03-21 | 能实现反向阻断的mosfet的结构和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105810723B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0205636A1 (en) * | 1985-06-25 | 1986-12-30 | Eaton Corporation | Planar field-shaped bidirectional power fet |
| CN103199018A (zh) * | 2012-01-06 | 2013-07-10 | 上海华虹Nec电子有限公司 | 场阻断型半导体器件的制造方法和器件结构 |
| CN103370791A (zh) * | 2011-03-14 | 2013-10-23 | 富士电机株式会社 | 半导体器件 |
| CN104992976A (zh) * | 2015-05-21 | 2015-10-21 | 电子科技大学 | 一种vdmos器件及其制造方法 |
| CN105023949A (zh) * | 2015-08-12 | 2015-11-04 | 无锡同方微电子有限公司 | 能实现反向阻断的mosfet |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9324856B2 (en) * | 2014-05-30 | 2016-04-26 | Texas Instruments Incorporated | MOSFET having dual-gate cells with an integrated channel diode |
-
2016
- 2016-03-21 CN CN201610162281.XA patent/CN105810723B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0205636A1 (en) * | 1985-06-25 | 1986-12-30 | Eaton Corporation | Planar field-shaped bidirectional power fet |
| CN103370791A (zh) * | 2011-03-14 | 2013-10-23 | 富士电机株式会社 | 半导体器件 |
| CN103199018A (zh) * | 2012-01-06 | 2013-07-10 | 上海华虹Nec电子有限公司 | 场阻断型半导体器件的制造方法和器件结构 |
| CN104992976A (zh) * | 2015-05-21 | 2015-10-21 | 电子科技大学 | 一种vdmos器件及其制造方法 |
| CN105023949A (zh) * | 2015-08-12 | 2015-11-04 | 无锡同方微电子有限公司 | 能实现反向阻断的mosfet |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105810723A (zh) | 2016-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5323359B2 (ja) | パワーｍｏｓデバイス | |
| US9543389B2 (en) | Semiconductor device with recombination region | |
| JP5740108B2 (ja) | 半導体装置 | |
| US20090078962A1 (en) | Adjustable Field Effect Rectifier | |
| JP6740986B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN109801958B (zh) | 一种碳化硅沟槽肖特基二极管器件及其制备方法 | |
| CN110544723B (zh) | 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法 | |
| WO2018117061A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN107731899A (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| KR20130049919A (ko) | 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법 | |
| CN111048590A (zh) | 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法 | |
| CN107785365B (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| JP4889645B2 (ja) | 半導体装置の製造方法 | |
| WO2018040973A1 (zh) | 集成有耗尽型结型场效应晶体管的器件及其制造方法 | |
| CN211295110U (zh) | 一种优化电特性的dmos | |
| CN112018173A (zh) | 一种半导体器件及其制作方法、家用电器 | |
| CN106298898B (zh) | 垂直导电功率器件及其制作方法 | |
| CN105810723B (zh) | 能实现反向阻断的mosfet的结构和方法 | |
| CN107785416B (zh) | 结型场效应晶体管及其制造方法 | |
| US8421149B2 (en) | Trench power MOSFET structure with high switching speed and fabrication method thereof | |
| CN210607276U (zh) | 一种基于肖特基结构的沟槽式功率器件 | |
| KR20170080510A (ko) | 필드 전극을 갖는 트랜지스터 디바이스 | |
| RU2740124C1 (ru) | Карбидокремниевое переключающее устройство и способ его производства | |
| CN107393955B (zh) | 一种高效率高可靠度的碳化硅mos管及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 214135 D2 four, China International Innovation Network, China sensor network, No. 200 Linghu Avenue, new Wu District, Wuxi, Jiangsu. Applicant after: Wuxi violet Micro Electronics Co., Ltd. Address before: 214135 China Jiangsu Sensor Network International Innovation Park 200, Linghu Avenue, Wuxi new district. Applicant before: WUXI TONGFANG MICROELECTRONICS CO., LTD. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |