CN105720971A - 锁相环的粗调谐选择 - Google Patents

锁相环的粗调谐选择 Download PDF

Info

Publication number
CN105720971A
CN105720971A CN201510809632.7A CN201510809632A CN105720971A CN 105720971 A CN105720971 A CN 105720971A CN 201510809632 A CN201510809632 A CN 201510809632A CN 105720971 A CN105720971 A CN 105720971A
Authority
CN
China
Prior art keywords
coarse tuning
frequency
value
coarse
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510809632.7A
Other languages
English (en)
Other versions
CN105720971B (zh
Inventor
C·维克潘利克
H·迪特尔-斯泰马热尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN105720971A publication Critical patent/CN105720971A/zh
Application granted granted Critical
Publication of CN105720971B publication Critical patent/CN105720971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

锁相环系统包括锁相环以及振荡器,该振荡器根据粗调谐操作和细调谐操作被粗调谐和细调谐。系统操作为，基于与振荡器有关并由特征描述部件确定的一个或多个特征、内插函数以及一个或多个最终测量，来校准振荡器的粗调谐。调整部件配置成，基于至少一个最终频率测量来调整粗调谐值，以生成最终粗调谐值并基于最终粗调谐值来设置振荡器的粗调谐。

Description

锁相环的粗调谐选择
背景技术
锁相环(PLL)可为广泛的应用，诸如时钟生成或时钟数据恢复，提供精确的定时生成和对准。数字锁相环(DPLL)是传统PLL的可行替代，其中数字环路滤波器可用于代替模拟部件。例如，全数字锁相环(ADPLL)被设计用于全部使用数字技术，并且可包括相位频率检测器、环路滤波器、振荡器和分频器。与其他DPLL一样，ADPLL利用高频率时钟源，这是因为它们不提供真频率合成。振荡器因此是调谐DPLL时所涉及的重要部件，其可包括粗调谐和细调谐操作。例如，振荡器可由一个或多个变容二极管场控制，诸如用于开环频带调整的一个变容二极管场以及用于闭环调谐的另一个变容二极管场。例如，可通过由二进制编码控制的电容器实施粗调谐(例如，粗调谐变容二极管以用于频带调整)，其中粗调谐处理选择频率带。然而，单独的粗调谐可为高频率应用提供不准确和不稳定的锁相。在目标操作频率的锁定操作阶段期间并在粗调谐之后，粗调谐保持恒定且通过细调谐操作提高锁相环的频率分辨率(例如，设置调谐场以用于锁定锁相环)，以便补偿粗调谐中的误差并以目标频率锁定振荡器。因此，粗调谐处理应尽可能地准确，以实现可扩展性、高性能和宽的操作范围。
附图说明
图1示出根据所描述的各种方面的示例性锁相环系统；
图2示出根据所描述的各种方面的另一个示例性锁相环系统；
图3示出根据所描述的各种方面的另一个示例性锁相环系统；
图4示出为锁相环的振荡器生成粗调谐的粗调谐曲线的图表；
图5示出用于根据所描述的各种方面的锁相环系统中的粗调谐选择的示例性方法的流程图；
图6示出用于根据所描述的各种方面的锁相环系统中的粗调谐选择的另一个示例性方法的流程图；
图7示出为锁相环的振荡器生成粗调谐的粗调谐曲线的另一个图表；
图8示出根据所描述的各种方面的锁相环系统的方法的流程图；
图9示出具有根据所描述的各种方面的锁相环系统的示例性移动通信设备。
具体实施方式
现在将参考随附附图描述本公开，其中贯穿全文的相同参考数字用于指示相同元件，并且其中所示出的结构和设备不必按比例绘制。如本文所使用，术语“部件”、“系统”、“接口”等等旨在指示计算机相关的实体、硬件、软件(例如，执行中的)和/或固件。例如，部件可以是电路、处理器、在处理器上运行的进程、控制器、对象、可执行程序、存储设备和/或具有处理设备的计算机。通过说明的方式，在服务器上运行的应用程序和服务器还可以是部件。一个或多个部件可驻留在进程内，并且部件可位于一个计算机上以及/或者分布在两个或更多计算机之间。一组元件或一组其他部件可在本文进行描述，其中术语“组”可被解释为“一个或多个”。
词语示例性的使用旨在以具体方式呈现概念。如在该申请中使用，术语“或”旨在表示包括性的“或”而非排他性的“或”。也就是说，除非另外规定或从上下文明显，否则“X采用A或B”旨在表示任何自然的包括性排列。也就是说，如果X采用A；X采用B；或X采用A和B两种，那么在前述任何情况下都满足“X采用A或B”。另外，如该申请中和随附权利要求书中使用的冠词“一个”和“一种”应通常被理解为表示“一个或多个”，除非另外说明或从上下文明显地针对单数形式。此外，在某种程度上术语“包括有”、“包括”、“具备”、“具有”、“带有”及其变型在详细说明书和权力要求书中使用，该类术语旨在以类似于术语“包含”的方式进行包括的。
考虑到以上所描述的不足和持续目的，通过使用不同的粗调谐选择处理和部件公开了包括频率粗调谐的PLL的各个方面。PLL的系统部件使得能够在锁定或锁住DPLL之前的开环配置或操作状态中执行粗调谐处理，以用于根据该输入生成均匀的或一致的输出，诸如对于频率合成、解调、相位调制或同步应用。例如，特征描述部件(characterizationcomponent)在第一操作阶段(例如，在PLL的锁定状态之前的启动状态)期间生成PLL中的振荡器的特征描述。
如本文所使用，“启动阶段”可指给锁相环通电的初始化或最初时候，其也被认为是在锁相环被锁定用于激活操作之前的操作的“非时间关键阶段”。术语“时间关键阶段”是指锁相环的操作阶段，其也在锁相环的锁定条件之前，但跟在“启动阶段”之后，其中已经发生了锁相环的完全通电。“时间关键阶段”也可被称作“开始阶段”或“完全通电阶段”，其中时间比在操作的启动阶段(非时间关键阶段)时更关键。
例如，特征描述部件操作用于在非时间关键阶段期间确定与振荡器相关的特征以用于粗调谐操作，以便生成调谐场的调谐值，以用于频率带调整。可选地或附加地，可在外部执行振荡器的特征描述并且可在系统或PLL设备的存储器中存储与振荡器有关以用于粗调谐处理的特征。特征描述处理确定与振荡器有关的特征或者特征的振荡器特征轮廓(profile)，其可包括频率测量样本、相位采样、任何处理变化、电压变化、温度变化的识别、增益、步长或其他特征或与振荡器有关的操作参数。
基于振荡器轮廓，诸如振荡器的特征或操作参数，进一步执行经由内插部件的内插处理。内插部件生产特征的内插以确定振荡器的粗调谐值。
另外，调整部件生成最终调整并由测量处理支持，以便生成最终粗调谐值或函数以用于最终完成粗调谐处理，例如，其可在时间关键操作阶段期间执行。可结合细调谐处理执行本文公开的粗调谐处理，所述细调谐处理在这些处理的粗调谐操作阶段之后实施。
锁相环部件可以是锁相环、PLL设备或控制系统，其基于振荡器或振荡器电路生成输出信号，所述输出信号具有与输入信号的相位有关的相位。所公开的粗调谐处理和部件可与振荡器一起操作，诸如数字控制振荡器(DCO)、电压控制振荡器(VCO)等等，例如，以用于多个不同的频率合成操作。所讨论的锁相环系统可操作用于合成信号或使信号同步，这可跟踪输入频率或相位并生成是输入频率的倍数的频率或相位。可响应于输入和输出频率相对于彼此被可操作地设置为大约相同或至少表现成比例，在锁定状态或锁定条件下锁定锁相环，其中锁相环的反馈环路被关闭。因此，由于例如小集成相位噪声、快速稳定时间、小杂散水平和低功率消耗的规范，锁相环系统的设计可具有挑战性。此外，由于增加的成比例的处理、电压或温度(PVT)变化、电子设备的制造处理，挑战性增大。例如，通常规定振荡器的设计频率调谐范围宽于制造的规范，以便克服这些PVT变化。
示例的锁相环系统包括以上讨论的特征描述部件，其配置成确定与锁相环的振荡器有关的特征(例如，性质、行为、准则等等)。内插部件生成振荡器特征的内插以确定粗调谐值或粗调谐函数，其配置成生成粗调谐或设置调谐场以用于振荡器的频带调整。调整部件配置成基于至少一个最终频率测量调整粗调谐值，以便生成最终粗调谐值并基于最终粗调谐值设置振荡器的粗调谐。这些部件(特征描述部件、内插部件和调整部件)操作用于锁相环的锁定之前的粗调谐。在一个示例中，特征描述部件可在非时间关键操作阶段期间操作，而内插部件和调整部件可在时间关键操作阶段期间操作。现在将参考附图进一步描述本公开的附加方面和细节。
图1示出示例的锁相环系统，其操作用于根据各个方面控制并设置PLL的振荡器的粗调谐。锁相环系统100包括锁相环部件102和粗调谐部件104，其操作用于设置锁相环系统的振荡器或振荡器部件106的粗调谐值。锁相环部件102可包括PLL、DPLL、ADPLL或操作用于生成频率的其他PLL，例如，以在一个或多个电路诸如微处理器或其他电子设备中合成、恢复、解调、稳定或分布信号的时间脉冲。锁相环部件102配置成根据系统的细调谐路径和系统的粗调谐路径118来修改、调整或设置锁定阶段的锁定频率，所述细调谐路径和粗调谐路径根据一个或多个部件(例如，粗调谐部件)操作，以便为锁定状态调谐或者选择频率或操作阶段，并进一步使得能够在振荡器部件106中获得宽调谐范围。
作为锁相环系统100的一部分，锁相环部件102耦合到粗调谐部件104。粗调谐部件104操作用于生成粗调谐字或粗调谐信号(例如，模拟或数字信号)，其在锁相环部件的振荡器部件106中设置频率的粗调谐或操作阶段。例如，粗调谐部件104生成粗调谐信号VCOARSE，其经由粗调谐路径118被提供到锁相环102的振荡器部件106。例如，振荡器部件106可包括数字控制振荡器(DCO)、电压控制振荡器(VCO)或者配置成根据粗调谐操作或处理来操作的任何振荡器。在VCO的闭环操作(PLL的锁定状态或锁定条件)中，例如，经由模拟信号控制振荡器部件106，其中在闭环之前(在将PLL设备锁定到或固定到锁定状态中之前)，根据来自粗调谐部件104的粗调谐信号的调整来选择频率(例如，频率带)。在DCO的闭环操作中，例如，通过数字调谐值、具有一组数据位的字或信号控制振荡器部件106的操作，其中在闭环之前，根据来自粗调谐部件104的粗调谐信号(例如，VCOARSE)的调整选择频率。振荡器部件106可包括任何振荡器，其配置成基于粗调谐操作进行操作，并根据粗调谐值、粗调谐设置、粗调谐函数、粗调谐信号/字等(可被统一称作粗调谐值)进行粗调谐。
粗调谐部件104配置成，在锁相环部件102的开环状态期间或换句话说，在经由数字细调谐字或模拟控制信号(被统一称作细调谐操作，其调谐场以用于锁定PLL)锁定锁相环部件102之前，根据特征描述、内插和调整的处理，易于实现振荡器部件106的粗调谐操作。经由粗调谐部件104的粗调谐操作可尽可能快地执行(例如，快于连续逼近处理或其他粗调谐处理)，并以高准确度处理不同的振荡器特征或振荡器的性质。
粗调谐部件104包括数据存储设备108(例如，一个或多个存储器、数据库、数据存储等等)和处理器110，其耦合到数据存储设备108并且可在功能上将一个或多个处理信号或数据给予系统100的部件或本文所讨论的系统的其他部件，或者操作用于将一个或多个处理信号或数据提供到系统100的部件或本文所讨论的系统的其他部件。粗调谐部件104还包括特征描述部件112、内插部件114和调整部件116。
特征描述部件112配置成监测和分析振荡器部件106，并从分析中确定相关特征。特征描述部件112可确定特征轮廓(例如，行为轮廓)，其具有与振荡器部件106有关的特征。例如，特征或参数可包括任何类型的振荡器(例如，VCO或DCO)特征，以及在锁相环部件102的特定操作阶段期间生成的频率测量，所述特定操作阶段在锁定阶段之前或者在实施闭环配置之前。另外或可选地，特征可在系统的外部被确定，并存储在例如数据存储设备108的存储器中。
特征描述部件112配置成确定与振荡器部件106有关的特征，其可包括振荡器部件106的初始频率测量、相对于频率测量和一系列粗调谐值的粗调谐曲线的逼近、从粗调谐曲线上的一点到另一点的粗调谐步长或步长值、基于粗调谐曲线的多个内插系数、定义的重叠或交叉区域(例如，其中曲线点重叠或错配)或者与振荡器部件106有关的其他特征。另外或可选地，例如，可在外部确定并在数据存储设备108中存储内插系数。
除了以上讨论的特征以外，与振荡器有关的其他特征可包括锁相环部件的输出的微分非线性或操作处理，诸如PVT变化、所产生的偏移或效应，其可通过引起未被最初识别或已经发生的误差，使处理操作偏移。可通过特征描述部件112识别的其他特征可与其他部件有关或者可在不同的操作阶段处，诸如在最初操作或启动之后的频率值、在其他操作时间处的频率值或样本测量、频率范围、粗调谐值、粗调谐范围、内插系数(例如，基于初始频率测量的逼近粗调谐曲线的多项式系数)、重叠值、重叠粗调谐曲线点、曲线的许多重叠区域或结点，其中可基于使用与振荡器有关的这些特征中的一个或多个的技术检测重叠。
在一个方面中，特征描述部件112可在开环配置中或者在其中锁相环部件102还未被生成到闭环配置的配置中，在振荡器的非时间关键操作阶段期间执行特征确定，所述闭环配置锁定频率或相位以用于设备或系统100的持续或激活操作。例如，特征描述部件112可在非时间关键操作阶段期间或至少在锁相环部件102的锁定之前的阶段期间操作，以基于所确定的振荡器特征确定粗调谐曲线的多项式逼近。可基于多项式逼近处理来逼近粗调谐曲线的多项式，诸如例如最小平方多项式逼近、分段多项式逼近处理或其他逼近处理。特征描述部件112配置成易于实现可从振荡器部件106的一个或多个初始频率测量获得的粗调谐曲线的逼近，所述一个或多个初始频率测量在锁相环部件102的非时间关键操作阶段期间或在锁相环部件102的锁定之前确定。特征描述部件112使得内插部件114能够，相对于沿第一轴线的频率测量以及通过沿不同轴线的一个或多个粗调谐值，进一步生成粗调谐曲线的逼近。特征描述部件112可进一步分析曲线并生成振荡器轮廓，使用来自曲线的一个或多个特征以及可用于不同操作阶段中的随后处理的其他振荡器特征来描述振荡器的行为。其他振荡器特征可包括初始的一组内插系数，其在通电阶段之后并经由系统的其他部件可用于随后的内插，或者与如在本文讨论的振荡器部件106的振荡器有关的其他特征、参数、性质或值。
特征描述部件112生成多项式系数，以用于基于初始频率测量的粗调谐曲线的逼近。例如，特征描述部件112生成一个或多个内插系数并在数据存储设备108中进一步提供或存储系数，以用于经由内插部件114的随后内插。为了实现粗调谐曲线的恰当的逼近，在粗调谐支持点(例如，在所需操作点处，某些频率值对应于一个或多个粗调谐支持点等等)处通过特征描述部件112测量振荡器部件106的频率。然后在系统100或锁相环部件102的执行时间是非时间关键的时间点或时期期间，根据这些测量结果来计算内插系数，例如，诸如在锁定阶段之前、在启动阶段中、锁相环部件102的非时间关键阶段操作中。
内插部件114配置成基于经由特征描述部件112确定的特征来生成内插。内插部件114可操作用于生成附加内插，其相对于所确定的特征是目标频率的函数，以便实现粗调谐值的生成(例如，初始粗调谐值、初始粗调谐功能或初始粗调谐操作)。例如，可生成基于特征描述处理的系数和测量结果的粗调谐内插曲线。内插处理可包括例如拉格朗日内插或不同的内插。例如，内插部件114可生成内插处理，其基于先前在非时间关键操作阶段中或在锁相环的锁定之前，由特征描述处理或其他处理定义的一个或多个系数。
在一个示例中，内插部件114可操作用于实现粗调谐值的确定，所述粗调谐值设置锁相环部件102与振荡器部件106的粗调谐。该粗调谐值可为初始粗调谐值，其可操作用于设置振荡器部件106的调谐场的粗调谐，所述粗调谐由调整部件116进一步接收以用于基于粗调谐选择处理的进一步修改或处理。因此，由内插部件114生成的内插处理包括确定粗调谐值(作为初始粗调谐值)，其基于包括来自特征描述部件112的一个或多个初始频率测量和多项数系数的特征。可在PLL锁定阶段之前的操作阶段期间执行内插部件114的内插处理，在这里PLL处于开环配置。例如，当反馈路径变得闭合时，锁相环部件102被锁定到目标频率中，并大约等于在锁相环部件102的输入端子处的输入频率。内插部件114进一步根据从特征获得的多个系数来生成内插，其中从相对于一组粗调谐支持点的振荡器频率的粗调谐曲线的逼近确定所述特征。
调整部件116配置成调整初始粗调谐值，以进一步生成最终粗调谐值。调整部件116还配置成基于最终粗调谐校正值设置振荡器部件106的粗调谐，并提供最终粗调谐校正值以经由粗调谐控制路径118设置振荡器部件106的粗调谐(作为最终粗调谐值)，以用于实施最终目标频率。
在一个实施例中，调整部件116进一步操作用于在锁定锁相环之前确定附加频率测量。调整部件116可例如在完全通电阶段期间操作，所述完全通电阶段发生在锁相环在闭环配置中变为锁定以用于激活操作之前的阶段处。可基于从锁相环部件102的输出的反馈路径120的测量确定附加频率测量。附加频率测量进一步实现校正值的确定以及最终粗调谐校正值的获得，所述最终粗调谐校正值源于最终频率测量和最终目标频率的差。
在调整部件116的另一个方面中，可响应于重叠的检测识别一个或多个最终频率测量。重叠可发生以解释系统或设备设计内的间隙或错配，并且可在彼此重叠的粗调谐曲线的区域内检测到，其在例如下文中描述的图7中进一步示出。这些重叠可操作用于降低振荡器部件106的锁定或粗调谐处理的性能，例如，如果重叠还未在特征描述部件112或内插部件114中被特征化或被考虑。如此，粗调谐的初始值或设置值不能够总是以所需准确度或所需分辨率水平完全地调谐振荡器。因此，调整部件116配置成识别振荡器行为模式或振荡器轮廓内的重叠，并确定振荡器部件106的附加频率测量以调整粗调谐值，以便消除剩余频率误差。
在另一个方面中，可响应于在频率测量或粗调谐逼近曲线中发生的重叠的检测，经由调整部件116生成第二最终频率测量或更多的随后最终频率测量。例如，可从导出粗调谐值(例如，粗调谐字)的位的逻辑运算检测重叠。可从来自内插部件114的内插处理的内插误差程度或水平检测该类重叠。例如，在特征描述部件112的特征描述处理和内插处理之后，实际振荡器频率和最终目标频率之间的频率误差可仍然存在。可结合非时间关键操作阶段期间的特征描述处理或操作与锁相环部件102的通电之间的温度差或变化通过时间差产生该频率误差。在另一个示例中，频率偏移或误差还可由逼近以及真实/实际振荡器特征的差异引起。振荡器部件106特征在本质上不总是单调的并且呈现微分非线性，例如，其中在单独的特征描述和内插处理期间或者在单独的特征描述部件112或内插部件114的操作阶段中，不总是考虑这些特征行为。调整部件116因此配置成在经由调整部件116实施的调整处理一个或多个随后迭代中，通过附加频率测量调整粗调谐值或函数，以生成最终粗调谐值，以便设置振荡器部件(例如，DCO或VCO)的粗调谐。
在一个方面中，部件的操作可在锁相环部件的锁定状态之前的操作阶段中进行。在其他示例中，特征描述部件112可在锁相环部件的启动阶段期间的非时间关键操作阶段中操作，而内插部件114以及调整部件116的调整处理在时间关键阶段(例如，完全通电阶段或开始阶段)中执行，所述时间关键阶段比非时间关键阶段更为时间关键，并且在锁相环的锁定阶段之前的进一步通电或开始期间执行。可选地，特征描述部件112、内插部件114和调整部件116可发生在非时间关键阶段中、时间关键阶段中或它们的组合中。
由于在PLL的锁定状态或条件的锁相环锁定之前可使用较少的频率测量(例如，两个或更少，例如)，因此相比连续逼近方法，所描述的粗调谐部件104的优点包括在粗调谐中的校准或稳定的较快处理。快速锁相环稳定时间使得规范满足所有长期演进(LTE)和LTE载波聚合(LTECA)的操作，并特别是对于LTE时分双工(LTETDD)操作。另外，可在芯片启动阶段或其他非时间关键操作阶段执行耗时部件或处理。例如，与锁相环部件102的锁定阶段相比，启动阶段不是那么时间关键的。
现转向图2，示出了根据所描述的各种方面，用于粗调谐校准的系统的锁相环部件102的示例性配置。系统200包括如上所讨论的类似部件，并还包括相位-频率检测器206、环路滤波器208和反馈部件212，其操作用于作为锁相环生成频率捕获，例如，具有可根据粗调谐操作或值以及细调谐操作或值进行调谐或设置的振荡器106。
例如，相位-频率检测器206可作为误差检测器操作，所述误差检测器还可包括电荷泵(未示出)。相位-频率检测器206可操作用于基于经由参考输入信号和经由反馈路径210的反馈信号204来确定锁相环部件102中的相位或频率误差，所述反馈路径210可还包括反馈部件212。例如，反馈部件212可为分频器或其他部件，其将反馈信号乘以倍数以通过反馈路径210的闭环配置控制误差微分。相位-频率检测器206可操作用于比较两个输入信号的相位或频率，其中反馈信号204可来自VCO、DCO或其他振荡器部件106，所述振荡器部件106配置成基于粗调谐信号、粗调谐字或者粗调谐操作和细调谐操作进行操作。例如，输入信号202可以是经由外部源、数据存储、其他设备或系统部件提供的参考信号，所述系统部件可操作地耦合到锁相环部件102。相位-频率检测器206可还包括输出，其能够实现随后的电路部件调整差，以便在锁相环部件102的锁定状态或锁定条件下锁定到相位上。
相位-频率检测器206进一步耦合到环路滤波器208，其操作用于集成所接收的信号以使所接收的信号平滑或过滤所接收的信号，并然后在用于在锁定状态或条件下设置振荡器的锁定处理期间，将集成的平滑输出作为细调谐信号216或VCTRL馈送到振荡器部件106。在一个示例中，振荡器可以是VCO或DCO。用于实现锁定状态或条件的锁定操作阶段的稳定时间可以是时间关键的，以便确定正确的粗调谐值，其经由粗调谐控制路径118生成适当的振荡器输出频率。因此，为了减少稳定时间，系统200进一步操作用于确定振荡器的特征，并在非时间关键操作阶段期间(诸如在启动阶段期间)可能的一定程度上执行作为预计算的计算。
在一个示例中，调整部件116配置成调整经由内插部件114生成的粗调谐值。例如，调整部件116可耦合到测量部件214，诸如频率检测器或者基于频率偏移(误差)来生成至少一个附加频率测量的其他部件，其中可结合温度漂移或其他PVT变化从时间差发生所述频率偏移(误差)。测量部件214经由反馈测量路径120从振荡器的输出测量附加频率测量，以便确定偏移或误差。频率误差还可由逼近的振荡器特征以及实际的或真实的振荡器特征之间的差所引起。例如，偏移可在特征描述处理之间的期间发生，该特征描述处理由特征描述部件112在非时间关键操作阶段以及激活阶段/时间关键操作阶段中生成。如此，测量部件214可通过在锁相环部件102的锁定之前生成至少一个附加频率测量来进一步实现在锁相环102的锁定中的更快的稳定时间。可选地或可选地，测量部件214可在启动阶段之后，且在锁相环部件102的操作的通电阶段或时间关键操作阶段期间，即在锁相环部件102的锁定之前，进行操作。测量部件214使得调整部件116能够确定频率误差或偏移，以进一步补偿最终粗调谐值或粗调谐信号内的该种误差，所述最终粗调谐值或粗调谐信号被提供到振荡器部件106以用于振荡器部件106的锁定。
可选地或附加地，可通过如下面参考图3详细描述的一个或多个调整处理来补偿由测量部件214确定的频率误差。调整部件116可操作用于通过最初粗调谐值补偿该种误差或偏移，例如，所述最初粗调谐值由经由特征描述部件112或内插部件114的特征描述和内插处理所引起。在振荡器操作的启动阶段(或者在通电阶段或时间关键阶段期间)和最初粗调谐值的设置之后，调整部件116经由测量部件214操作用于测量振荡器的频率，以便生成与所希望或所需目标频率的比较。因此，调整部件116进一步调整粗调谐值，以进一步补偿关于最终已校正的粗调谐值或最终粗调谐校正值相对最初粗调谐值的附加变化。
参考图3，示出了根据各种方面实现粗调谐选择或粗调谐部件104的锁相环系统的另一个示例。系统300包括如以上讨论的类似部件。调整部件116还包括误差部件302、重叠检测部件304和校正部件306。
误差部件302配置成基于最初粗调谐值和目标值确定误差。例如，通过误差部件302确定频率误差。误差部件302因此可作为频率误差部件操作，所述频率误差部件接收源自测量部件214的附加频率测量。误差部件302可例如从数据存储设备108、外部设备或系统部件接收所需或目标频率值，并将目标频率与基于如从内插部件114生成的粗调谐值(初始粗调谐值)的频率比较。误差部件302可确定基于最初粗调谐值以及所需或目标频率值的频率之间的差。响应于差满足阈值或检测到的差，误差部件302配置成提供差以进一步补偿最终粗调谐校正值或已调整的/已校正的粗调谐值的生成，诸如在重叠检测部件304处或校正部件306处。
例如，校正部件306可操作用于，基于由误差部件302识别和确定的频率误差来生成已校正的粗调谐信号、值或字。粗调谐校正值操作用于调整最初粗调谐值，以生成最终粗调谐校正值或已调整的粗调谐值，其可用于在锁定状态或条件之前设置锁相环的粗调谐。粗调谐校正值可包括多位，例如，其可操作用于调整或修改最初粗调谐值，所述最初粗调谐值也可包括多位。
在一个方面中，校正部件306可操作用于，通过将例如由误差部件302确定的误差或评估的频率差除以可由特征描述部件112确定的粗调谐步长值来生成已校正的粗调谐值，如以上所讨论。可选地，步长可在外部确定并存储在数据存储设备108中。校正部件306可因此从振荡器的特征描述轮廓来选择特征(诸如来选择粗调谐步长)，并例如，根据该特征或另一个特征生成粗调谐校正值。
重叠检测部件304配置成检测重叠是否发生在来源于粗调谐值的频率以及来自测量部件214的附加频率测量之间。例如，重叠可被设计到设备或系统中，以例如防止由于处理变化而发生在架构中的间隙或错配。重叠可包括一个或多个频率值，其沿相同的轴线值彼此重叠或者与近似相同或大约相同的粗调谐值重叠。在一个示例中，重叠可发生在振荡器部件106的MSB处，其中可通过给定PLL部件架构或电路设计来定义或规定对应于重叠的MSB的位置和数目。
重叠检测部件304操作用于，在锁定锁相环之前，检测或分析粗调谐曲线、所确定的特征或特征描述轮廓中的重叠。这些重叠可用于进一步总体上降低粗调谐和锁相环系统300中所涉及的处理的性能，这是因为通常在合理的时间量中，不能完全地考虑到或识别到所述重叠，诸如单独通过特征描述部件112或内插部件114所实现的操作或处理。例如，响应于在粗调谐曲线的至少一部分内检测到重叠，测量部件214操作用于确定与振荡器部件106关联的第二附加最终频率测量。校准部件306然后操作用于，使用第二粗调谐调整值(第二粗调谐校正值)来进一步调整最后的或先前的最终粗调谐值，以形成第二已调整的粗调谐值并将其作为最终粗调谐值。校正部件306进一步相应地处理附加迭代，直到基本上不再检测到所有误差或重叠或者实现了预定的迭代数目。
参考图4，示出了具有与振荡器部件106(诸如数字控制振荡器或另一个振荡器)相关的各种特征的粗调谐曲线的示例绘图。曲线402表示具有振荡器特征的粗调谐曲线。曲线404表示基于特征和所确定的内插系数的内插曲线。在诸如从确定的特征(诸如内插系数等等)获得的内插支持点之间确定和分析曲线。
当目标频率是已知的时，例如，内插部件114可通过特征化频率点之间的内插生成初始粗调谐(CT)值。例如，目标频率可由箭头406表示并且可以为例如大约3275MHz。粗调谐值可例如在逼近部分410处由箭头408表示，其跟随振荡器的内插CT曲线404。初始粗调谐校正值可操作用于仅在经由硬件部件可实现的某一程度上调整粗调谐曲线402，这可由弯曲箭头422看出。例如，重叠420的范围在大约3275MHz到大约3290MHz，并在重叠420的极点处在两个虚线圆圈之间示出。然而，由于所检测的重叠420条件已被检测到，可通过系统进一步实现粗调谐选择处理，并且由调整部件116来触发操作。
虽然在该公开内描述的方法在一系列行为或事件中进行了描述并在本文中被描述作为一些了行为或事件，但是将理解的是，所示出的该类行为或事件的顺序不被解释为限制性意义。例如，一些行为可以以不同的顺序发生以及/或者与脱离本文所示出和/或描述的那些的其他行为或事件同时发生。另外，并非所有示出的行为都是实施本文描述的一个或多个方面或实施例所必需的。进一步地，可在一个或多个分离的行为和/或阶段中执行本文所描绘行为中的一个或多个。
参考图5，其示出用于根据各种方面的振荡器的粗调谐的示例处理流程。方法500在502处开始，以用于选择粗调谐校正值，以调整、控制或设置振荡器106的频率。例如，从特征描述部件112和内插部件114的特征描述和内插处理来生成初始粗调谐值，其中参数或所确定的特征用于导出初始粗调谐值。在504处，根据来源于特征描述部件112和内插部件114的操作，作为初始粗调谐值来生成粗调谐值(CT_val)。在506处，然后测量附加频率，诸如通过测量部件214。
在特征描述和内插之后，可经由误差部件302将频率误差识别作为剩余。例如，与在特征描述和锁相环的完全通电之间的温度偏移相结合的时间差可导致频率偏移。振荡器特征通常不是单调的并且能够证明微分非线性，其不总是被特征描述部件112或内插部件114的内插处理和特征描述处理所考虑。在506处，例如，可确定一个或多个附加频率测量。在508处，附加频率测量中的至少一个与所需或目标频率相比较，以产生增量频率或频率差。在510处，例如，通过将附加测量和目标频率之间所评估的频率差除以粗调谐曲线的步长特征(例如，CT_corr＝(f_meas-f_target)/CT_step)从增量(delta)频率来进一步生成校正值。例如，可从特征描述部件112的特征轮廓或操作评估步长。粗调谐步长可表示一个值与另一个值诸如沿绘图轴线的粗调谐值的差。在512处，然后将校正值(例如，CT_corr)应用到初始粗调谐值，以获得最终粗调谐值，以用于粗调谐振荡器部件106。
参考图6，示出了用于根据各种方面的振荡器的粗调谐的另一个示例处理流程。方法600包括与以上所讨论的方法500类似的方面。在602处，方法初始化，并且在604处作为初始粗调谐值(CT_init)生成粗调谐值(CT_val)。在606处，测量初始频率并在608处将所述初始频率与目标频率比较。在610处，从在附加测量频率和目标频率之间计算的增量频率来生成校正值。
在612处，从振荡器部件106的一个或多个粗调谐曲线或行为特征来识别重叠。可分析特征或振荡器轮廓以检测重叠，并进一步增强所实施的粗调谐操作。如以上讨论的振荡器轮廓可包括特征、粗调谐曲线、内插系数、所定义的支持点或结点、调整级别中的步长或相对于沿曲线的频率点的不同粗调谐值、来自粗调谐值中的一个的增益值、与振荡器部件106有关的其他特征，诸如值、范围、重叠数目、重叠范围、数据位或MSB中重叠的位置，其中MSB与重叠条件或曲线的点有关，或者其他相关特征。
在一个示例中，可基于根据以下条件：MSBs(CT_val+CT_corr)≠MSBs(CT_val)预定阈值是否已经满足来确定重叠。在一个方面中，在这里存在满足偏离目标频率的阈值频率的偏移，那么所得校正值相对初始粗调谐值仍然足够显著，以便于使得识别重叠。如此，在与应用到粗调谐值的校正值有关的最高有效位仍导致显著偏移之后，能够确定偏移，所存储的值和方法在618处进入附加迭代。可选地，如果条件-已校正的粗调谐值(MSBs(CT_val+CT_corr))约等于MSBs(CT_val)-满足，那么显著的校正已经被作出或者沿振荡器特征的该重叠部分不再可行，诸如沿所分析的粗调谐曲线和内插曲线。相应地，方法600进入到614，在614总，在锁相环的锁定前，使用所得粗调谐值或最终粗调谐值设置振荡器。可根据振荡器操作中所检测的重叠数目，如上调整或操作粗调谐的其他区域、部分或特征。
在一些实例中，在已经识别出重叠且已经确定附加测量之后，方法600流程到将初始粗调谐值设置作为先前通过该已校正值来校正的粗调谐值。在620处，作出附加频率测量，并且在622处确定附加频率测量与目标频率的比较。在624处，确定第二校正值，从而基于目标频率和来自620的附加测量频率之间的差来产生进一步的校正值CT_corr2。在626处作出关于重叠是否仍存在，或者换句话说，是否在实际粗调谐值和实际粗调谐值加上附加的或进一步的校正值(CT_valversusCT_val+CT_corr2)之间检测到重叠的确定。如果回答是，那么不再应用粗调谐校正值(CT_corr2)并且在616处的处理流程到完成。如果关于确定的回答为否，那么在628处的处理流程至使用第二校正值(CT_corr2)来设置粗调谐值。处理继续许多迭代，直到没有检测到重叠或者直到作为阈值水平满足了预定的迭代数目。处理流程然后在616处结束。在一个方面中，迭代或处理流程可以是一个或多个迭代，例如直到在调整处理中补偿了重叠以不超过所确定的阈值，或者不再检测到可接受的水平。
参考图7，示出了根据各种方面的粗调谐值中重叠条件的示例图表。通过纵轴和横轴示出粗调谐曲线700的一部分，该粗调谐曲线操作为调整或设置振荡器的粗调谐值，其中所述纵轴由频率阶跃或步长(f阶跃/MHz)中的频率表示，并且横轴线由不同粗调谐阶跃或CT步长中的一组粗调谐值表示。在702处，根据特征以及与振荡器有关的特征的内插处理确定初始粗调谐值。例如，初始粗调谐值可以为大约191。在该特定示例中，目标频率可以是7426MHz。调整处理由调整部件116来触发，其中第一测量被确定为由箭头704表示，并且生成经由校正值的校正，其使粗调谐值增加到大约192的CT。然而，这导致较高的频率级别并且因此检测到重叠区域，这然后触发如箭头708指示的第二迭代或第二测量处理。生成附加校正值。作出关于然后是否检测到重叠的决定；如果否，那么已经确定粗调谐值，但是如果是，那么进一步生成对粗调谐值的重复测量和调整。由于在内插的粗调谐曲线和特征化的粗调谐曲线之间的MSB交叉中实施重叠，例如，因此可通过结合XOR运算或门的屏蔽(mask)运算来实施检测，例如诸如((CT_val+CT_corr)&MASK)XOR(CT_val&MASK)。
参考图8，示出了用于根据各种方面的锁相环系统的粗调谐选择的另一种方法。在802处，通过包括至少一个处理器的锁相环设备，确定与锁相环设备的振荡器有关的多个特征。
在804处，方法包括基于一个或多个特征经由内插部件114生成内插(例如，内插曲线)，以确定设置振荡器的粗调谐的粗调谐值。例如，生成内插可包括基于初始频率测量确定粗调谐值。另外，内插可基于通过相对于一组粗调谐值的振荡器频率的粗调谐曲线的逼近来确定的系数。
在806处，方法包括确定至少一个最终频率测量以生成最终粗调谐值，以及设置锁相环设备的粗调谐。
在其他实施例中，方法可包括基于至少一个最终频率测量的第一最终频率测量调整粗调谐值，以生成最终粗调谐值。可选地或附加地，方法可包括基于至少一个最终频率测量的第一最终频率测量和目标频率值确定剩余频率误差，基于剩余频率误差生成校正值，以及通过根据粗调谐校正值调整粗调谐值，来生成已校正的粗调谐值。
方法800可还包括在预定的迭代数目内检测重叠是否发生在初始粗调谐值和已校正的粗调谐值之间。响应于在预定的迭代数目内检测到重叠，确定至少一个第二最终频率测量，基于至少一个第二最终频率测量和目标频率值确定至少一个第二剩余频率误差，基于至少一个第二剩余频率误差生成至少一个第二校正值，以及通过根据至少一个第二校正值来调整已校正的粗调谐值或先前已校正的粗调谐值，生成至少一个第二已校正的粗调谐值。
为了提供所公开主题的各个方面的进一步背景，图9示出可实现和/或开发所公开方面的特征或方面的接入装置、用户装置(例如，移动设备、通信设备、个人数字助理等等)或与网络接入(例如，基站、无线接入点、毫微微蜂窝接入点等等)有关的软件900的实施例的方框图。
用户装置或移动通信设备900可以利用根据各种方面描述的PLL或PA中的一个或多个方面。例如，移动通信设备900包括数字基带处理器902，其可耦合到数据存储或存储器903、前端904(例如，RF前端、声学前端，或其他类似前端)和多个天线端口907，以用于连接到多个天线9061至906k(k为正整数)。天线9061至906k可向一个或多个无线设备传输信号以及从一个或多个无线设备接收信号，诸如接入点、接入终端、无线端口、路由器等等，其可在无线电接入网络或经由网络设备(未示出)产生的通信网络内操作。用户装置900可以是用于传送RF信号的无线电频率(RF)设备，用于传送声频信号的声学设备，或任何其他信号通信设备，诸如计算机、个人数字助理、移动电话或智能电话、平板PC、调制解调器、笔记本、路由器、交换机、转发器、PC、网络设备、基站或类似设备，其可操作用于根据一个或多个不同的通信协议或标准与网络或其他设备通信。
前端904可包括通信平台，其包括电子部件和关联电路，所述关联电路提供用于经由一个或多个接收器或发送器908、复用器/解复用器部件912和调制器/解调器部件914接收或传输的信号的处理、操作或成形。例如，前端904耦合到数字基带处理器902和一组天线端口907，其中一组天线9061到906k可以是前端的部分。在一个方面中，移动通信设备900可包括锁相环系统910，其与根据本文公开方面的振荡器的粗调谐和细调谐操作一起操作。
用户装置设备900还可包括处理器902或控制器，其可操作用于提供或控制移动设备900的一个或多个部件。例如，处理器902可根据本公开的方面，至少部分地将功能给予移动通信设备900内的基本上任何电子部件。作为示例，处理器可配置成至少部分执行可执行指令，其将锁相环系统910的各种模式控制作为多模式操作芯片集，其基于锁相环的振荡器的一个或多个特征为天线端口907、输入终端或其他终端处的输入信号提供不同的功率生成操作。
处理器902可操作用于使得移动通信设备900能够处理数据(例如，符号、比特或芯片)，以用于通过复用器/解复用器部件912的复用/解复用或者经由调制器/解调器部件914的调制/解调，诸如实施直接和逆快速傅里叶变换、调制速率的选择、数据包格式的选择、包间时间等等。存储器903可存储数据结构(例如，元数据)、代码结构(例如，模块、对象、类、程序等等)或指令、网络或设备信息，诸如策略和规范、附件协议，用于扰频、扩频和导频(例如，参考信号)传输的代码序列、频率偏移、小区ID，以及用于在功率生成期间检测和识别与RF输入信号、功率输出或其他信号分量有关的各种特征的其他数据。
处理器902功能地和/或通信地耦合(例如，通过存储器总线)到存储器903，以便存储或检索操作功能以及至少部分地将功能给予通信平台或前端904、锁相环系统910和锁相环系统910的基本上任何其他操作方面所需的信息。锁相环系统910包括至少一个振荡器(例如，VCO、DCO等等)，其可经由根据本文所述的各种方面的粗调谐值、信号、字或选择处理校准。
本文的示例可包括主题，诸如方法、用于执行方法的行为或方框的装置、包括可执行指令的至少一种机器可读介质，当通过机器(例如，处理器与存储器等等)执行时，所述可执行指令使机器执行方法或装置或系统的行为，以根据所描述的实施例和示例用于使用多个通信技术的并行通信。
示例1是一种锁相环系统，其包括特征描述部件，其配置成确定与锁相环部件的振荡器相关的多个特征；内插部件，其配置成生成所述多个特征的内插以确定粗调谐值，所述调谐值配置为生成所述振荡器的粗调谐；以及调整部件，其配置成基于至少一个最终频率测量来调整所述粗调谐值以生成最终粗调谐值，并基于所述最终粗调谐值来设置所述振荡器的所述粗调谐。
示例2包括示例1的主题，其中所述特征描述部件还配置成在所述锁相环部件的非时间关键阶段期间确定所述多个特征。
示例3包括示例1和2中任一项的主题，包括或省略可选元件，其中所述非时间关键阶段包括在所述锁相环部件的锁定阶段之前的所述锁相环部件的启动阶段。
示例4包括示例1-3中任一项的主题，包括或省略可选元件，其中所述调整部件还配置成，基于所述至少一个最终频率测量，使用粗调谐校正值来调整所述粗调谐值。
示例5包括示例1-4中任一项的主题，包括或省略可选元件，其中所述特征描述部件还配置成，通过确定多个频率测量来确定与所述振荡器相关的所述多个特征。
示例6包括示例1-5中任一项的主题，包括或省略可选元件，其中内插部件还配置成基于目标频率和所述多个特征生成所述内插，以确定所述粗调谐值。
示例7包括示例1-6中任一项的主题，包括或省略可选元件，其中所述振荡器包括数字控制振荡器或电压控制振荡器，其配置成在开环状态中由粗调谐字或粗调谐信号来进行粗调谐，并且由细调谐字或细调谐信号锁定在闭环状态中，以便使参考信号和反馈信号同步。
示例8包括示例1-7中任一项的主题，包括或省略可选元件，其中所述调整部件包括：误差部件，其配置成确定基于所述粗调谐值的频率值以及目标频率之间的频率误差；以及校正部件，其配置成基于所述频率误差来计算已校正的粗调谐值。
示例9包括示例1-8中任一项的主题，包括或省略可选元件，还包括测量部件，其配置成在锁相环部件的启动或通电阶段之后，确定振荡器的所述至少一个最终频率测量。
示例10包括示例1-9中任一项的主题，包括或省略可选元件，其中调整部件还包括：重叠检测部件，其配置成，基于所述至少一个最终频率测量的第一最终频率测量检测重叠是否发生在所述粗调谐值和附加粗调谐值之间；其中所述调整部件还配置成，响应于所述重叠发生，确定第二最终频率测量，并且所述调整部件还配置成，使用所述第二最终频率测量来调整所述粗调谐值，以生成所述最终粗调谐值。
示例11为一种用于粗调谐振荡器的方法，包括通过包括至少一个处理器的锁相环设备确定与所述锁相环设备的所述振荡器相关的多个特征；基于所述多个特征生成内插，以确定粗调谐值，所述粗调谐值设置所述锁相环设备与所述振荡器的粗调谐；以及测量至少一个最终频率测量以生成最终粗调谐值，并设置所述锁相环设备的所述粗调谐。
示例12包括示例11的主题，其中所述确定所述多个特征包括，在开环配置中在所述振荡器的非时间关键操作阶段期间，确定所述振荡器的多个初始频率测量、相对于所述振荡器的频率和一组粗时间点的粗调谐曲线的逼近、粗调谐步长或者基于所述粗调谐曲线的多个内插系数中的至少一个。
示例13包括示例11或12的主题，包括或省略可选元件，其中所述生成所述内插包括，在包括锁相环锁定阶段的时间关键操作阶段期间，根据所述多个特征确定基于多个初始频率测量的粗调谐值。
示例14包括示例11-13的主题，包括或省略可选元件，其中所述生成所述内插包括，基于多个系数生成所述内插，所述多个系数由相对于一组粗时间点的所述振荡器频率的粗调谐曲线的逼近来确定。
示例15包括示例11-14的主题，包括或省略可选元件，基于所述至少一个最终频率测量的第一最终频率测量来调整所述粗调谐值，以生成所述最终粗调谐值。
示例16包括示例11-15的主题，包括或省略可选元件，还包括基于所述至少一个最终频率测量的第一最终频率测量以及目标频率值来确定剩余频率误差；基于所述剩余频率误差来生成校正值；以及通过按照所述校正值调整所述粗调谐值来生成已校正的粗调谐值
示例17包括示例11-16的主题，包括或省略可选元件，其中所述生成所述校正值包括，根据粗调谐步长来生成所述校正值。
示例18包括示例11-17的主题，包括或省略可选元件，还包括在预定的迭代数目内，检测在所述已校正的粗调谐值和所述粗调谐值间是否发生重叠；响应于检测到所述重叠，在所述预定的迭代数目内：
确定至少一个第二最终频率测量；基于所述至少一个第二最终频率测量和所述目标频率值，确定至少一个第二剩余频率误差；基于所述至少一个第二剩余频率误差生成所述至少一个第二校正值；以及通过根据至少一个第二校正值调整所述已校正的粗调谐值或先前已校正的粗调谐值，生成至少一个第二已校正的粗调谐值。
示例19是一种移动设备，包括锁相环设备，包括：振荡器；存储可执行指令的存储器；通信地耦合到所述存储器的至少一个处理器，所述处理器配置成执行所述可执行指令以至少用于：确定多个特征，所述多个特征包括与所述锁相环设备的所述振荡器相关的至少一个频率测量；通过生成所述振荡器的所述至少一个频率测量和目标频率的内插来生成粗调谐值；以及测量所述锁相环设备的至少一个最终频率测量以调整所述粗调谐值，以便生成已调整的粗调谐值，并使用所述已调整的粗调谐值设置所述锁相环设备的粗调谐。
示例20包括示例19的主题，其中至少一个处理器还配置成执行可执行指令，以用于：基于所述已调整的粗调谐值和所述目标频率确定剩余频率误差；基于所述剩余频率误差生成校正值；以及通过根据所述校正值调整所述已调整的粗调谐值，来生成最终粗调谐值。
示例21包括示例19-20中任一项的主题，包括或省略可选元件，其中所述振荡器包括电压控制振荡器或数字控制振荡器，其配置成由所述粗调谐和细调谐设置，以便使用不同的偏置值在锁定操作阶段中生成至少一个频率。。
示例22包括示例19-21中任一项的主题，包括或省略可选元件，其中所述多个特征包括确定所述振荡器的多个初始频率测量、相对于一组粗时间点的所述振荡器频率的粗调谐曲线的逼近、粗调谐步长或者基于所述粗调谐曲线的多个内插系数中的至少一个。
示例23包括示例19-22中任一项的主题，包括或省略可选元件，其中所述至少一个处理器还配置成执行所述可执行指令，以用于：在相对于粗时间点的所述振荡器的多个频率的粗调谐曲线的逼近中的最高有效位交叉处，检测在所述粗调谐值和所述至少一个最终频率测量的第一测量之间的重叠。。
示例24包括示例19-23中任一项的主题，包括或省略可选元件，其中至少一个处理器还配置成执行可执行指令，以用于：基于所述至少一个最终频率测量的第一最终频率测量，调整所述粗调谐值，以生成所述已调整的粗调谐值作为最终粗调谐值，所述最终粗调谐值定义所述锁相环设备的所述粗调谐。
示例25包括示例19-25中任一项的主题，包括或省略可选元件，其中至少一个处理器还配置成执行可执行指令，以用于：在所述锁相环设备的启动阶段期间确定所述多个特征，所述多个特征包括与所述振荡器有关的至少两个频率测量。
应用程序(例如，程序模块)可以包括例程、程序、部件、数据结构等等，其执行特定任务或实施特定抽象数据类型。此外，本领域技术人员将理解，所公开的操作可以与其他系统配置，包括单处理器或多处理器系统、小型计算机、大型计算机以及个人计算机、手持计算设备、基于微处理器的或可编程消费电子器件等等实践，其中每个可以操作地耦合到一个或多个关联移动或个人计算设备。
计算设备通常可以包括各种计算机可读介质。计算机可读介质可以是计算机可访问的且包括易失性和非易失性介质、可移动和不可移动介质的任何可用介质。通过示例的方式而非限制，计算机可读介质可以包括计算机存储介质和通信介质。计算机存储介质包括以用于存储诸如计算机可读指令、数据结构、程序模块或其他数据的任何方法或技术实施的易失性和非易失性、可移动和不可移动介质。计算机存储介质(例如，一个或多个数据存储)可以包括但不限RAM、ROM、EEPROM、闪存或其他存储器技术、CDROM、数字多功能盘(DVD)或其他光盘存储、磁带盒、磁带、磁盘存储设备或其它磁存储设备，或者可用于存储所需信息且计算机可访问的任何其他媒介。
通信介质通常实现计算机可读指令、数据结构、程序模块或调制数据信号中的其他数据，诸如载波或其他传输机制，并包括任何信息传递介质。术语“调制数据信号”表示以对信号中的信息编码的方式使其特征中的一个或多个设置或改变的信号。通过示例的方式而非限制，通信介质包括有线介质，诸如有线网络或直接线连接，以及无线介质，诸如声学、RF、红外线和其他无线介质。以上中任一个的组合也应包括在计算机可读介质的范围之内。
将理解的是，本文描述的方面可通过硬件、软件、固件或它们的任何组合实施。当在软件中实施时，功能可作为计算机可读介质上的一个或多个指令或代码来存储或传输。计算机可读介质包括计算机存储介质和通信介质两者，包括用于实现计算机程序从一个地方传递到另一个地方的任何介质。存储介质可以是通用或专用计算机可访问的任何可用介质。通过示例的方式而非限制，该类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储设备、磁盘存储设备或其他磁存储设备，或者任何其他介质，其可用于以指令或数据结构的形式携带或存储所需程序代码并且可由通用或专用计算机、或者通用或专用处理器访问。此外，任何连接被适当地称为计算机可读介质。例如，如果软件使用同轴电缆、光缆、双绞线、数字用户线(DSL)或诸如红外线、无线电和微波的无线技术，从网站、服务器或其他远程源来发射，那么同轴电缆、光缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术也包括在介质的定义中。如本文使用的磁盘和光盘包括紧致盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘和蓝光光盘，其中磁盘通常磁性地重现数据，而光盘用激光光学地重现数据。以上的组合也应被包括在计算机可读介质的范围内。
结合本文公开的方面进行描述的各种说明性逻辑、逻辑块、模块和电路可用以下装置来实施或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、离散门或晶体管逻辑、离散硬件部件或经设计执行本文所描述的功能的它们的任何组合。通用处理器可以是微处理器，但在可选方案中，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器还可被实施作为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、与DSP核结合的一个或多个微处理器或任何其他该种配置。此外，至少一个处理器可包括一个或多个模块，其可操作用于执行本文所描述的一个或多个行为和/或动作。
对于软件实施，可通过执行本文所描述的功能的模块(例如，程序、功能等等)实施本文所描述的技术。软件代码可存储在存储器单元中并由处理器执行。存储器单元可在处理器内或在处理器外部实施，在这种情况下，存储器单元可以通过本领域已知的各种方式通信地耦合到处理器。进一步地，至少一个处理器可包括一个或多个模块，其可操作用于执行本文所描述的功能。
本文所描述的技术可用于各种无线通信系统，诸如CDMA、TDMA、FDMA、OFDMA、SC-FDMA和其他系统。术语“系统”和“网络”通常可交换地使用。CDMA系统可实施无线电技术，诸如通用陆地无线电接入(UTRA)、CDMA2000等等。UTRA包括宽带-CDMA(W-CDMA)和CDMA的其他变型。进一步地，CDMA2000覆盖IS-2000、IS-95和IS-856标准。TDMA系统可实施无线电技术，诸如全球移动通信系统(GSM)。OFDMA系统可以实现诸如演进的UTRA(E-UTRA)、超移动宽带(UMB)、IEEE802.11(Wi-Fi)、IEEE802.16(WiMAX)、IEEE802.20、Flash-OFDM等等的无线电技术。UTRA和E-UTRA为通用移动远程通信系统(UMTS)的部分。3GPP长期演进(LTE)是使用E-UTRA的UMTS的版本，其在下行链路上使用OFDMA且在上行链路上使用SC-FDMA。在名称为“第三代合作伙伴计划”(3GPP)的组织的文档中描述了UTRA、E-UTRA、UMTS、LTE和GSM。此外，在名称为“第三代合作伙伴计划2”(3GPP2)的组织的文档中描述了CDMA2000和UMB。进一步地，该类无线通信系统可附加地包括对等(例如，移动到移动)adhoc网络系统，其常常使用未配对的免授权的频谱、802.xx无线LAN、蓝牙和任何其他近距或远距无线通信技术。
利用单载波调制和频域均衡的单载波分频多址(SC-FDMA)为可与所公开的方面一起使用的技术。SC-FDMA具有与OFDMA系统类似的性能和基本上相似的整体复杂度。由于SC-FDMA信号固有的单载波结构，因此其具有较低的峰值对平均值功率比(PAPR)。SC-FDMA可用于上行链路通信中，这里较低的PAPR可在传输功率效率方面对移动终端有益。
此外，可使用标准编程和/或工程技术将本文所描述的各个方面或特征实施作为方法、装置或制造品。如本文使用的术语“制造品”制造包括从任何计算机可读设备、载体或媒介可获得的计算机程序。例如，计算机可读媒介可包括但不限于磁存储设备(例如，硬盘、软盘、磁条等等)、光盘(例如，紧致盘(CD)、数字多功能盘(DVD)等等)、智能卡和闪存设备(例如，EPROM、卡、棒、钥匙驱动器等等)。此外，本文所描述的各种存储媒介可表示一个或多个设备以及/或者用于存储信息的其他机器可读媒介。术语“机器可读介质”可包括但不限于能够存储、包含和/或承载指令和/或数据的无线信道和各种其他媒介。此外，计算机程序产品可包括计算机可读介质，其具有可操作用于使计算机执行本文所描述的功能的一个或多个指令或代码。
进一步地，结合本文所公开的方面进行描述的方法或算法的行为和/或动作可直接在硬件中、在通过处理器执行的软件模块中或者它们的组合中实现。软件模块可驻留在RAM存储、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或本领域已知的任何其他形式的存储介质中。示例性存储介质可耦合到处理器，使得处理器可从存储介质读取信息以及向存储介质写入信息。在可选方案中，存储介质可集成到处理器中。进一步地，在一些方面中，处理器和存储介质可驻留在ASIC中。此外，ASIC可驻留在用户终端中。在可选方案中，处理器和存储介质可作为分离部件驻留在用户终端中。此外，在一些方面中，方法或算法的行为和/或动作可作为代码和或指令中的一者或任何组合或集合驻留在机器可读介质和/或计算机可读介质上，其可结合到计算机程序产品中。
以上对于包括摘要中所描述内容的主题公开的所示实施例的描述不旨在穷尽所公开的实施例或者将所公开的实施例限制到所公开的精确形式。虽然特定实施例和示例在本文被描述用于说明性目的，但被认为在该类实施例和示例的范围内的各种修改是可能的，如相关领域中技术人员可理解的。
在这点上，虽然已经结合各种实施例和相应附图描述了所公开的主题，但是将理解的是，在适用情况下，可使用其他类似实施例或者对所描述的实施例作出修改和添加，以用于执行相同、相似、可选或替代功能，而不脱离其中。因此，所公开的主题不应限于本文所描述的任何单个实施例，而是应根据以下随附权力要求的宽度和范围解释。
特别地在通过以上所描述的部件或结构(组件、设备、电路、系统等等)执行的各种功能这一点上，用于描述该类部件的术语(包括对“装置”的参考)旨在对应于执行所描述的部件(例如，功能上相同)的指定功能的任何部件或结构，除非另外指示，即使在结构上部等于在本文示出的本发明的示例性实施的功能的公开结构。另外，虽然可已经相对于若干实施中的仅一个公开了特定特征，但是该种特征可根据需要与其他实施的一个或多个其他实施组合，并且对于任何给定应用或特定应用是有利的。

Claims (25)

1.一种锁相环系统，包括：
特征描述部件，其配置成确定与锁相环部件的振荡器相关的多个特征；
内插部件，其配置成生成所述多个特征的内插以确定粗调谐值，所述调谐值配置为生成所述振荡器的粗调谐；以及
调整部件，其配置成基于至少一个最终频率测量来调整所述粗调谐值以生成最终粗调谐值，并基于所述最终粗调谐值来设置所述振荡器的所述粗调谐。
2.根据权利要求1所述的锁相环系统，其中所述特征描述部件还配置成在所述锁相环部件的非时间关键阶段期间确定所述多个特征。
3.根据权利要求2所述的锁相环系统，其中所述非时间关键阶段包括在所述锁相环部件的锁定阶段之前的所述锁相环部件的启动阶段。
4.根据权利要求1所述的锁相环系统，其中所述调整部件还配置成，基于所述至少一个最终频率测量，使用粗调谐校正值来调整所述粗调谐值。
5.根据权利要求1所述的锁相环系统，其中所述特征描述部件还配置成，通过确定多个频率测量来确定与所述振荡器相关的所述多个特征。
6.根据权利要求1所述的锁相环系统，其中所述内插部件还配置成基于目标频率和所述多个特征生成所述内插，以确定所述粗调谐值。
7.根据权利要求1所述的锁相环系统，其中所述振荡器包括数字控制振荡器或电压控制振荡器，其配置成在开环状态中由粗调谐字或粗调谐信号来进行粗调谐，并且由细调谐字或细调谐信号锁定在闭环状态中，以便使参考信号和反馈信号同步。
8.根据权利要求1所述的锁相环系统，其中所述调整部件包括：
误差部件，其配置成确定基于所述粗调谐值的频率值以及目标频率之间的频率误差；以及
校正部件，其配置成基于所述频率误差来计算已校正的粗调谐值。
9.根据权利要求1所述的锁相环系统，还包括：
测量部件，其配置成在所述锁相环部件的启动或通电阶段之后，确定所述振荡器的所述至少一个最终频率测量。
10.根据权利要求1-9中任一项所述的锁相环系统，其中所述调整部件还包括：
重叠检测部件，其配置成，基于所述至少一个最终频率测量的第一最终频率测量检测重叠是否发生在所述粗调谐值和附加粗调谐值之间；
其中所述调整部件还配置成，响应于所述重叠发生，确定第二最终频率测量，并且所述调整部件还配置成，使用所述第二最终频率测量来调整所述粗调谐值，以生成所述最终粗调谐值。
11.一种用于粗调谐振荡器的方法，包括：
通过包括至少一个处理器的锁相环设备确定与所述锁相环设备的所述振荡器相关的多个特征；
基于所述多个特征生成内插，以确定粗调谐值，所述粗调谐值设置所述锁相环设备与所述振荡器的粗调谐；以及
测量至少一个最终频率测量以生成最终粗调谐值，并设置所述锁相环设备的所述粗调谐。
12.根据权利要求11所述的方法，其中所述确定所述多个特征包括，在开环配置中在所述振荡器的非时间关键操作阶段期间，确定所述振荡器的多个初始频率测量、相对于所述振荡器的频率和一组粗时间点的粗调谐曲线的逼近、粗调谐步长或者基于所述粗调谐曲线的多个内插系数中的至少一个。
13.根据权利要求11所述的方法，其中生成所述内插包括，在包括锁相环锁定阶段的时间关键操作阶段期间，根据所述多个特征确定基于多个初始频率测量的粗调谐值。
14.根据权利要求11所述的方法，其中生成所述内插包括，基于多个系数生成所述内插，所述多个系数由相对于一组粗时间点的所述振荡器频率的粗调谐曲线的逼近来确定。
15.根据权利要求11所述的方法，还包括：
基于所述至少一个最终频率测量的第一最终频率测量来调整所述粗调谐值，以生成所述最终粗调谐值。
16.根据权利要求11所述的方法，还包括：
基于所述至少一个最终频率测量的第一最终频率测量以及目标频率值来确定剩余频率误差；
基于所述剩余频率误差来生成校正值；以及
通过按照所述校正值调整所述粗调谐值来生成已校正的粗调谐值。
17.根据权利要求16所述的方法，其中生成所述校正值包括，根据粗调谐步长来生成所述校正值。
18.根据权利要求11-17中任一项所述的方法，还包括：
在预定的迭代数目内，检测在所述已校正的粗调谐值和所述粗调谐值间是否发生重叠；
响应于检测到所述重叠，在所述预定的迭代数目内：
确定至少一个第二最终频率测量；
基于所述至少一个第二最终频率测量和所述目标频率值，确定至少一个第二剩余频率误差；
基于所述至少一个第二剩余频率误差生成所述至少一个第二校正值；以及
通过根据至少一个第二校正值调整所述已校正的粗调谐值或先前已校正的粗调谐值，生成至少一个第二已校正的粗调谐值。
19.一种移动设备，包括：
锁相环设备，包括：
振荡器；
存储可执行指令的存储器；
通信地耦合到所述存储器的至少一个处理器，所述处理器配置成执行所述可执行指令以至少用于：
确定多个特征，所述多个特征包括与所述锁相环设备的所述振荡器相关的至少一个频率测量；
通过生成所述振荡器的所述至少一个频率测量和目标频率的内插来生成粗调谐值；以及
测量所述锁相环设备的至少一个最终频率测量以调整所述粗调谐值，以便生成已调整的粗调谐值，并使用所述已调整的粗调谐值设置所述锁相环设备的粗调谐。
20.根据权利要求19所述的移动设备，其中所述至少一个处理器还配置成执行所述可执行指令，以用于：
基于所述已调整的粗调谐值和所述目标频率确定剩余频率误差；
基于所述剩余频率误差生成校正值；以及
通过根据所述校正值调整所述已调整的粗调谐值，来生成最终粗调谐值。
21.根据权利要求19所述的移动设备，其中所述振荡器包括电压控制振荡器或数字控制振荡器，其配置成由所述粗调谐和细调谐设置，以便使用不同的偏置值在锁定操作阶段中生成至少一个频率。
22.根据权利要求19所述的移动设备，其中所述多个特征包括确定所述振荡器的多个初始频率测量、相对于一组粗时间点的所述振荡器频率的粗调谐曲线的逼近、粗调谐步长或者基于所述粗调谐曲线的多个内插系数中的至少一个。
23.根据权利要求19所述的移动设备，其中所述至少一个处理器还配置成执行所述可执行指令，以用于：
在相对于粗时间点的所述振荡器的多个频率的粗调谐曲线的逼近中的最高有效位交叉处，检测在所述粗调谐值和所述至少一个最终频率测量的第一测量之间的重叠。
24.根据权利要求19-23中任一项所述的移动设备，其中所述至少一个处理器还配置成执行所述可执行指令，以用于：
基于所述至少一个最终频率测量的第一最终频率测量，调整所述粗调谐值，以生成所述已调整的粗调谐值作为最终粗调谐值，所述最终粗调谐值定义所述锁相环设备的所述粗调谐。
25.根据权利要求19所述的移动设备，其中所述至少一个处理器还配置成执行所述可执行指令，以用于：
在所述锁相环设备的启动阶段期间确定所述多个特征，所述多个特征包括与所述振荡器有关的至少两个频率测量。
CN201510809632.7A 2014-12-22 2015-11-20 锁相环的粗调谐选择 Active CN105720971B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/578,773 2014-12-22
US14/578,773 US9548746B2 (en) 2014-12-22 2014-12-22 Coarse tuning selection for phase locked loops

Publications (2)

Publication Number Publication Date
CN105720971A true CN105720971A (zh) 2016-06-29
CN105720971B CN105720971B (zh) 2019-07-09

Family

ID=54695513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510809632.7A Active CN105720971B (zh) 2014-12-22 2015-11-20 锁相环的粗调谐选择

Country Status (4)

Country Link
US (1) US9548746B2 (zh)
EP (1) EP3038259A3 (zh)
CN (1) CN105720971B (zh)
TW (1) TWI587634B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106911347A (zh) * 2017-01-12 2017-06-30 力同科技股份有限公司 一种集成对讲芯片及射频载波频率产生方法
CN108155906A (zh) * 2017-12-30 2018-06-12 广州市广晟微电子有限公司 一种可粗调锁相环输出频率的频率综合器及粗调方法
CN112213710A (zh) * 2019-07-11 2021-01-12 英飞凌科技股份有限公司 控制振荡系统
WO2021102678A1 (zh) * 2019-11-26 2021-06-03 深圳市欢太科技有限公司 振动控制方法、终端设备及存储介质

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9094028B2 (en) * 2012-04-11 2015-07-28 Rambus Inc. Wide range frequency synthesizer with quadrature generation and spur cancellation
TWI569579B (zh) * 2015-08-06 2017-02-01 晨星半導體股份有限公司 延遲鎖定電路與相關之控制方法
ITUB20156885A1 (it) * 2015-12-07 2017-06-07 St Microelectronics Srl Circuito di recupero del clock, relativo circuito di recupero del clock e dei dati, ricevitore, circuito integrato e procedimento
US10651857B2 (en) 2016-06-28 2020-05-12 Apple Inc. Frequency based bias voltage scaling for phase locked loops
US9774363B1 (en) * 2016-07-01 2017-09-26 Intel Corporation Gain calibration for digitally controlled oscillator in fast locking phase locked loops
US9882792B1 (en) 2016-08-03 2018-01-30 Nokia Solutions And Networks Oy Filter component tuning method
JP6828484B2 (ja) * 2017-02-08 2021-02-10 株式会社デンソー レーダ用ｐｌｌ回路
US10749534B2 (en) 2017-06-28 2020-08-18 Analog Devices, Inc. Apparatus and methods for system clock compensation
US11190194B2 (en) 2018-03-31 2021-11-30 Apple Inc. Method and apparatus for improved DPLL settling and temperature compensation algorithms using second open loop oscillator tuning field
US11231741B1 (en) * 2018-10-11 2022-01-25 Marvell Asia Pte, Ltd. Systems and methods for generating clock signals
TWI685208B (zh) 2018-12-07 2020-02-11 財團法人工業技術研究院 位置編碼裝置與方法
US10469214B1 (en) * 2018-12-13 2019-11-05 Intel Corporation Clock recovery circuit and method of operating same
KR20210007454A (ko) 2019-07-11 2021-01-20 삼성전자주식회사 위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버
US10879998B1 (en) * 2020-03-26 2020-12-29 Mission Microwave Technologies, Llc Rate adaptive reference synthesizer for frequency converters used in satellite communication systems
CN117394851B (zh) * 2023-12-11 2024-03-08 西安航天民芯科技有限公司 一种振荡器控制方法及控制系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005444A (en) * 1996-09-25 1999-12-21 Nokia Telecommunications Oy Circuits for producing control currents for a current controlled oscillator
CN102422526A (zh) * 2009-05-07 2012-04-18 高通股份有限公司 用于压控振荡器频率调谐的重叠二段电容器组
CN202663381U (zh) * 2012-03-30 2013-01-09 安凯(广州)微电子技术有限公司 一种锁相环频率调谐装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL96351A (en) 1990-11-14 1994-01-25 Zuta Marc Frequency synthesizer having microcomputer supplying analog and digital control signals to vco
JPH0613898A (ja) 1992-06-29 1994-01-21 Nec Corp 周波数シンセサイザ
US5691669A (en) 1996-01-11 1997-11-25 Hewlett-Packard Co. Dual adjust current controlled phase locked loop
TWI241069B (en) 2004-11-12 2005-10-01 Ind Tech Res Inst Automatically calibrated frequency-synthesis apparatus
US7382199B2 (en) 2006-02-03 2008-06-03 Nanoamp Solutions, Inc. Methods for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops
JP5148548B2 (ja) 2009-04-17 2013-02-20 株式会社東芝 デジタルｐｌｌ回路及び半導体集積回路
TWI474624B (zh) 2010-07-20 2015-02-21 Etron Technology Inc 雙迴路控制的鎖相迴路
TWI446722B (zh) 2011-05-18 2014-07-21 Novatek Microelectronics Corp 鎖相迴路電路
US8432204B1 (en) 2012-01-06 2013-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Current-controlled oscillator (CCO) based PLL

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005444A (en) * 1996-09-25 1999-12-21 Nokia Telecommunications Oy Circuits for producing control currents for a current controlled oscillator
CN102422526A (zh) * 2009-05-07 2012-04-18 高通股份有限公司 用于压控振荡器频率调谐的重叠二段电容器组
CN202663381U (zh) * 2012-03-30 2013-01-09 安凯(广州)微电子技术有限公司 一种锁相环频率调谐装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106911347A (zh) * 2017-01-12 2017-06-30 力同科技股份有限公司 一种集成对讲芯片及射频载波频率产生方法
CN108155906A (zh) * 2017-12-30 2018-06-12 广州市广晟微电子有限公司 一种可粗调锁相环输出频率的频率综合器及粗调方法
CN112213710A (zh) * 2019-07-11 2021-01-12 英飞凌科技股份有限公司 控制振荡系统
CN112213710B (zh) * 2019-07-11 2024-01-12 英飞凌科技股份有限公司 控制振荡系统
WO2021102678A1 (zh) * 2019-11-26 2021-06-03 深圳市欢太科技有限公司 振动控制方法、终端设备及存储介质

Also Published As

Publication number Publication date
CN105720971B (zh) 2019-07-09
EP3038259A3 (en) 2016-08-17
US9548746B2 (en) 2017-01-17
US20160182065A1 (en) 2016-06-23
TW201640827A (zh) 2016-11-16
TWI587634B (zh) 2017-06-11
EP3038259A2 (en) 2016-06-29

Similar Documents

Publication Publication Date Title
CN105720971A (zh) 锁相环的粗调谐选择
US8451971B2 (en) Communication systems, clock generation circuits thereof, and method for generating clock signal
CN107707254B (zh) 响应于外部信号校准振荡器的频率的设备和方法
US7486147B2 (en) Low phase noise phase locked loops with minimum lock time
US11012081B2 (en) Apparatus and methods for digital phase locked loop with analog proportional control function
US8248168B2 (en) PID control for transmitter-receiver synchronization
CN105827238B (zh) 校准双端口锁相环路的系统及方法
US20170179966A1 (en) Phase locked loop and associated method for loop gain calibration
CN106330351B (zh) 用于收发器的内置调谐、测试、和校准的rf振荡器技术
US10218367B2 (en) Frequency synthesizing device and automatic calibration method thereof
CN106941351A (zh) 用于随机扩频调制器的双校准环路
US7443251B2 (en) Digital phase and frequency detector
CN107872223B (zh) 用于执行相位误差校正的系统和方法
KR101692112B1 (ko) 주파수 합성기의 주파수 보정 방법 및 장치
US20080246545A1 (en) Digital phase and frequency detector
US20230327676A1 (en) Ultra-low power instant lock phase lock loop (pll)
Newgard Phase locked loop design
KR101600168B1 (ko) 초기 튜닝전압 조정 기반 주파수 합성기 및 그를 위한 위상 동기 제어 장치
EP2797224A1 (en) PLL direct modulator and frequency gain mismatch compensation method in the modulator
KR101601178B1 (ko) 클록 데이터 복원 장치 및 클록 데이터 복원 방법
KR101007391B1 (ko) 위상 고정 루프의 위상 잡음 개선 장치 및 방법
EP2879294A1 (en) Frequency synthesizing apparatus and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200331

Address after: California, USA

Patentee after: INTEL Corp.

Address before: California, USA

Patentee before: INTEL IP Corp.

Effective date of registration: 20200331

Address after: California, USA

Patentee after: Apple Inc.

Address before: California, USA

Patentee before: INTEL Corp.