TWI587634B - 用於鎖相迴路的粗調選擇 - Google Patents

用於鎖相迴路的粗調選擇 Download PDF

Info

Publication number
TWI587634B
TWI587634B TW104138148A TW104138148A TWI587634B TW I587634 B TWI587634 B TW I587634B TW 104138148 A TW104138148 A TW 104138148A TW 104138148 A TW104138148 A TW 104138148A TW I587634 B TWI587634 B TW I587634B
Authority
TW
Taiwan
Prior art keywords
coarse adjustment
adjustment value
coarse
oscillator
component
Prior art date
Application number
TW104138148A
Other languages
English (en)
Other versions
TW201640827A (zh
Inventor
克里斯欽 維克帕萊克
賀威格 迪特史特馬爾
Original Assignee
英特爾智財公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾智財公司 filed Critical 英特爾智財公司
Publication of TW201640827A publication Critical patent/TW201640827A/zh
Application granted granted Critical
Publication of TWI587634B publication Critical patent/TWI587634B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

用於鎖相迴路的粗調選擇
本發明是關於用於鎖相迴路的粗調選擇。
鎖相迴路(PLL)能提供用於各式各樣的應用，諸如，用於時脈產生或時脈資料恢復，之時序的精確產生及對準。數位鎖相迴路(DPLL)係習知PLL的可行替代，其中數位迴路濾波器能用於取代類比組件。例如，全數位鎖相迴路(ADPLL)設計成在各方面使用數位技術並能包含相位頻率偵測器、迴路濾波器、振盪器、及除頻器。ADPLL，與其他DPLL一樣，使用高頻時脈源，因為彼等不提供真正的頻率合成。振盪器因此係涉及調諧DPLL的重要組件，其能包含粗調及細調操作。例如，振盪器能藉由一或多個變容器域控制，諸如，用於開迴路帶調整的一個變容器域及用於閉迴路調諧的另一變容器域。例如，粗調(例如，調諧用於帶調整的變容器域)能使用由二進位編碼控制的電容器實作，其中該粗調處理選擇頻帶。然而，光是粗調只能對高頻應用提供不準確且不穩定的相位鎖定。在 用於操作之目標頻率的鎖定操作相位期間及粗調之後，粗調保持固定且鎖相迴路的頻率解析度以細調操作增強(例如，設定用於鎖定鎖相迴路的調諧域)，以補償粗調中的誤差及將振盪器鎖定在目標頻率。因此，粗調處理應儘可能準確以實現可縮放性、高效能、及廣操作範圍。
100‧‧‧鎖相迴路系統
102‧‧‧鎖相迴路組件
104‧‧‧粗調組件
106‧‧‧振盪器組件
108‧‧‧資料儲存器
110‧‧‧處理器
112‧‧‧特徵化組件
114‧‧‧內插組件
116‧‧‧調整組件
118‧‧‧粗調路徑
120、210‧‧‧反饋路徑
200、300‧‧‧系統
202‧‧‧輸入信號
204‧‧‧反饋信號
206‧‧‧相位頻率偵測器
208‧‧‧迴路濾波器
212‧‧‧反饋組件
214‧‧‧測量組件
216、VCTRL‧‧‧細調控制信號
302‧‧‧誤差組件
304‧‧‧重疊偵測組件
306‧‧‧校正組件
402、404‧‧‧曲線
406、408、704、708‧‧‧箭號
410‧‧‧近似部
420‧‧‧重疊
422‧‧‧彎曲箭號
500、600、800‧‧‧方法
700‧‧‧粗調曲線
900‧‧‧行動通訊裝置
902‧‧‧數位基帶處理器
903‧‧‧記憶體
904‧‧‧前端
9061、906k‧‧‧天線
907‧‧‧天線埠
908‧‧‧接收器或發射器
910‧‧‧鎖相迴路系統
912‧‧‧多工/解多工組件
914‧‧‧調變/解調變組件
VCOARSE‧‧‧粗調信號
圖1根據所描述的各種樣態描繪範例鎖相迴路系統；圖2根據所描述的各種樣態描繪另一範例鎖相迴路系統；圖3根據所描述的各種樣態描繪另一範例鎖相迴路系統；圖4描繪用於產生用於鎖相迴路之振盪器的粗調之粗調曲線的圖；圖5根據所描述的各種樣態描繪用於鎖相迴路系統中的粗調選擇之範例方法的流程圖；圖6根據所描述的各種樣態描繪用於鎖相迴路系統中的粗調選擇之範例方法的流程圖；圖7描繪用於產生用於鎖相迴路之振盪器的粗調之粗調曲線的另一圖；圖8根據所描述的各種樣態描繪用於鎖相迴路系統中之方法的流程圖；及圖9根據所描述的各種樣態描繪具有鎖相迴路系統的範例行動通訊裝置。
【發明內容及實施方式】
本揭示發明現在將參考該等隨附圖式描述，其中相似參考數字通篇用於指向相似元件，且其中所描繪的結構及裝置不必然依比例繪製。如本文所使用的，術語「組件」、「系統」、及「介面」等企圖指電腦有關實體、硬體、軟體(例如，執行中)、及/或韌體。例如，組件能係電路、處理器、在處理器上運行的處理、控制器、物件、可執行、程式、儲存裝置、及/或具有處理裝置的電腦。藉由說明，運行在伺服器上的應用程式及該伺服器也能係組件。一或多個組件能存在於處理內，且組件能區域化在一台電腦上及/或分佈在二或多台電腦之間。一組元件或一組其他組件能在本文中描述，其中術語「組」能解釋為「一或多個」。
辭語例示的使用企圖以具體方式呈現概念。如在此申請案中所使用的，術語「或」企圖指包括性的「或」而非排它性的「或」。亦即，除非另外指定或清楚地從上下文呈現，「X使用A或B」企圖指任何自然的包括性排列。亦即，若X使用A；X使用B；或X使用A及B二者，則「X使用A或B」在以上實例的任一者中均獲滿足。此外，除非另外指定或從上下文清楚地指示單數形，冠詞「一」當使用在此申請案及隨附之申請專利範圍中時通常應視為意指「一或多個」。另外，在術語「包括(including)」、「包括(includes)」、「具有(having)」、「具有(has)」、「具有(with)」或彼等的變化使用在實施 方法及申請專利範圍中的範圍內，此種術語企圖以與術語「包含(comprising)」相似的方式係包括性的。
鑒於上述缺點及持續目標，PLL之包括頻率粗調的各種樣態係藉由使用不同粗調選擇處理及組件揭示。PLL的系統組件致能大部分的粗調處理在開迴路組態或在DPLL針對產生作為輸入之函數的均勻或一致性輸出，諸如，用於頻率合成、解調變、相位調變、或同步化應用，而鎖定或鎖存前的操作狀態中實施。例如，特徵化組件在第一操作相位期間產生PLL中之振盪器的特徵(例如，在PLL之鎖定狀態前的啟動相位)。
如本文所使用的，「啟動相位」能指開機鎖相迴路的初始化或最初開始，其也稱為在鎖相迴路針對有效操作鎖定前之操作的「非時間臨界相位」。片語「時間臨界相位」係指鎖相迴路之也在鎖相迴路的鎖定狀況之前的操作相位，但跟隨在「啟動相位」之後，其中鎖相迴路的完整開機已完成。該「時間臨界相位」也能稱為「啟始相位」或「完全開機相位」，其中時間比操作的啟動相位(非時間臨界相位)更關鍵。
特徵化組件，例如，操作以決定與振盪器有關之用於粗調操作的特徵以針對非時間臨界相位期間的頻帶調整產生用於調諧域的調諧值。替代或另外地，振盪器的特徵化能外部地實施且與振盪器有關之用於粗調處理的特徵能儲存在系統或PLL裝置的記憶體中。該特徵化處理決定與振盪器有關的特徵或能包括頻率測量樣本、相位取樣、任 何處理變化的識別、電壓變化、溫度變化、增益、步距、或與振盪器有關之其他特徵或操作參數的一或多者之特徵的振盪器特徵概要。
經由內插組件的內插處理更基於振盪器概要實施，諸如，振盪器的特徵或操作參數。內插組件產生該等特徵的內插以決定用於振盪器的粗調值。
另外，調整組件產生最終調整並由測量處理支援以產生用於完成粗調處理的最終粗調值或函數，例如，其能在操作的時間臨界相位期間實施。本文揭示的粗調處理能結合細調相位實施，其在針對此等處理之操作的粗調相位之後實行。
鎖相迴路組件能係鎖相迴路、PLL裝置、或基於振盪器或振盪器電路產生具有關於輸入信號之相位的相位之輸出信號的控制系統。所揭示的粗調處理及組件能以用於多個不同頻率合成操作的振盪器操作，諸如，數位控制振盪器(DCO)、或電壓控制振盪器(VCO)等。所討論的鎖相迴路系統能操作以合成或同步信號，其能追蹤輸入頻率或相位並產生係輸入頻率之倍數的頻率或相位。該鎖相迴路能回應於操作地設定成幾乎相同或至少彼此成比例地行為的輸入及輸出頻率在鎖定狀態或鎖定情況下鎖定，其中將該鎖相迴路的反饋迴路關閉。因此，鎖相迴路系統的設計能由於針對，例如，小積集相位雜訊、快速設定時間、小突出水平、及低功率消耗的規格而為具有挑戰性的。另外，由於電子裝置的縮放製程中之已增加的處理、電壓、或溫 度(PVT)變化，該挑戰性亦增加。例如，振盪器的設計頻率調諧範圍典型地指定成寬於製造規格，以克服此等PVT變化。
範例鎖相迴路系統包含上述特徵化組件，其組態成決定與鎖相迴路之振盪器有關的特徵(例如，性質、行為、準則等)。內插組件產生振盪器特徵的內插以針對振盪器之帶調整決定粗調值或組態成產生粗調的粗調函數，或設定調諧域。調整組件組態成基於至少一個最終頻率測量調整該粗調值以產生最終粗調值，並基於該最終粗調值設定該振盪器的該粗調。此等組件(特徵化組件、內插組件、及調整組件)在鎖相迴路鎖定之前針對粗調操作。在一範例中，特徵化組件能在操作的非時間臨界相位期間操作，同時內插組件及調整組件能在操作的時間臨界相位期間操作。本揭示發明的額外樣態或細節將參考圖式進一步於下文描述。
圖1根據各種樣態描繪操作以控制及設定PLL的振盪器之粗調的範例鎖相迴路系統。鎖相迴路系統100包含鎖相迴路組件102及操作以設定鎖相迴路系統之振盪器或振盪器組件106之粗調值的粗調組件104。鎖相迴路組件102能包含PLL、DPLL、ADPLL、或操作以產生頻率的其他PLL，例如，以在一或多個電路，諸如，微處理器或其他電子裝置，中合成、恢復、解調變、穩定、或分佈用於信號的時間脈衝。鎖相迴路組件102組態成根據系統的細調路徑及系統的粗調路徑118修改、調整、或設定用於鎖 定相位的鎖定頻率，其根據一或多個組件(例如，粗調組件)操作以針對鎖定狀態調諧或選擇操作的頻率或相位，並更致能在振盪器組件106中得到寬調諧範圍。
粗調組件104耦接至作為鎖相迴路系統100之一部分的鎖相迴路組件102。粗調組件104操作以產生設定鎖相迴路組件的振盪器組件106中之操作的頻率或相位之粗調的粗調字組或粗調信號(例如，類比或數位信號)。粗調組件104，例如，產生經由粗調路徑118提供至鎖相迴路102之振盪器組件106的粗調信號VCOARSE。振盪器組件106，例如，能包含數位控制振盪器(DCO)、電壓控制振盪器(VCO)、或組態成操作為粗調操作或處理之函數的任何振盪器。例如，在VCO的閉迴路操作中(PLL的鎖定狀態或鎖定情況)，振盪器組件106經由類比信號受控制，其中在該迴路封閉之前(在PLL裝置鎖定或固定至鎖定狀態之前)，根據藉由來自粗調組件104之粗調信號的調整選擇帶(例如，頻帶)。在DCO的閉迴路操作中，例如，振盪器組件106的操作係由具有一組資料位元的數位調諧值、字組、或信號控制，其中在迴路封閉之前，根據藉由來自粗調組件104之粗調信號(例如，VCOARSE)的調整選擇帶。振盪器組件106能包含組態成基於粗調操作操作的任何振盪器並根據粗調值、粗調設定、粗調函數、粗調信號/字組等受粗調，彼等能共同地稱為粗調值。
粗調組件104組態成在鎖相迴路組件102的開迴路狀態期間，或換言之，在鎖相迴路組件102經由數位細調字 組或類比控制信號鎖定之前(共同稱為調諧用於鎖定PLL之域的細調操作)，促進作為特徵、內插、及調整處理的函數之振盪器組件106的粗調操作。經由粗調組件104的粗調操作能儘可能快速的實施(例如，快於連續近似處理或其他粗調處理)，並以高準確度處理振盪器的不同振盪器特徵或性質。
粗調組件104包含資料儲存器108(例如，一或多個記憶體、資料庫、資料儲存器(等)等)及耦接至資料儲存器108並能功能地授予或操作以提供一或多個處理信號或資料至系統100之組件或本文討論的系統之其他組件的處理器110。粗調組件104更包含特徵化組件112、內插組件114、及調整組件116。
特徵化組件112組態成監視及分析振盪器組件106並從該分析決定有關特徵。特徵化組件112能決定具有有關於振盪器組件106之特徵的特徵概要(例如，行為概要)。特徵或參數，例如，能包括任何種類的振盪器(例如，VCO或DCO)特徵，以及在鎖相迴路組件102的操作之在鎖定相位之前或實行閉迴路組態之前的特定相位期間產生的頻率測量。另外或替代地，例如，該等特徵能在系統外部決定並儲存在資料儲存器108的記憶體中。
特徵化組件112組態成決定有關於振盪器組件106的特徵，其能包括振盪器組件106的最初頻率測量、相關於頻率測量及粗調值的範圍之粗調曲線的近似、從粗調曲線上的一點至另一點的粗調步距或步距值、基於粗調曲線的 複數個內插係數、重疊或交越的界定區域(例如，曲線部分重疊或失匹處)、或有關於振盪器組件106的其他特徵。另外或替代地，例如，內插係數能外部地決定並儲存在資料儲存器108中。
除了上文討論的特徵外，有關於振盪器的其他特徵能包括鎖相迴路組件或操作處理之輸出的差動非線性，諸如，PVT變化、能藉由導致最初未界定或尚未發生的誤差使處理操作偏移之所產生的偏移或效果。能藉由特徵化組件112識別的其他特徵能有關於其他組件或在操作的不同相位，諸如，最初操作或啟動之後的頻率值、在其他操作時間的頻率值或樣本測量、頻率範圍、粗調值、粗調範圍、內插係數(例如，基於最初頻率測量之近似粗調曲線的多項式係數)、重疊值、重疊的粗調曲線點、該曲線的若干重疊區域或節點，其中重疊能基於使用有關於該振盪器之該等特徵的一或多者的技術偵測。
在一樣態中，特徵化組件112能在開迴路組態中，或在尚未將鎖相迴路組件102產生在針對裝置或系統100的連續或有效操作鎖定頻率或相位之閉迴路組態中的組態中，在振盪器之操作的非時間臨界相位期間實施特徵決定。特徵化組件112能，例如，在操作的非時間臨界相位期間，或至少在鎖相迴路組件102鎖定前的相位期間操作，以基於已決定的振盪器特徵決定粗調曲線的多項式近似。粗調曲線的多項式能基於多項式近似處理而被近似，諸如，最小平方多項式近似、逐段多項式近似處理、或另 一近似處理。特徵化組件112組態成促進粗調曲線的近似，其能導自振盪器組件106的一或多個最初頻率測量，彼等係在鎖相迴路組件102之操作的非時間臨界相位期間或在鎖相迴路組件102鎖定之前決定。特徵化組件112致能內插組件114更產生相關於沿著第一軸的頻率測量並相關於沿著不同軸的一或多個粗調值之粗調曲線的近似。特徵化組件112能更分析該曲線並產生使用來自該曲線的一或多個特徵，以及能在操作之不同相位中的後續處理中使用的其他振盪器特徵描述振盪器之行為的振盪器概要。其他振盪器特徵能包含內插係數的初始集合，其能在開機相位之後並經由系統的其他組件使用在後續內插中，或有關於如本文討論的振盪器組件106之振盪器的其他特徵、參數、性質、或值。
特徵化組件112基於最初頻率測量產生用於粗調曲線之近似的多項式係數。例如，特徵化組件112產生一或多個內插係數並更針對經由內插組件114的稍後內插提供或儲存該等係數在資料儲存器108中。為致能粗調曲線的適當近似，振盪器組件106的頻率係在粗調支援點(例如，在期望操作點、對應於一或多個粗調支援點的特定頻率值等)藉由特徵化組件112測量。內插係數然後能在時間或週期中之系統100或鎖相迴路組件102的執行時序不係時間臨界，諸如，在鎖定相位之前、啟動相位中、鎖相迴路組件102之非時間臨界相位操作，的一點期間根據此等測量結果計算。
內插組件114組態成基於經由特徵化組件112決定的特徵產生內插。內插組件114能操作以產生額外內插(等)，其係相關於已決定特徵之目標頻率的函數，以促進粗調值的產生(例如，最初粗調值、最初粗調函數、或最初粗調操作)。例如，能產生基於特徵化處理之該等係數及測量結果的粗調內插曲線。例如，內插處理(等)能包含拉格朗日內插，或不同內插。例如，內插組件114能產生基於一或多個係數的內插處理，該一或多個係數藉由在操作之非時間臨界相位中或鎖相迴路鎖定前的特徵化處理或其他處理於先前界定。
在一範例中，內插組件114能操作以促進粗調值的決定，其設定具有振盪器組件106之鎖相迴路組件102的粗調。此粗調值能係最初粗調值，其能操作以設定振盪器組件106之調諧域的粗調，其更基於粗調選擇處理針對進一步修改或處理由調整組件116接收。因此，由內插組件114產生的內插處理包含粗調值(作為最初粗調值)的決定，其基於來自特徵化組件112之包括一或多個最初頻率測量及多項式係數的特徵。內插組件114的內插處理能在PLL係在開迴路組態中之PLL鎖定相位前的操作相位期間實施。將鎖相迴路組件102鎖定至，例如，當反饋迴路變為封閉時且在鎖相迴路組件102的輸入終端近似地等效於輸入頻率的目標頻率。內插組件114更將內插產生為複數個係數的函數，其由從針對一組粗調支援點相關於振盪器之頻率的粗調曲線之近似決定的特徵決定或導自其。
調整組件116組態成調整最初粗調值以進一步產生最終粗調值。調整組件116更組態成基於最終粗調校正值設定振盪器組件106的粗調，並針對實行最終目標頻率經由粗調控制路徑118提供最終粗調校正值以設定振盪器組件106的粗調(作為最終粗調值)。
在一實施例中，調整組件116更操作以在鎖相迴路鎖定前決定額外的頻率測量。調整組件116能，例如，在鎖相迴路在用於有效操作的閉迴路組態中變為鎖定前之相位發生的完全開機相位期間操作。額外頻率測量能從鎖相迴路組件102的輸出基於反饋路徑120的測量決定。額外頻率測量更致能校正值的決定及最終粗調校正值的導出，其導自最終頻率測量及最終目標頻率之間的差。
在調整組件116的另一樣態中，一或多個最終頻率測量能回應於重疊的偵測而識別。重疊能發生以處理系統或裝置設計內的差距或失配，並能在彼此重疊之粗調曲線的區域內偵測，其更於下文描述的，例如，圖7中描繪。例如，若重疊未在特徵化組件112或內插組件114中特徵化或考慮，此等重疊能操作以減少振盪器組件106之鎖定或粗調處理的效能。因此，用於粗調的最初或設定值不能始終以期望準確性或期望之解析度等級完整地調諧振盪器。因此，調整組件116組態成識別振盪器行為模式或振盪器概要內的重疊，並決定振盪器組件106的額外頻率測量以調整粗調值以消除殘餘頻率誤差。
在另一樣態中，第二最終頻率測量或更多後續最終頻 率測量能回應於發生在頻率測量或粗調近似曲線中之重疊的偵測經由調整組件116產生。例如，該等重疊能從推導粗調值之位元(例如，粗調字組)的邏輯操作偵測。此種重疊能從來自內插組件114的內插處理之內插誤差的程度或等級偵測。例如，在特徵化組件112的特徵化處理及內插處理之後，實際振盪器頻率及最終目標頻率之間的頻率誤差仍可存在。此頻率誤差能由與在操作的非時間臨界相位及鎖相迴路組件102之開機期間的特徵化處理或操作之間的與溫度推動或變化組合的時間差所導致。在另一範例中，頻率偏移或誤差也能從近似及真實/實際振盪器特徵的差產生。振盪器組件106特徵在本質上並非始終係單調的，並展示差動非線性，例如，其中此等特徵行為始終未只在特徵化或內插處理期間考慮，或只在特徵化組件112或內插組件114的操作相位中考慮。調整組件116因此組態成在經由調整組件116實行的調整處理之一或多個後續迭代中使用額外頻率測量調整粗調值或函數以產生最終粗調值以設定振盪器組件(例如，DCO或VCO)的粗調。
在一樣態中，該等組件的操作可在鎖相迴路組件之鎖定狀態前的操作相位中操作。在其他範例中，特徵化組件112能在鎖相迴路組件的啟動相位期間在操作的非時間臨界相位中操作，同時內插組件114及調整組件116的調整處理係在比非時間臨界相位更時間臨界的時間臨界相位(例如，完全開機相位或啟始相位)中實施及在鎖相迴路之鎖定相位前的另一開機或啟始期間實施。或者，特徵化組 件112、內插組件114、及調整組件116能在非時間臨界相位、時間臨界相位、或彼等組合中發生。
正在描述之粗調組件104的優點，包括比連續近似法更快速之用於在粗調中校準或安頓的處理，因為在鎖相迴路針對PLL之鎖定狀態或情況鎖定之前能使用較少(例如，二或更少)的頻率測量。快速鎖相迴路安頓時間致能規格以滿足於全部的長期演進技術(LTE)及LTE載波聚合(LTE CA)操作，且特別針對LTE分時雙工(LTE TDD)操作滿足。另外，時間消耗組件或處理能在晶片啟動相位或操作的非時間臨界相位期間實施。啟動相位，例如，相較於鎖相迴路組件102的鎖定相位並不係等同地時間臨界的。
現在參考圖2，根據正在描述之各種樣態描繪用於粗調校準的系統之鎖相迴路組件102的範例組態。系統200包含上文討論的相似組件，且更包含操作為具有能根據粗調操作或值及細調操作或值調諧或設定的振盪器106之鎖相迴路產生頻率取得的相位頻率偵測器206、迴路濾波器208、及反饋組件212。
相位頻率偵測器206，例如，能操作為誤差偵測器，其也能包括供給泵(未圖示)。相位頻率偵測器206能操作以基於參考輸入信號及經由其能更包括反饋組件212之反饋路徑210的反饋信號204決定鎖相迴路組件102內的相位或頻率誤差。反饋組件212，例如，能係除法器或將反饋信號乘以乘數的其他組件，以藉由反饋路徑210之閉迴路組態控制差動誤差。相位頻率偵測器206能操作以比較 二輸入信號的相位或頻率，其中反饋信號204能來自VCO、DCO、或組態成基於粗調信號、粗調字組、或粗調操作、及細調操作操作的其他振盪器組件106。輸入信號202，例如，能係經由外部來源、資料儲存器、或操作地耦接至鎖相迴路組件102之其他裝置或系統組件提供的參考信號。相位頻率偵測器206更能包含輸出，其能促進後續電路組件調整該等差，以在鎖相迴路組件102的鎖定狀態或鎖定情況中鎖至該相位。
相位頻率偵測器206更耦接至迴路濾波器208，其操作以整合已接收信號以平滑或濾波其，然後在用於在鎖定狀態或情況中設定振盪器的鎖定處理期間將已整合平滑輸出作為細調控制信號216或VCTRL饋送至控制器組件106。在一範例中，振盪器能係VCO或DCO。用於操作之鎖定相位以實現鎖定狀態或情況的安頓時間能係時間臨界的，以決定經由粗調控制路徑118產生適當振盪器輸出頻率的正確粗調值。因此，為減少安頓時間，系統200更操作以決定振盪器的特徵並將作為預計算的各種計算實施至在操作的非時間臨界相位期間係可能的程度，諸如，在啟動相位期間。
在一範例中，調整組件116組態成調整經由內插組件114產生的粗調值。例如，調整組件116能耦接至測量組件214，諸如，頻率偵測器或基於能從與溫度漂移或其他PVT變化結合的時間差發生之頻率移位(誤差)產生至少一個額外頻率測量的其他組件。測量組件214經由反饋測量 路徑120從振盪器的輸出測量額外的頻率測量，以決定移位或誤差。頻率誤差也能從近似及實際或真實振盪器特徵之間的差產生。移位能在，例如，操作之相位的非時間臨界相位及操作的有效相位/時間臨界相位中藉由特徵化組件112產生的特徵化處理之間的週期期間發生。因此，測量組件214更能藉由在鎖相迴路組件102鎖定前產生至少一個額外頻率測量而在鎖相迴路102鎖定時促進更快速的安頓時間。另外或替代地，測量組件214能在鎖相迴路組件102鎖定前之鎖相迴路組件102的開機相位或操作之時間臨界相位期間在啟動相位後操作。測量組件214致能調整組件116決定頻率誤差或移位以進一步針對振盪器組件106的鎖定補償提供至振盪器組件106之最終粗調值或粗調信號內的此種誤差。
替代或另外地，由測量組件214決定的頻率誤差能使用一或多個調整處理補償，如參考圖3於下文詳述的。調整組件116能操作以使用，例如，從經由特徵化組件112或內插組件114的特徵化及內插處理產生的最初粗調值補償此種誤差或移位。在操作的振盪器啟動相位(或開機相位或時間臨界相位期間)及最初粗調值的設定後，經由測量組件214，調整組件116操作以測量振盪器的頻率以產生與希望或期望目標頻率的比較。因此，調整組件116更調整粗調值以進一步使用最終經校正粗調值或對最初粗調值的最終粗調校正值補償額外變化。
現在參考圖3，根據各種樣態描繪促進粗調選擇或粗 調組件104之鎖相迴路系統的另一範例。系統300包含與上文討論相似的組件。調整組件116更包括誤差組件302、重疊偵測組件304、及校正組件306。
誤差組件302組態成基於最初粗調值及目標值決定誤差。頻率誤差，例如，係由誤差組件302決定。誤差組件302更因此能操作為接收源自測量組件214之額外頻率測量的頻率誤差組件。誤差組件302能，例如，從資料儲存器108、外部裝置、或系統組件接收期望或目標頻率值，並比較目標頻率及基於粗調值(最初粗調值)從內插組件114產生的頻率。誤差組件302能決定基於最初粗調值的頻率及期望或目標頻率值之間的差。回應於滿足臨限或所被偵測的差，誤差組件302組態成提供該差至用於最終粗調校正值或經調整/校正粗調值之產生，諸如，在重疊偵測組件304或校正組件306，的其他組件。
校正組件306，例如，能操作以基於藉由誤差組件302識別及決定的頻率誤差產生經校正粗調信號、值、或字組。粗調校正值操作以調整最初粗調值以產生最終粗調校正值或經調整粗調值，其能用於在鎖定狀態或情況之前設定鎖相迴路的粗調。粗調校正值能包含多個位元，例如，其能操作以調整或修改也能包含多個位元的最初粗調值。
在一樣態中，如上文討論的，校正組件306能操作以使用能藉由特徵化組件112決定的粗調步距值除，例如，藉由誤差組件302決定的該誤差或經估算頻率差而產生經 校正粗調值。或者，步距能外部地決定並儲存在資料儲存器108中。校正組件306因此能選擇特徵，諸如，來自振盪器之特徵化概要的粗調步距，且，例如，將粗調校正值產生為此特徵或另一特徵的函數。
重疊偵測組件304組態成偵測重疊是否發生在導自粗調值的頻率及來自測量組件214的額外頻率測量之間。重疊，例如，能設計在裝置或系統中以防止由於於處理變化而發生在架構中的差距或失配。重疊能包含沿著相同軸值彼此重疊或具有幾乎相同或大約相同之粗調值的一或多個頻率值。在一範例中，重疊能在振盪器組件106的MSB發生，其中對應於該等重疊之MSB的位置及數量能由指定的PLL組件架構或電路設計界定或決定。
重疊偵測組件304操作以在鎖相迴路鎖定前偵測或分析粗調曲線中的重疊、已決定特徵、或特徵概要。此等重疊能用於更整體地減少包含在粗調及鎖相迴路系統300中之處理的效能，因為彼等典型地不能，諸如，使用只藉由特徵化組件112或內插組件114促進的操作或處理。而在合理的時間量中完全地考慮或識別。回應於在至少一部分的粗調曲線內偵測到的重疊，例如，測量組件214操作以決定與振盪器組件106關聯的第二額外最終頻率測量。然後校正組件306操作以使用第二粗調調整值(第二粗調校正值)進一步調整最末或先前的最終粗調值，以形成第二經選擇粗調值作為最終粗調值。校正組件306更因此處理額外迭代，直到實質上所有誤差或重疊不再偵測到或實現 預定迭代數。
參考圖4，描繪具有有關於振盪器組件106，諸如，數位控制振盪器或另一振盪器，的各種特徵之粗調曲線的範例圖表。曲線402代表具有振盪器之特徵的粗調曲線。曲線404代表基於該等特徵及已決定內插係數的內插曲線。該等曲線在內插支援點之間被決定及分析，諸如，導自該等已決定特徵，諸如，內插係數等。
例如，當目標頻率為已知時，內插組件114能藉由特徵化頻率點之間的內插產生最初粗調(CT)值。例如，目標頻率能藉由箭號406代表且約為3275MHz。粗調值能藉由在近似部410的箭號408代表，例如，其從振盪器之內插CT曲線404得到。最初粗調校正值能操作以僅將粗調曲線402調整至經由硬體組件所能調整的特定程度，其能藉由彎曲箭號422看出。重疊420，例如，的範圍從約3275MHz至約3290MHz，並描繪在重疊420之二端點的二點虛圓之間。然而，由於所識別的經偵測重疊420情況，進一步的粗調選擇處理能藉由系統促進並觸發藉由調整組件116的操作。
在本文中將此揭示發明內描述的方法說明及描述為一系列行動或事件的同時，將理解此種行動或事件的說明次序不應係以限制方式解釋。例如，部分行動可依不同次序發生及/或與除了本文說明及/或描述的行動或事件以外的其他行動或事件同時地發生。此外，不係所有的說明行動均需要實作本描述的一或多個樣態或實施例。另外，本文 描寫的一或多個行動可在一或多個分離行動及/或相中實行。
參考圖5，根據各種樣態描繪用於振盪器之粗調的範例處理流程。用於調整、控制、或設定振盪器106之頻率的粗調校正值之選擇的方法500在502啟始。最初粗調值係從，例如，特徵化組件112及內插組件114的特徵化及內插處理產生，其中該等參數及該等已決定特徵用於導出最初粗調值。在504，根據產生自特徵化組件112及內插組件114的操作將粗調值(CT_val)產生為最初粗調值。在506，然後使用，諸如，測量組件214測量額外頻率。
在特徵化及內插後，能經由誤差組件302識別其為殘餘的頻率誤差。與特徵化及鎖相迴路的完全開機之間的溫度漂移結合的時間差，例如，能導致頻率移位。振盪器特徵典型係非單調的，並能展現差動非線性，其並未始終由特徵化組件112或內插組件114的內插及特徵化處理所考慮。在506，例如，能決定一或多個額外頻率測量。在508，將該等額外頻率測量的至少一者與期望或目標頻率比較，以產生增量頻率或頻率中的差。在510，例如，能藉由將額外測量及目標頻率之間的估算頻率差除以粗調曲線的步距特徵(例如，CT_corr=(f_meas-f_target)/CT_step)而從增量頻率進一步產生校正值。例如，步距能從特徵概要或特徵化組件112的操作估算。粗調步距能代表從一值至另一值，諸如，沿著圖表之軸的粗調值，的差。在512，然後將校正值(例如，CT_corr)施用至最初粗調值以 得到用於粗調振盪器組件106的最終粗調值。
參考圖6，根據各種樣態描繪用於振盪器之粗調的另一範例處理流程。方法600包含與上文討論之方法500相似的樣態。在602，該方法啟始，且在604，產生作為最初粗調值(CT_init)的粗調值(CT_val)。在606，測量最初頻率，並在608與目標頻率比較。在610，校正值係從在額外測量頻率及目標頻率之間計算的增量頻率產生。
在612，重疊係從一或多個粗調曲線或振盪器組件106的行為特徵識別。能分析特徵或振盪器概要以偵測重疊並更增強所實行的粗調操作。如上文討論的振盪器概要能包括該等特徵、粗調曲線、內插係數、已界定支援點或節點、調整等級中的步距或相關於沿著曲線之頻率點的不同粗調值、來自粗調中的該等值之一者的增益值、有關於振盪器組件106的其他特徵，諸如，值、範圍、重疊數、重疊範圍、重疊在資料位元或MSB中的位置、有關於重疊情況或曲線之點的MSB、或其他有關特徵。
在一範例中，重疊能基於根據下列條件是否已滿足預定臨限而決定：MSBs(CT_val+CT_corr)≠MSBs(CT_val)。在一樣態中，其中有滿足導自目標頻率之臨限頻率的移位，然後對最初粗調值產生的校正值仍足夠顯著至識別重疊。因此，在有關於施用至粗調值之校正值的最高有效位元仍導致顯著移位之後，能決定移位，儲存該值且該方法在618進入額外迭代。或者，若已校正粗調值(MSBs(CT_val+CT_corr))大約等於MSBs(CT_val)的情 況，則顯著校正已產生或不再可能沿著振盪器特徵的此重疊部分校正，諸如，沿著經分析粗調曲線及內插曲線。因此，方法600流動至614，其中該振盪器在鎖相迴路鎖定前使用所產生的粗調值或最終粗調值設定。粗調的其他區域、部分、或特徵能依據振盪器操作中的經偵測重疊數如上文所述地調整或操作。
在一些實例中，在重疊已識別並已決定額外測量之後，方法600流動至將最初粗調值設定為先前藉由已校正值校正的粗調值。在620，產生額外頻率測量，且在622，決定額外頻率測量與目標頻率的比較。在624，基於目標頻率及來自620的額外測量頻率間之差決定從進一步校正值CT_corr2產生的第二校正值。在626產生重疊是否仍存在，或換言之，是否在實際粗調值及實際粗調值加額外或另外校正值(CT_val對CT_val+CT_corr2)之間偵測到重疊的決定。若答案係是，則不施用粗調校正值(CT_corr2)且處理流動至在616的完成。若決定的答案係否，則在628之處理流以使用第二校正值(CT_corr2)設定粗調值。該處理繼續迭代多次，直到未偵測到重疊或直到符合作為臨限等級的預定迭代數。然後該處理流在616結束。在一樣態中，迭代或處理流程能係一或多次迭代，例如，直到重疊在調整處理中受補償至不超過已決定臨限或可接受水平或不再偵測到。
參考圖7，根據各種樣態描繪粗調值中之重疊情況的範例圖。操作以調整或設定振盪器之粗調值的粗調曲線 700的一部分使用以頻率步或步距為單位(f step/MHz)之頻率代表的垂直軸及以不同粗調步或CT步距為單位之一組粗調值代表的水平軸描繪。在702，根據有關於振盪器之特徵的特徵及內插處理決定最初粗調值。例如，最初粗調值能約係191。在此特別範例中，目標頻率能係7426MHz。藉由調整組件116的調整處理受觸發，其中第一測量如箭號704所指示的決定，並經由校正值產生將粗調值增加至約192之CT的校正。然而，此導致更高的頻率等級，且因此偵測到重疊區域，然後其觸發如藉由箭號708所指示的第二迭代或第二測量處理。產生額外校正值。然後產生是否偵測到重疊的決定：若為否，則粗調值已決定，但若為真，則進一步產生對粗調值的重複測量及調整。因為將重疊實行在內插粗調曲線及特徵化粗調曲線之間的MSB交越中，例如，偵測能藉由與XOR操作或閘結合的遮罩操作實行，諸如，((CT_val+CT_corr)&MASK)XOR(CT_val&MASK)。
參考圖8，根據各種樣態描繪用於鎖相迴路系統之粗調選擇的另一方法。在802，藉由包括至少一個處理器的鎖相迴路裝置決定與該鎖相迴路裝置之振盪器有關的複數個特徵。
在804，該方法包括基於該等特徵的一或多者經由內插組件114產生內插(例如，內插曲線)，以決定設定振盪器之粗調的粗調值。產生該內插，例如，能包含基於最初頻率測量決定粗調值。另外，針對一組粗調值的內插能基 於藉由相關於振盪器之頻率的粗調曲線之近似決定的係數。
在806，該方法包括決定至少一個最終頻率測量以產生最終粗調值並設定該鎖相迴路裝置的該粗調。
在其他實施例中，該方法能包含基於該至少一個最終頻率測量的第一最終頻率測量調整該粗調值以產生該最終粗調值。替代或另外地，該方法能包含基於至少一個最終頻率測量的第一最終頻率測量決定殘餘頻率誤差、基於該殘餘頻率誤差產生校正值、及藉由將該粗調值調整為該粗調校正值的函數產生經校正粗調值。
方法800能更包含在預定數量的迭代內偵測重疊是否發生在最初粗調值及經校正粗調值之間。回應於在預定數量的迭代內偵測到重疊，決定至少一個第二最終頻率測量、基於該至少一個第二最終頻率測量及該目標頻率值決定至少一個第二殘餘頻率誤差、基於該至少一個第二殘餘頻率誤差產生至少一個第二校正值、及藉由調整該已校正粗調值或先前校正的粗調值為該至少一個第二校正值的函數而產生至少一個第二已校正粗調值。
為提供所揭示之專利標的的各種樣態的更多背景，圖9描繪有關於網路(例如，基地台、無線存取點、及毫微微蜂巢式存取點等)的存取之能致能及/或利用所揭示的樣態之特性或樣態的存取裝置、使用者裝置(例如，行動裝置、通訊裝置、個人數位助理等)、或軟體900之實施例的方塊圖。
使用者裝置或行動通訊裝置900能使用有根據各種樣態描述之PLL或PA裝置的一或多個樣態。行動通訊裝置900，例如，包含能耦接至資料儲存器或記憶體903的數位基帶處理器902、前端904(例如，RF前端、聲響前端、或其他相似前端)、及用於連接至複數個天線9061至906k(k係正整數)的複數個天線埠907。天線9061至906k能接收來自一或多個無線裝置的信號或傳輸信號至其，諸如，存取點、存取終端、無線埠、及路由器等，其能在無線電存取網路或經由網路裝置(未圖示)產生的其他通訊網路內操作。使用者設備900能係用於通訊射頻(RF)信號的RF裝置、用於通訊聲響信號的聲響裝置、或任何其他信號通訊裝置，諸如，電腦、個人數位助理、行動電話或智慧型手機、平板個人電腦、數據機、筆記型電腦、路由器、交換器、中繼器、個人電腦、網路裝置、基地台、或能根據一或多個不同通訊協定或標準操作以與網路或其他裝置通訊的相似裝置。
前端904能包括通訊平台，其包含電子組件及經由一或多個接收器或發射器908、多工/解多工組件912、及調變/解調變組件914提供已接收或發射信號之處理、操控、或塑形的關聯電路。前端904，例如，耦接至數位基帶處理器902及該組天線埠907，其中該組天線9061至906k能係該前端的一部分。在一樣態中，行動通訊裝置900能包含根據本文揭示的各種樣態操作對振盪器的粗調及細調操作的鎖相迴路系統910。
使用者裝置900也能包括處理器902或能操作以提供或控制行動裝置900之一或多個組件的控制器。例如，根據本揭示發明的樣態，處理器902能實質地授予，至少部分地授予功能至行動通訊裝置900內的任何電子組件。作為範例，處理器能組態成執行，至少部分地執行，將鎖相迴路系統910之各種模式控制為基於鎖相迴路之振盪器的一或多個特徵在天線埠907、輸入終端、或其他終端為輸入信號提供不同功率產生操作的多模操作晶片組的可執行指令。
處理器902能操作以致能行動通訊裝置900處理用於使用多工/解多工組件912的多工/解多工或經由調變/解調變組件914之調變/解調變的資料(例如，符號、位元、或晶片)，諸如，實作直接及反向快速傅立葉轉換、調變率的選擇、資料封包格式的選擇、封包間時間等。記憶體903能儲存資料結構(例如，元資料)、碼結構(等)(例如，模組、物件、類別、或程序等)或指令、網路或裝置資訊，諸如，策略及規格、附接協定、用於混碼的碼序列、展頻及導頻(例如，參考信號(等))傳輸、頻率位移、細胞ID、及在功率產生期間用於偵測及識別有關於RF輸入信號、功率輸出、或其他信號成分之各種特徵的其他資料。
處理器902係功能及/或通訊地耦接(例如，經由記憶體匯流排)至記憶體903，以儲存或取得將功能操作及授予，至少部分地操作及授予，至通訊平台或前端904、鎖相迴路系統910、及鎖相迴路系統910之實質任何其他操 作樣態所需的資訊。鎖相迴路系統910包括能根據本文描述的各種樣態經由粗調值、信號、字組、或選擇處理校準的至少一個振盪器(例如，VCO、或DCO等)。
本文的範例能包括專利標的，諸如，方法、用於實施方法之行動或方塊的機構、包括可執行指令的至少一種機器可讀媒體，當指令由機器(例如，具有記憶體的處理器等)實施時導致該機器使用根據所描述之實施例及範例的多種通訊技術實施用於並行通訊之該方法或設備或系統的行動。
範例1係一種鎖相迴路系統，包含特徵化組件，組態成決定與鎖相迴路組件之振盪器有關的複數個特徵。內插組件組態成產生該複數個特徵的內插以決定其組態成產生該振盪器之粗調的粗調值。調整組件組態成基於至少一個最終頻率測量調整該粗調值以產生最終粗調值，並基於該最終粗調值設定該振盪器的該粗調。
範例2包括範例1的專利標的，其中該特徵化組件更組態成在該鎖相迴路組件的非時間臨界相位期間決定該複數個特徵。
範例3包括範例1及2之任一者的專利標的，包括或省略選擇性元件，其中該非時間臨界相位包含在該鎖相迴路組件的鎖定相位之前的該鎖相迴路組件的啟動相位。
範例4包括範例1-3之任一者的專利標的，包括或省略選擇性元件，其中該調整組件更組態成基於該至少一個最終頻率測量使用粗調校正值調整該粗調值。
範例5包括範例1-4之任一者的專利標的，包括或省略選擇性元件，其中該特徵化組件更組態成藉由決定複數個頻率測量而決定與該振盪器有關的該複數個特徵。
範例6包括範例1-5之任一者的專利標的，包括或省略選擇性元件，其中該內插組件更組態成基於目標頻率及該複數個特徵產生該內插以決定該粗調值。
範例7包括範例1-6之任一者的專利標的，包括或省略選擇性元件，其中該振盪器包含數位控制振盪器，或電壓控制振盪器，其組態成在開迴路狀態中藉由粗調字組或信號粗調，並藉由細調字組或信號在閉迴路狀態中鎖定，以同步參考信號及反饋信號。
範例8包括範例1-7之任一者的專利標的，包括或省略選擇性元件，其中該調整組件包含誤差組件，其組態成決定基於該粗調值的頻率值及目標頻率之間的頻率誤差，及校正組件，其組態成基於該頻率誤差計算已校正粗調值。
範例9包括範例1-8之任一者的專利標的，包括或省略選擇性元件，更包含測量組件，其組態成在該鎖相迴路組件的啟動或供電相位之後決定該振盪器的該至少一個最終頻率測量。
範例10包括範例1-9之任一者的專利標的，包括或省略選擇性元件，其中該調整組件更包含重疊偵測組件，其組態成基於該至少一個最終頻率測量的第一最終頻率測量偵測是否在該粗調值及額外粗調值之間發生重疊。該調 整組件更組態成回應於該重疊發生決定第二最終頻率測量，且該調整組件更組態成使用該第二最終頻率測量更調整該粗調值以產生該最終粗調值。
範例11係一種用於粗調振盪器的方法，包含藉由包括至少一個處理器的鎖相迴路裝置決定與該鎖相迴路裝置之振盪器有關的複數個特徵；基於該複數個特徵產生內插以決定其設定具有該振盪器的該鎖相迴路裝置之粗調的粗調值；及測量至少一個最終頻率測量以產生最終粗調值並設定該鎖相迴路裝置的該粗調。
範例12包括範例11的專利標的，其中該決定該複數個特徵包含在開迴路組態中在該振盪器之操作的非時間臨界相位期間決定該振盪器之複數個最初頻率測量、粗調曲線相關於該振盪器的頻率及一組粗時間點的近似、粗調步距、或基於該粗調曲線的複數個內插係數的至少一者。
範例13包括範例11或12之任一者的專利標的，包括或省略選擇性元件，其中該產生該內插包含在包含鎖相迴路鎖定相位之操作的時間臨界相位期間基於作為該複數個特徵的複數個最初頻率測量決定該粗調值。
範例14包括範例11-13之任一者的專利標的，包括或省略選擇性元件，其中該產生該內插包含基於藉由粗調曲線針對一組粗時間點相關於該振盪器之頻率的近似而決定的複數個係數產生該內插。
範例15包括範例11-14之任一者的專利標的，包括或省略選擇性元件，更包含基於該至少一個最終頻率測量 的第一最終頻率測量調整該粗調值以產生該最終粗調值。
範例16包括範例11-15之任一者的專利標的，包括或省略選擇性元件，更包含基於該至少一個最終頻率測量的第一最終頻率測量及目標頻率值決定殘餘頻率誤差；基於該殘餘頻率誤差產生校正值；及藉由按照該校正值的函數調整該粗調值以產生已校正粗調值。
範例17包括範例11-16之任一者的專利標的，包括或省略選擇性元件，其中該產生該校正值包含將該校正值產生為粗調步距的函數。
範例18包括範例11-17之任一者的專利標的，包括或省略選擇性元件，更包含在預定迭代數內偵測是否於該已校正粗調值及該粗調值發生重疊；回應於在該預定迭代數內偵測到該重疊：決定至少一個第二最終頻率測量；基於該至少一個第二最終頻率測量及該目標頻率值決定至少一個第二殘餘頻率誤差；基於該至少一個第二殘餘頻率誤差產生至少一個第二校正值；及藉由調整該已校正粗調值或先前的已校正粗調值為該至少一個第二校正值的函數以產生至少一個第二已校正粗調值。
範例19係一種包含鎖相迴路裝置的行動裝置，該鎖相迴路裝置包含：振盪器；儲存可執行指令的記憶體；及至少一個處理器，其通訊地耦接至該記憶體，組態成執行該等可執行指令以至少：決定包含與該鎖相迴路裝置的該振盪器有關之至少一個頻率測量的複數個特徵；藉由產生該至少一個頻率測量及該振盪器的目標頻率的內插以產生 粗調值；及測量該鎖相迴路裝置之至少一個最終頻率測量以調整該粗調值以產生已調整粗調值並使用該已調整粗調值設定該鎖相迴路裝置的粗調。
範例20包括範例19的專利標的，其中該至少一個處理器更組態成執行該等可執行指令以：基於該已調整粗調值及該目標頻率決定殘餘頻率誤差；基於該殘餘頻率誤差產生校正值；及藉由調整該已調整粗調值為該校正值的函數以產生最終粗調值。
範例21包括範例19-20之任一者的專利標的，包括或省略選擇性元件，其中該振盪器包含電壓控制振盪器，或數位控制振盪器，組態成藉由該粗調及細調設定以在具有不同偏壓值之操作的鎖定相位中產生至少一種頻率。
範例22包括範例19-21之任一者的專利標的，包括或省略選擇性元件，其中該複數個特徵包含決定該振盪器的複數個最初頻率測量、粗調曲線針對一組粗時間點相關於該振盪器之頻率的近似、粗調步距、或基於該粗調曲線的複數個內插係數的至少一者。
範例23包括範例19-22之任一者的專利標的，包括或省略選擇性元件，其中該至少一個處理器更組態成執行該等可執行指令以：在該粗調值及該至少一個最終頻率測量的第一測量之間，偵測在粗調曲線針對粗時間點相關於該振盪器之複數個頻率的近似中的最高有效位元交越的重疊。
範例24包括範例19-23之任一者的專利標的，包括 或省略選擇性元件，其中該至少一個處理器更組態成執行該等可執行指令以：基於該至少一個最終頻率測量的第一最終頻率測量調整該粗調值以將該已調整粗調值產生為其界定該鎖相迴路裝置之該粗調的最終粗調值。
範例25包括範例19-24之任一者的專利標的，包括或省略選擇性元件，其中該至少一個處理器更組態成執行該等可執行指令以：在該鎖相迴路裝置的啟動相位期間決定包含與該振盪器有關之至少二個頻率測量的該複數個特徵。
應用程式(例如，程式模組)能包括實施特別工作或實行特別抽象資料類別的常式、程式、組件、資料結構等。再者，熟悉本技術的人士將理解所揭示的操作能使用其他系統組態實踐，包括單處理器或多處理器系統、迷你電腦、大型電腦、以及個人電腦、手持式計算裝置、及微處理器為基礎或可程式消費性電子等，彼等各者能操作地耦接至一或多個關聯行動或個人計算裝置。
計算裝置能典型地包括各式各樣的電腦可讀媒體。電腦可讀媒體能係能由電腦存取且包括非揮發性及揮發性媒體、可移除及不可移除媒體二者的任何可用媒體。藉由範例且非限制性的，電腦可讀媒體能包含電腦儲存媒體及通訊媒體。電腦儲存媒體包括以用於資訊，諸如，電腦可讀指令、資料結構、程式模組、或其他資料，之儲存的任何方法或技術實作的揮發性及非揮發性、可移除及不可移除媒體二者。電腦儲存媒體(例如，一或多個資料儲存器)能 包括，但未受限於，RAM、ROM、EEPROM、快閃記憶體、或其他記憶體技術、CD-ROM、數位多樣化光碟(DVD)、或其他光碟儲存器、磁匣、磁帶、磁碟儲存器、或其他磁儲存裝置，或能用於儲存期望資訊且其能由電腦存取的任何其他媒體。
通訊媒體典型地以調變資料信號，諸如，載波、或其他運輸機制，並包括任何資訊傳遞媒體，具現電腦可讀指令、資料結構、程式模組、或其他資料。術語「調變資料信號」意指具有其特徵之一或多者以編碼信號中之資訊的此種方式設定或改變的信號。藉由範例且非限制性的，通訊媒體包括有線媒體，諸如，有線網路或直接有線連接，及無線媒體，諸如，聲響、RF、紅外線、及其他無線媒體。上述任一者的組合也應包括在電腦可讀媒體的範圍內。
應理解本文描述的樣態可藉由硬體、軟體、韌體、或彼等的任何組合實作。當以軟體實作時，功能可在電腦可讀媒體上儲存為一或多個指令或碼或透過作為電腦可讀媒體上的一或多個指令或碼傳輸。電腦可讀媒體包括電腦儲存媒體及通訊媒體二者，該通訊媒體包括促進電腦程式從一處轉移至另一處的任何媒體。儲存媒體可係能由通用或特殊用途電腦存取的任何可用媒體。藉由範例且非限制性的，此種電腦可讀媒體能包含RAM、ROM、EEPROM、CD-ROM、或其他光碟儲存器、磁碟儲存器、或其他磁性儲存裝置，或能用於以指令或資料結構的形式運載或傳輸 且能由通用或特殊用途電腦、或通用或特殊用途處理器存取之期望程式碼機構的任何其他媒體。又，任何連接均適當地稱為電腦可讀媒體。例如，若軟體使用同軸電纜、光纖纜線、雙扭對、數位用戶線(DSL)、或無線技術，諸如，紅外線、無線電、及微波，從網站、伺服器、或其他遠端來源傳輸，則將同軸電纜、光纖纜線、雙扭對、DSL、或無線技術，諸如，紅外線、無線電、及微波，包括在媒體的定義中。如本文所使用的，碟(disk)及碟(disc)包括光碟(CD)、雷射光碟、光碟(optical disc)、數位多樣化光碟(DVD)、軟碟、及藍光光碟，其中碟(disk)通常磁性地再生資料，而碟(disc)使用雷射光學地再生資料。上述組合也應包括在電腦可讀媒體的範圍內。
結合本文揭示之樣態描述的各種說明邏輯、邏輯方塊、模組、及電路可用通用處理器、數位訊號處理器(DSP)、特定應用積體電路(ASIC)、場效可程式化閘極陣列(FPGA)、或其他可程式化邏輯裝置、離散閘極或電晶體邏輯、離散硬體組件、或設計成實施本文描述之功能的任何彼等組合實作或實施。通用處理器可係微處理器，但，或者，處理器可係任何習知處理器、控制器、微控制器、或狀態機。處理器也可實作為計算裝置的組合，例如，DSP及微處理器、複數個微處理器、結合DSP核心的一或多個微處理器、或任何其他此種組態的組合。另外，至少一個處理器可包含可操作以實施本文描述的行動及/或動作之一或多者的一或多個模組。
針對軟體實作，本文描述的技術可使用實施本文描述之功能的模組(例如，程序、及函數等)實作。軟體碼可儲存在記憶體單元中並由處理器執行。記憶體單元可實作在處理器內，或在記憶體單元能經由本技術中已知的各種機構通訊地耦接至處理器的情形中可實作在處理器外部。另外，至少一個處理器可包括可操作以實施本文描述之功能的一或多個模組。
本文描述的技術可用於各種無線通訊系統，諸如，CDMA、TDMA、FDMA、OFDMA、SC-FDMA、及其他系統。術語「系統」及「網路」常互換地使用。CDMA系統可實作諸如通用地面無線電存取(UTRA)、CDMA2000等的無線電技術。UTRA包括寬頻-CDMA(W-CDMA)及CDMA的其他變化。另外，CDMA2000涵蓋IS-2000、IS-95、及IS-856標準。TDMA系統可實作諸如全球行動通信系統(GSM)的無線電技術。OFDMA系統可實作諸如演進UTRA(E-UTRA)、超行動寬頻(UMB)、IEEE 802.11(Wi-Fi)、IEEE 802.16(WiMAX)、IEEE 802.20、Flash-OFDM等的無線電技術。UTRA及E-UTRA係通用行動電信系統(UMTS)的一部分。3GPP長期演進技術(LTE)係使用E-UTRA之UMTS的版本，其在下行鏈路上使用OFDMA並在上行鏈路上使用SC-FDMA。UTRA、E-UTRA、UMTS、LTE、及GSM描述在來自稱為「第三代合作夥伴計劃」(3GPP)之組織的文件中。另外，CDMA2000及UMB描述在來自稱為「第三代合作夥伴計劃2」(3GPP2)之組織的 文件中。另外，此種無線通訊系統可另外包括常使用未成對未授權頻譜、802.xx無線LAN、藍牙、及任何其他短或長距無線通訊技術的同級間(例如，行動對行動)特定網路系統。
使用單載波調變及頻域等化的單載波分頻多工(SC-FDMA)係能與所揭示之樣態使用的技術。SC-FDMA具有與OFDMA系統相似的效能及基本上相似的整體複雜度。SC-FDMA信號具有較低的尖峰對平均功率比(PAPR)，因為其固有的單載波結構。SC-FDMA能使用在上行鏈路通訊中，其中依據傳輸功率效率，較低的PAPR能對行動終端有利。
再者，本文描述的各種樣態或特性可使用標準程式及/或工程技術實作為方法、設備、或製品。如本文所使用的，術語「製品」企圖涵蓋可從任何電腦可讀裝置、載波、或媒體存取的電腦程式。例如，電腦可讀媒體能包括，但未受限於，磁性儲存裝置(例如，硬碟、軟碟、磁帶等)、光碟(例如，光碟(CD)、數位多樣化光碟(DVD)等)、智慧卡、及快閃記憶體裝置(例如，EPROM、卡、條、鑰匙碟等)。另外，本文描述的各種儲存媒體能代表用於儲存資訊的一或多個裝置及/或其他機器可讀媒體。術語「機器可讀媒體」能不受限制地包括無線頻道及能儲存、包含、及/或運載指令(等)及/或資料的各種其他媒體。另外，電腦程式產品可包括具有可操作以導致電腦實施本文描述的功能之一或多個指令或碼的電腦可讀媒體。
另外，結合本文揭示的樣態描述之方法或演算法的行動及/或動作可用硬體、用藉由處理器執行的軟體、或彼等的組合直接具現。軟體模組可駐留在RAM記憶體、快閃記憶體、ROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、可移除硬碟、CD-ROM、或在本技術中已知之任何其他形式的儲存媒體中。範例儲存媒體可耦接至處理器，使得處理器能從儲存媒體讀取資訊或寫入資訊至其。或者，儲存媒體可積集至處理器。另外，在部分樣態中，處理器及儲存媒體可存在於ASIC中。另外，ASIC可存在於使用者終端中。或者，處理器及儲存媒體可作為離散組件存在於使用者終端中。另外，在部分樣態中，方法或演算法的行動及/或動作可作為碼及/或指令集的一或任何組合存在於機器可讀媒體及/或電腦可讀媒體上，彼等可併入電腦程式產品中。
本揭示發明之已說明實施例的以上描述，包括描述在發明摘要中的內容，並未企圖成為徹底揭示或企圖將所揭示之實施例限制在所揭示的精確形式。在具體實施例及範例已針對說明目的於本文描述的同時，熟悉本技術的人士能承認各種修改可能被視為在此種實施例及範例的範圍內。
在此方面，在已揭示專利標的已結合各種實施例及對應圖式描述的同時，在可應用時，待理解其他相似實施例能用於或修改及添加能使該等已描述實施例用於實施與已揭示專利標的相同、相似、替代、或取代功能而不自其偏 離。因此，已揭示專利標的不應受限於本文描述的任何單一實施例，而更確切地應根據下文隨附的申請專利範圍在廣度及範圍上詮釋其。
特別關於藉由上述組件或結構(配件、裝置、電路、系統等)實施的各種功能，即使未在結構上等效於在本文說明的本發明之範例實作中實施該功能的所揭示結構，除非另外指示，用於描述此種組件的該等術語(包括對「機構」的參考)企圖對應於實施所述組件之特定功能的任何組件或結構(亦即，功能上等效)。此外，在特定特性已僅相關於數個實作之一者描述的同時，此種特性可針對任何給定或特定應用期望地及有利地與其他實作的一或多個其他特性結合。
100‧‧‧鎖相迴路系統
102‧‧‧鎖相迴路組件
104‧‧‧粗調組件
106‧‧‧振盪器組件
108‧‧‧資料儲存器
110‧‧‧處理器
112‧‧‧特徵化組件
114‧‧‧內插組件
116‧‧‧調整組件
118‧‧‧粗調路徑
120‧‧‧反饋路徑

Claims (25)

  1. 一種鎖相迴路系統，包含：特徵化組件，組態成決定與鎖相迴路組件之振盪器有關的複數個特徵；內插組件，組態成產生該複數個特徵的內插以決定其組態成產生該振盪器之粗調的粗調值；調整組件，組態成基於至少一個最終頻率測量調整該粗調值以產生最終粗調值，該最終粗調值設定該振盪器的該粗調；及重疊偵測組件，組態成基於該至少一個最終頻率測量偵測在該粗調值與額外的粗調值之間是否發生重疊；其中反應於該重疊發生，該調整組件係更組態成基於該重疊產生該最終粗調值。
  2. 如申請專利範圍第1項的鎖相迴路系統，其中該特徵化組件更組態成在該鎖相迴路組件的非時間臨界相位期間決定該複數個特徵。
  3. 如申請專利範圍第2項的鎖相迴路系統，其中該非時間臨界相位包含在該鎖相迴路組件的鎖定相位之前的該鎖相迴路組件的啟動相位。
  4. 如申請專利範圍第1項的鎖相迴路系統，其中該調整組件更組態成基於該至少一個最終頻率測量使用粗調校正值調整該粗調值。
  5. 如申請專利範圍第1項的鎖相迴路系統，其中該特徵化組件更組態成藉由決定複數個頻率測量而決定與該 振盪器有關的該複數個特徵。
  6. 如申請專利範圍第1項的鎖相迴路系統，其中該內插組件更組態成基於目標頻率及該複數個特徵產生該內插以決定該粗調值。
  7. 如申請專利範圍第1項的鎖相迴路系統，其中該振盪器包含數位控制振盪器，或電壓控制振盪器，其組態成在開迴路狀態中藉由粗調字組或粗調信號進行粗調，並藉由細調字組或細調信號在閉迴路狀態中鎖定，以同步參考信號及反饋信號。
  8. 如申請專利範圍第1項的鎖相迴路系統，其中該調整組件包含：誤差組件，組態成決定基於該粗調值的頻率值及目標頻率之間的頻率誤差；及校正組件，組態成基於該頻率誤差計算已校正粗調值。
  9. 如申請專利範圍第1項的鎖相迴路系統，更包含：測量組件，組態成在該鎖相迴路組件的啟動或供電相位之後決定該振盪器的該至少一個最終頻率測量。
  10. 如申請專利範圍第9項的鎖相迴路系統，其中該測量組件更組態成回應於該重疊發生決定第二最終頻率測量，且該調整組件更組態成使用該第二最終頻率測量進一步調整該粗調值以產生該最終粗調值。
  11. 一種用於粗調振盪器的方法，包含： 藉由包括至少一個處理器的鎖相迴路裝置決定與該鎖相迴路裝置之該振盪器有關的複數個特徵；基於該複數個特徵產生內插以決定其設定具有該振盪器的該鎖相迴路裝置之粗調的粗調值；測量至少一個最終頻率測量；基於該至少一個最終頻率測量偵測在該粗調值與額外的粗調值之間是否發生重疊；反應於該重疊發生，基於該重疊產生最終粗調值；及設定該鎖相迴路裝置的該粗調。
  12. 如申請專利範圍第11項的方法，其中該決定該複數個特徵包含在開迴路組態中在該振盪器之操作的非時間臨界相位期間決定該振盪器之複數個最初頻率測量、粗調曲線相關於該振盪器的頻率及一組粗時間點的近似、粗調步距、或基於該粗調曲線的複數個內插係數的至少一者。
  13. 如申請專利範圍第11項的方法，其中該產生該內插包含在包含鎖相迴路鎖定相位之操作的時間臨界相位期間基於作為該複數個特徵的複數個最初頻率測量決定該粗調值。
  14. 如申請專利範圍第11項的方法，其中該產生該內插包含基於藉由粗調曲線針對一組粗時間點相關於該振盪器之頻率的近似而決定的複數個係數產生該內插。
  15. 如申請專利範圍第11項之方法，更包含：基於該至少一個最終頻率測量的第一最終頻率測量調 整該粗調值以產生該最終粗調值。
  16. 如申請專利範圍第11項之方法，更包含：基於該至少一個最終頻率測量的第一最終頻率測量及目標頻率值決定殘餘頻率誤差；基於該殘餘頻率誤差產生校正值；及藉由按照該校正值的函數調整該粗調值以產生已校正粗調值。
  17. 如申請專利範圍第16項的方法，其中該產生該校正值包含將該校正值產生為粗調步距的函數。
  18. 如申請專利範圍第16項之方法，更包含：回應於在預定迭代數內偵測到的該重疊：決定至少一個第二最終頻率測量；基於該至少一個第二最終頻率測量及該目標頻率值決定至少一個第二殘餘頻率誤差；基於該至少一個第二殘餘頻率誤差產生至少一個第二校正值；及藉由調整該已校正粗調值或先前的已校正粗調值為該至少一個第二校正值的函數以產生至少一個第二已校正粗調值。
  19. 一種行動裝置，包含：鎖相迴路裝置，包含：振盪器；記憶體，儲存可執行指令；至少一個處理器，通訊地耦接至該記憶體，組態 成執行該等可執行指令以至少：決定包含與該鎖相迴路裝置的該振盪器有關之至少一個頻率測量的複數個特徵；藉由產生該至少一個頻率測量及該振盪器的目標頻率的內插以產生粗調值；及測量該鎖相迴路裝置之至少一個最終頻率測量；調整該粗調值以產生已調整粗調值並使用該已調整粗調值設定該鎖相迴路裝置的粗調；基於該至少一個最終頻率測量偵測在該粗調值與額外的粗調值之間是否發生重疊；反應於該重疊發生，基於該重疊產生最終粗調值。
  20. 如申請專利範圍第19項的行動裝置，其中該至少一個處理器更組態成執行該等可執行指令以：基於該已調整粗調值及該目標頻率決定殘餘頻率誤差；基於該殘餘頻率誤差產生校正值；及藉由調整該已調整粗調值為該校正值的函數以產生該最終粗調值。
  21. 如申請專利範圍第19項的行動裝置，其中該振盪器包含電壓控制振盪器，或數位控制振盪器，組態成藉由該粗調及細調設定以在具有不同偏壓值之操作的鎖定相位中產生至少一種頻率。
  22. 如申請專利範圍第19項的行動裝置，其中該複數個特徵包含決定該振盪器的複數個最初頻率測量、粗調曲線針對一組粗時間點相關於該振盪器之頻率的近似、粗調步距、或基於該粗調曲線的複數個內插係數的至少一者。
  23. 如申請專利範圍第19項的行動裝置，其中該至少一個處理器更組態成執行該等可執行指令以：在該粗調值及該至少一個最終頻率測量的第一測量之間，偵測在粗調曲線針對粗時間點相關於該振盪器之複數個頻率的近似中的最高有效位元交越的該重疊。
  24. 如申請專利範圍第19項的行動裝置，其中該至少一個處理器更組態成執行該等可執行指令以：基於該至少一個最終頻率測量的第一最終頻率測量調整該粗調值以將該已調整粗調值產生為其界定該鎖相迴路裝置之該粗調的最終粗調值。
  25. 如申請專利範圍第19項的行動裝置，其中該至少一個處理器更組態成執行該等可執行指令以：在該鎖相迴路裝置的啟動相位期間決定包含與該振盪器有關之至少二個頻率測量的該複數個特徵。
TW104138148A 2014-12-22 2015-11-18 用於鎖相迴路的粗調選擇 TWI587634B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/578,773 US9548746B2 (en) 2014-12-22 2014-12-22 Coarse tuning selection for phase locked loops

Publications (2)

Publication Number Publication Date
TW201640827A TW201640827A (zh) 2016-11-16
TWI587634B true TWI587634B (zh) 2017-06-11

Family

ID=54695513

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138148A TWI587634B (zh) 2014-12-22 2015-11-18 用於鎖相迴路的粗調選擇

Country Status (4)

Country Link
US (1) US9548746B2 (zh)
EP (1) EP3038259A3 (zh)
CN (1) CN105720971B (zh)
TW (1) TWI587634B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11280641B2 (en) 2018-12-07 2022-03-22 Industrial Technology Research Institute Position-encoding device and method

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9094028B2 (en) * 2012-04-11 2015-07-28 Rambus Inc. Wide range frequency synthesizer with quadrature generation and spur cancellation
TWI569579B (zh) * 2015-08-06 2017-02-01 晨星半導體股份有限公司 延遲鎖定電路與相關之控制方法
ITUB20156885A1 (it) * 2015-12-07 2017-06-07 St Microelectronics Srl Circuito di recupero del clock, relativo circuito di recupero del clock e dei dati, ricevitore, circuito integrato e procedimento
US10651857B2 (en) 2016-06-28 2020-05-12 Apple Inc. Frequency based bias voltage scaling for phase locked loops
US9774363B1 (en) * 2016-07-01 2017-09-26 Intel Corporation Gain calibration for digitally controlled oscillator in fast locking phase locked loops
US9882792B1 (en) 2016-08-03 2018-01-30 Nokia Solutions And Networks Oy Filter component tuning method
CN106911347A (zh) * 2017-01-12 2017-06-30 力同科技股份有限公司 一种集成对讲芯片及射频载波频率产生方法
JP6828484B2 (ja) * 2017-02-08 2021-02-10 株式会社デンソー レーダ用ｐｌｌ回路
EP3422580A1 (en) 2017-06-28 2019-01-02 Analog Devices, Inc. Apparatus and methods for clock synchronization and frequency translation
CN108155906A (zh) * 2017-12-30 2018-06-12 广州市广晟微电子有限公司 一种可粗调锁相环输出频率的频率综合器及粗调方法
US11190194B2 (en) 2018-03-31 2021-11-30 Apple Inc. Method and apparatus for improved DPLL settling and temperature compensation algorithms using second open loop oscillator tuning field
US11231741B1 (en) * 2018-10-11 2022-01-25 Marvell Asia Pte, Ltd. Systems and methods for generating clock signals
US10469214B1 (en) * 2018-12-13 2019-11-05 Intel Corporation Clock recovery circuit and method of operating same
DE102019210305A1 (de) * 2019-07-11 2021-01-14 Infineon Technologies Ag Steuern eines Oszillationssystems
KR20210007454A (ko) 2019-07-11 2021-01-20 삼성전자주식회사 위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버
CN114503435A (zh) * 2019-11-26 2022-05-13 深圳市欢太科技有限公司 振动控制方法、终端设备及存储介质
US10879998B1 (en) * 2020-03-26 2020-12-29 Mission Microwave Technologies, Llc Rate adaptive reference synthesizer for frequency converters used in satellite communication systems
CN117394851B (zh) * 2023-12-11 2024-03-08 西安航天民芯科技有限公司 一种振荡器控制方法及控制系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379002A (en) * 1992-06-29 1995-01-03 Nec Corporation Frequency synthesizer using intermittently controlled phase locked loop
US5691669A (en) * 1996-01-11 1997-11-25 Hewlett-Packard Co. Dual adjust current controlled phase locked loop
TW201108619A (en) * 2009-05-07 2011-03-01 Qualcomm Inc Overlapping, two-segment capacitor bank for VCO frequency tuning
TW201206085A (en) * 2010-07-20 2012-02-01 Etron Technology Inc Dual-loop phase lock loop
US8115558B2 (en) * 2009-04-17 2012-02-14 Kabushiki Kaisha Toshiba Digital PLL circuit and semiconductor integrated circuit
TW201249110A (en) * 2011-05-18 2012-12-01 Novatek Microelectronics Corp Phase lock loop circuit
US8432204B1 (en) * 2012-01-06 2013-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Current-controlled oscillator (CCO) based PLL

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL96351A (en) 1990-11-14 1994-01-25 Zuta Marc Frequency synthesizer having microcomputer supplying analog and digital control signals to vco
FI101437B (fi) * 1996-09-25 1998-06-15 Nokia Telecommunications Oy Jännitesäätöisen oskillaattorin ohjaus
TWI241069B (en) 2004-11-12 2005-10-01 Ind Tech Res Inst Automatically calibrated frequency-synthesis apparatus
US7382199B2 (en) 2006-02-03 2008-06-03 Nanoamp Solutions, Inc. Methods for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops
CN202663381U (zh) * 2012-03-30 2013-01-09 安凯(广州)微电子技术有限公司 一种锁相环频率调谐装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379002A (en) * 1992-06-29 1995-01-03 Nec Corporation Frequency synthesizer using intermittently controlled phase locked loop
US5691669A (en) * 1996-01-11 1997-11-25 Hewlett-Packard Co. Dual adjust current controlled phase locked loop
US8115558B2 (en) * 2009-04-17 2012-02-14 Kabushiki Kaisha Toshiba Digital PLL circuit and semiconductor integrated circuit
TW201108619A (en) * 2009-05-07 2011-03-01 Qualcomm Inc Overlapping, two-segment capacitor bank for VCO frequency tuning
TW201206085A (en) * 2010-07-20 2012-02-01 Etron Technology Inc Dual-loop phase lock loop
TW201249110A (en) * 2011-05-18 2012-12-01 Novatek Microelectronics Corp Phase lock loop circuit
US8432204B1 (en) * 2012-01-06 2013-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Current-controlled oscillator (CCO) based PLL

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11280641B2 (en) 2018-12-07 2022-03-22 Industrial Technology Research Institute Position-encoding device and method

Also Published As

Publication number Publication date
CN105720971A (zh) 2016-06-29
US20160182065A1 (en) 2016-06-23
EP3038259A3 (en) 2016-08-17
US9548746B2 (en) 2017-01-17
EP3038259A2 (en) 2016-06-29
TW201640827A (zh) 2016-11-16
CN105720971B (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
TWI587634B (zh) 用於鎖相迴路的粗調選擇
US7974807B2 (en) Adaptive calibration for digital phase-locked loops
US9429919B2 (en) Low power bipolar 360 degrees time to digital converter
US9240795B2 (en) Apparatus and methods for phase-locked loop oscillator calibration and lock detection
US8384488B2 (en) Phase-lock in all-digital phase-locked loops
US8019564B2 (en) Systems and methods for calibrating the loop bandwidth of a phase-locked loop (PLL)
TWI556083B (zh) 電子可攜式裝置根據從主機裝置萃取時脈進行資料處理的方法
US11356108B2 (en) Frequency generator and associated method
US20080164918A1 (en) Pll loop bandwidth calibration
TWI575881B (zh) 用於數位鎖相迴路之先前機率相位估計
US9923563B1 (en) Deterministic jitter removal using a closed loop digital-analog mechanism
KR102474578B1 (ko) 반도체 장치 및 반도체 장치의 동작 방법
JP2015215613A (ja) 相互に参照される光学的周波数コーム
CN107565960B (zh) 锁相环的性能指标
Jiang et al. PLL low pass filter design considering unified specification constraints
US10680619B2 (en) Digital phase locked loop frequency estimation
US20190068242A1 (en) Frequency generator and associated method
Huque et al. An exact formula for the pull-out frequency of a 2nd-order type II phase lock loop
US9784770B2 (en) Devices and methods of measuring gain of a voltage-controlled oscillator
GB2455717A (en) Frequency synthesis in a wireless basestation
TWI527380B (zh) 頻率鎖定裝置
US11342928B1 (en) Molecular clock calibration
KR101600168B1 (ko) 초기 튜닝전압 조정 기반 주파수 합성기 및 그를 위한 위상 동기 제어 장치