TWI527380B - 頻率鎖定裝置 - Google Patents
頻率鎖定裝置 Download PDFInfo
- Publication number
- TWI527380B TWI527380B TW103101774A TW103101774A TWI527380B TW I527380 B TWI527380 B TW I527380B TW 103101774 A TW103101774 A TW 103101774A TW 103101774 A TW103101774 A TW 103101774A TW I527380 B TWI527380 B TW I527380B
- Authority
- TW
- Taiwan
- Prior art keywords
- frequency
- clock signal
- signal
- coupled
- reference clock
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本發明是有關於一種電子裝置,且特別是有關於一種頻率鎖定裝置。
一般而言,鎖相迴路(Phase Lock Loop,PLL)廣泛地被運用於需要信號傳遞之電子裝置中,並且主要可分為以類比方式完成時脈信號鎖定的PLL以及以數位方式完成時脈信號鎖定的數位鎖相迴路(Digital Phase Lock Loop,DPLL)。而無論是PLL或是DPLL,通常都會設置頻率偵測器或除頻器。其中,頻率偵測器可以用以幫助時脈信號的鎖定,而除頻器則可以使得鎖相迴路具有倍頻的功用。而當鎖相迴路操作在高頻時,則因為處理信號的頻率而可能十分的耗電,上述的頻率偵測器或除頻器,亦隨著頻率的增加而升高了電力的損耗。
另一方面,為了使得鎖相迴路的輸出之雜訊更低,部份的鎖相迴路則更採用了次諧波注入輸出的技巧使得鎖相迴路的輸出能夠再透過上述的次諧波的注入而穩定。而次諧波的注入具有最佳的注入點,當次諧波於最佳注入點注入鎖相迴路的輸出時,
才可以獲得最好的效果。若是次諧波在錯誤的時間點注入的話,則可能反而造成鎖相迴路的輸出信號脫離鎖定。一般而言,鎖相迴路的設計者必須手動的調整延遲才得以使得次諧波於最佳注入點注入。但上述的延遲時間可能因為製程、電壓或溫度等變異而改變,進而造成注入效果不佳,或甚至脫離鎖定。
本發明提供一種頻率鎖定裝置,可在不設置頻率偵測器或除頻器的情況下,完成時脈信號的快速鎖定以及倍頻的功效。並且,所述頻率鎖定裝置可自動地於背景校正注入脈波至最佳的注入點。
本發明的頻率鎖定裝置包括:一脈波產生器、一數位鎖相迴路以及一頻率選取單元。脈波產生器接收一輸入時脈信號並根據輸入時脈信號產生一參考時脈信號。數位鎖相迴路耦接脈波產生器,並根據參考時脈信號產生一輸出時脈信號。頻率選取單元,耦接脈波產生器與數位鎖相迴路,根據參考時脈信號取樣輸出時脈信號得到一取樣信號,並根據取樣信號產生一頻率選擇信號,並傳送頻率選擇信號至數位鎖相迴路,以使輸出時脈信號的頻率接近參考時脈信號的頻率的N倍,其中N為一正整數。
基於上述,本發明提供一種頻率鎖定裝置,可在不設置除頻器的情況下,透過頻率選取單元控制數位鎖相迴路以完成時脈信號的鎖定,並且達到倍頻的作用。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
10‧‧‧頻率鎖定裝置
110‧‧‧脈波產生器
111、112‧‧‧緩衝器
113‧‧‧通過電晶體邏輯
114、115‧‧‧反相器
121‧‧‧相位偵測器
122‧‧‧數位低通濾波器
123‧‧‧數位控制振盪器(DCO)
124‧‧‧三角積分調變器
120‧‧‧數位鎖相迴路
130‧‧‧頻率選取單元
M1~M6‧‧‧電晶體
C1~C3‧‧‧頻帶控制碼
CR11~CR13‧‧‧粗調碼
CKin‧‧‧輸入時脈信號
CKref‧‧‧參考時脈信號
CKout‧‧‧輸出時脈信號
CS‧‧‧控制信號
D、DEL‧‧‧延遲
FS‧‧‧頻率選擇信號
INJ‧‧‧脈波信號
INJ_EN‧‧‧脈波產生信號
IS‧‧‧指示信號
LCS‧‧‧調變信號
SF1~SF3‧‧‧子頻帶
S901~S906‧‧‧步驟
圖1為根據本發明一實施例所繪示頻率鎖定裝置的裝置方塊圖。
圖2為根據本發明一實施例所繪示頻帶控制碼與對應頻帶的示意圖。
圖3為根據本發明一實施例所繪示正緣連續數與N倍之參考時脈信號的頻率之間的關係圖。
圖4為根據本發明一實施例所繪示正緣連續數與N倍之參考時脈信號的頻率之間的關係圖。
圖5為根據本發明一實施例所繪示輸出時脈信號與參考時脈信號的關係示意圖。
圖6為根據本發明一實施例所繪示頻率鎖定裝置的裝置方塊圖。
圖7為根據本發明一實施例所繪示脈波產生器的電路圖。
圖8為根據本發明一實施例所繪示脈波信號、參考時脈信號以及輸出時脈信號的波形圖。
圖9則為根據本發明一實施例所繪示頻率頻率鎖定裝置中頻率選取單元的校正動作之步驟流程圖。
圖1為根據本發明一實施例所繪示頻率鎖定裝置的裝置方塊圖。請參照圖1,頻率鎖定裝置10包括脈波產生器110、數位鎖相迴路120以及頻率選取單元130。脈波產生器110接收輸入時脈信號CKin,並根據輸入時脈信號CKin產生參考時脈信號CKref。數位鎖相迴路120耦接脈波產生器110,並根據參考時脈信號CKref產生輸出時脈信號CKout。頻率選取單元130耦接脈波產生器110與數位鎖相迴路120,根據參考時脈信號CKref取樣輸出時脈信號CKout得到取樣信號,並根據取樣信號產生頻率選擇信號FS,並傳送頻率選擇信號FS至數位鎖相迴路120,以使輸出時脈信號CKout的頻率接近參考時脈信號CKref的頻率的N倍,其中N為一正整數。
其中在本實施例中,數位鎖相迴路120包括了相位偵測器、數位低通濾波器以及數位控制振盪器(Digital Control Oscillator,DCO)。數位控制振盪器所能產生的輸出時脈信號CKout之頻率範圍可包括多個子頻帶,這些子頻帶則可以分別對應於多個頻帶控制碼。而上述的頻率選擇信號FS中則包括對應於數位控制振盪器的頻帶控制碼、粗調碼以及細調碼,其中的粗調碼與細調碼則可用來表示上述的頻帶控制碼所對應的子頻帶中之一特定頻率值。
圖2為根據本發明一實施例所繪示頻帶控制碼與對應頻帶的示意圖。請參照圖2,例如在本實施例中,頻帶控制碼包括5
個位元(bit),而由5個位元(bit)所表示的32個碼可用用以對應數位控制振盪器所可以產生的輸出時脈信號CKout之頻率範圍所涵蓋的32個子頻帶。雖然本實施例中,5個位元的頻帶控制碼對應於32個子頻帶,但為了圖示簡潔,在圖2中僅例示了三個子頻帶SF1~SF3,其中,這3個子頻帶SF1~SF3分別對應於頻帶控制碼C1~C3。頻帶控制碼C1~C3所分別對應的子頻帶SF1~SF3具有部份的重疊,如圖2所示,在本實施例中頻帶控制碼C1~C3所分別對應的子頻帶SF1~SF3分別重疊了1/2的頻率範圍。粗調碼與細調碼則可用來表示上述的頻帶控制碼C1~C3所對應的子頻帶SF1~SF3中之一特定頻率值。以頻率控制碼C1所對應的子頻帶SF1為例,在本實施例中,頻率控制碼C1上包括3個粗調碼CR11~CR13,其所對應的頻率值可等分頻率控制碼C1所對應的子頻帶為四份。細調碼則將包括更多的位元數,將子頻帶(例如子頻帶SF1~SF3之一)切割的更細,例如於頻率控制碼C1可包括31個細調碼,其所對應的頻率值則可等分頻率控制碼C1為32等份。本發明並不限定於上述。
請再次參照圖1,頻率選取單元130在設定了頻帶控制碼(例如圖2所示頻帶控制碼C1~C3之一)、粗調碼(例如圖2所示粗調碼CR11~CR13之一)或甚至細調碼後,頻率選取單元130便可傳送包括上述頻帶控制碼、粗調碼(及細調碼)的頻率選擇信號FS至數位鎖相迴路120的數位控制振盪器。此時,輸出時脈信號CKout的頻率f OUT 與目標鎖定頻率,也就是參考時脈信號
CKref的頻率f ref 之N倍之間的差值△f則可以被表示為以下式(1):△f=| f OUT -N×f ref | (1)
頻率選取單元130則會根據參考時脈信號CKref取樣輸出時脈信號CKout得到取樣信號。例如,在本實施例中,頻率選取單元130即以參考時脈信號CKref(例如參考時脈信號CKref的正緣或負緣)來取樣輸出時脈信號CKout。在參考時脈信號CKref與輸出時脈信號CKout僅具有相位差的情況下,利用參考時脈信號CKref取樣輸出時脈信號CKout則將得到一個固定的結果(即,連續的0或連續的1)。而當參考時脈信號CKref與輸出時脈信號CKout具有頻率差△f時,參考時脈信號CKref與輸出時脈信號CKout之間的相互關係將漸漸改變,使得取樣結果改變,即連續的0或連續的1僅為固定的數量。在此,定義正緣連續數N TH 為取樣信號中運用參考時脈信號CKref的正緣取樣輸出時脈信號CKout所得到連續的1或0的數量。透過推導,則可得到正緣連續數N TH 與上述的頻率差△f和參考時脈信號CKref的頻率f ref 之間的關係可被表示為以下式(2):
圖3為根據本發明一實施例所繪示正緣連續數N TH 與N倍之參考時脈信號CKref的頻率f ref 之間的關係圖。其中,在此實施例中,參考時脈信號CKref的頻率f ref 為400MHz,而N倍之參考時脈信號CKref的頻率f ref ,也就是輸出時脈信號CKout的頻率f OUT
的目標鎖定頻率,被設定為4.8GHz。請參照圖3,由圖3則可以觀察得到,當輸出時脈信號CKout的頻率f OUT 越接近時,取樣信號中的正緣連續數N TH 則越高。
在本發明中,頻率鎖定裝置10即可運用這樣的特性,透過頻率選取單元130來得到目前的輸出時脈信號CKout是否已經完成鎖定,在不需要除頻器以及相位頻率偵測器的設置下,即可比較得到輸出時脈信號CKout的頻率f OUT 是否已接近參考時脈信號CKref的頻率f ref 之N倍。換句話說,透過圖3中正緣連續數N TH 與輸出時脈信號CKout的頻率f OUT 的目標鎖定頻率的關係,當正緣連續數N TH 大於一預設數量(例如40)時,輸出時脈信號CKout的頻率f OUT 與參考時脈信號CKref的頻率f ref 之N倍的頻率差已小於一固定頻率值(例如,5MHz)。頻率選取單元130即設定預設數量,並在正緣連續數N TH 大於此預設數量時,判斷輸出時脈信號CKout的頻率f OUT 已接近參考時脈信號CKref的頻率f ref 之N倍。
圖4為根據本發明一實施例所繪示正緣連續數N TH 與N倍之參考時脈信號CKref的頻率f ref 之間的關係圖。不同於圖3的地方在於,在圖4所示實施例中,參考時脈信號CKref的頻率f ref 與圖3所示實施例相同,但在圖4所示實施例中,頻率選取單元130增大了輸出時脈信號CKout的頻率f OUT 的頻率範圍。而由圖4可知,除了當輸出時脈信號CKout的頻率f OUT 接近參考時脈信號CKref的頻率f ref 之N倍時正緣連續數N TH 會升高外,當輸出時脈信號CKout的頻率f OUT 接近參考時脈信號CKref的頻率f ref 的整數
倍,例如鄰近於N倍的N-1倍(即4.4GHz)以及N+1倍(即5.2GHz)時,正緣連續數N TH 亦會升高。因此,在本實施例中,頻率選取單元130則將採用其他機制來避免輸出時脈信號CKout的頻率f OUT 接近參考時脈信號CKref的頻率f ref 之N-1倍(即4.4GHz)或N+1倍時的誤判。所述避免誤判的機制則可以參考以下於圖5的說明。
圖5為根據本發明一實施例所繪示輸出時脈信號CKout與參考時脈信號CKref的關係示意圖。其中,圖5中的CKout(N-1)、CKout(N)、CKout(N+1)則分別表示輸出時脈信號CKout的頻率f OUT 接近參考時脈信號CKref的頻率f ref 之N-1倍、N倍以及N+1倍的情況。若是以參考時脈信號CKref的負緣增加一預設延遲DEL(圖5所示取樣點SP)對上述的三種輸出時脈信號CKout(N-1)、CKout(N)、CKout(N+1)進行取樣則可以得知,僅有輸出時脈信號CKout(N)將擷取得到1,與輸出時脈信號CKout(N-1)、CKout(N+1)不同。
因此透過由參考時脈信號CKref的負緣增加一預設延遲DEL對輸出時脈信號CKout的取樣結果(連續的1或0,或是於1、0之間切換),頻率選取單元130則可得知輸出時脈信號CKout是否鎖定至參考時脈信號CKref的其他整數倍(即,諧波鎖定狀態)。
所以,在本實施例中頻率選取單元130首先將限制數位控制振盪器的頻率範圍在參考時脈信號CKref的頻率f ref 之N-1倍到N+1倍之間。待輸出時脈信號CKout鎖定後,頻率選取單元130
則更運用參考時脈信號CKref的負緣增加預設延遲DEL(如圖5所示取樣點SP)取樣輸出時脈信號CKout得到一取樣結果。藉由此取樣結果,頻率選取單元130即可則判斷目前輸出時脈信號CKout的頻率f OUT 已接近參考時脈信號CKref的頻率f ref 之N倍,而非參考時脈信號CKref的頻率f ref 的其他整數倍,例如N+1倍或N-1倍。
圖6為根據本發明一實施例所繪示頻率鎖定裝置的裝置方塊圖。頻率鎖定裝置10中各元件耦接關係與圖1相同,在此則不贅述。其中,相較於圖1,圖6所示實施例例示了數位鎖相迴路較為詳細的實施例。
請參照圖6,數位鎖相迴路130包括:相位偵測器121、數位低通濾波器122、數位控制振盪器(DCO)123以及三角積分調變器124。相位偵測器121耦接脈波產生器110,比較參考時脈信號CKref以及輸出時脈信號CKref產生指示信號IS。其中,相位偵測器121可為一砰砰相位偵測器(Bang Bang Phase Detector,BBPD),根據參考時脈信號CKref以及輸出時脈信號CKref之間相位的領先/落後關係,產生指示信號IS。指示信號IS則可為1或0。
數位低通濾波器122耦接相位偵測器121根據指示信號IS產生控制信號CS。在本實施例中,數位低通濾波器122更耦接脈波產生器110,接收參考時脈信號CKref,根據參考時脈信號CKref將一時間區間內所接收到的指示信號IS累計/積分產生控制
信號CS,但本發明並不限定於此實施方式。數位控制振盪器123則耦接數位低通濾波器122以及頻率選取單元130,根據控制信號CS(即,對應於參考時脈信號CKref以及輸出時脈信號CKref之間相位的領先/落後關係的累計)以及頻率選擇信號FS(包括頻帶調節碼、粗調碼以及細調碼等)產生輸出時脈信號CKout。
在本實施例中,數位鎖相迴路120更包括了三角積分調變器124耦接數位低通濾波器122以及數位控制振盪器123,接收控制信號CS的部份,並將編碼控制信號CS的所述部份編碼為LCS調變信號,並傳送調變信號LCS至數位控制振盪器,使得數位控制振盪器123可根據控制信號CS、調變信號LCS以及頻率選擇信號FS產生輸出時脈信號CKout。
例如,由數位低通濾波器122所產生的原始控制信號CS的內容可包括15個位元。數位低通濾波器122在輸出控制信號CS前則先將控制信號CS的15個位元中較高之5個位元,以數位低通濾波器122中的二進位碼轉溫度碼轉換器將上述的5個位元以溫度碼(thermometer code)重新編碼為10個位元,取代控制信號CS中較高的5個位元。因此,編碼後的控制信號CS包括了20位元。
數位低通濾波器122則將控制信號CS中較高的10個位元(即,由溫度碼重新編碼的10個位元)將直接傳送至數位控制振盪器123,而較低的10個位元則傳送至三角積分調變器124。三角積分調變器124在接收控制信號CS中較低的10個位元後,
便將此10個位元積分調變後產生一1位元的調變信號LCS,並接著再將調變信號LCS傳送至數位控制振盪器123。數位控制振盪器123便可根據控制信號CS較高的10個位元、調變信號LCS以及頻率選擇信號FS產生輸出時脈信號CKout。這麼一來,數位控制振盪器123便可具有較高的解析度的控制信號CS(其中較高的5個位元轉換為10個位元,較低,並且變動較大的10個位元則轉換為1位元),使得數位控制振盪器123可更精確的輸出時脈信號CKout。
另外,在本實施例中,脈波產生器110更根據脈波產生信號INJ_EN以及輸入時脈信號CKin產生一脈波信號INJ。而數位控制振盪器123則更耦接至脈波產生器110,從脈波產生器110接收脈波信號INJ,並注入脈波信號ING至輸出時脈信號CKout,使得輸出時脈信號CKout可由脈波信號INJ校正至正確的時脈。
圖7為根據本發明一實施例所繪示脈波產生器的電路圖。請參照圖6,脈波產生器110包括第一緩衝器111、第二緩衝器112、通過電晶體邏輯113、第一反相器114以及第二反相器115。第一緩衝器111接收輸入時脈信號CKin,產生第一延遲信號DL1,其中第一延遲信號DL1與輸入時脈信號CKin之間則具有一延遲D。第二緩衝器112耦接第一緩衝器111接收第一延遲信號DL1產生第二延遲信號DL2。其中,第二延遲信號DL2與第一延遲信號DL1之間具有延遲D,與輸入時脈信號CKin之間則具有兩個延遲(D+D)。
通過電晶體邏輯113耦接第二緩衝器112,接收第二延遲信號DL2以及輸入時脈信號CKin產生脈波信號INJ。第一反相器114耦接通過電晶體邏輯113,根據脈波產生信號INJ_EN輸出脈波信號INJ。例如,當脈波產生信號INJ_EN為零時,第一反相器114即輸出上述的脈波信號INJ。第二反相器115耦接第一緩衝器111的輸出端,接收第一延遲信號DL並產生參考時脈信號CKref。由於第二反相器115的控制端耦接接地電壓,第二反相器115則為一總是開啟(always on)狀態。
而在本實施例中,脈波產生器110的通過電晶體邏輯113包括第一電晶體M1以及第二電晶體M2。其中第一電晶體M1的第一端接收供電電壓,第二端耦接第一反相器114,以及控制端耦接第二緩衝器112的輸出端。而第二電晶體M2的第一端耦接第一反相器114以及第一電晶體M1的第二端,第二端接收輸入時脈信號CKin,以及控制端耦接第二緩衝器112的輸出端。為了使得由第一緩衝器111的輸出端所連接的負載與第二緩衝器112的輸出端所連接的負載相同,因此,脈波產生器110更包括負載組116以及傳輸閘117以確保第一緩衝器111以及第二緩衝器112的負載相同。
負載組116包括第三電晶體M3以及第四電晶體M4,耦接於第二緩衝器112的輸出端與接地電壓之間,其中第三電晶體M3的控制端耦接接地電壓,以及第四電晶體M4的控制端耦接供電電壓。傳輸閘117則包括第五電晶體M5以及第六電晶體M6,
耦接於第一緩衝器111的輸出端與第二反相器115之間,其中第五電晶體M5的控制端耦接接地電壓,以及第六電晶體M6的控制端耦接供電電壓。而藉由圖6所示的脈波產生器110所產生的參考時脈信號CKref之正緣將會落在以及脈波信號INJ的中間。
圖8為根據本發明一實施例所繪示脈波信號INJ、參考時脈信號CKref以及輸出時脈信號CKout的波形圖。請參照圖7,脈波信號INJ由於經過了兩個延遲D,因此具有(D+D)的寬度。而透過上述圖6的脈波產生器110之電路作動,脈波產生器110將自動地校正參考時脈信號CKref的正緣至脈波信號INJ之波形的中央。又,數位鎖相迴路120亦會將輸出時脈信號CKout的正緣校正到與參考時脈信號CKref的正緣對齊,所以,輸出時脈信號CKout的正緣亦會被校正與脈波信號INJ之波形的中央對齊。因此,脈波信號INJ的注入則可自動的背景校正輸出時脈信號CKout的至最佳的入注點。
圖9則為根據本發明一實施例所繪示頻率頻率鎖定裝置中頻率選取單元的校正動作之步驟流程圖。請參照圖6及9,首先,頻率選取單元130將設定頻帶控制碼以及粗調碼,例如將頻帶控制碼以及粗調碼設定為如圖2所示的頻帶控制碼C1以及粗調碼CR12,並傳送包括上述頻帶控制碼以及粗調碼的頻率選擇信號FS至數位控制振盪器123(步驟S901)。
接著,頻率選取單元130則利用參考時脈信號CKref的正緣取樣輸出時脈信號CKout,得到取樣信號。然後在判斷取樣
信號中的正緣連續數是否超過預設數量(步驟S902)。由於輸出時脈信號CKout的工作週期(duty cycle)在實做上可能會因為多種外在因素,例如製程變異,而有所變化,而造成上述利用的判斷失準。
例如,在一般狀況時,利用參考時脈信號CKref的正緣取樣頻率為參考時脈信號CKref之N倍的輸出時脈信號CKout將取樣得到連續的1或0(即,正緣連續數N TH )。同樣的,利用參考時脈信號CKref的正緣取樣頻率為參考時脈信號CKref之N+0.5倍或N-0.5倍的輸出時脈信號CKout將取樣得到的結果則將在1與0之間交替。若是製程變異的情況發生,輸出時脈信號CKout的工作週期改變,則可能亦會使得利用參考時脈信號CKref的正緣取樣頻率為參考時脈信號CKref之N+0.5倍或N-0.5倍的輸出時脈信號CKout時,同樣得到了連續的1或0。這麼一來,便使得頻率選取單元130應判斷輸出時脈信號CKout的頻率接近參考時脈信號CKref的頻率之N倍,卻誤判為其頻率之N+0.5或N-0.5倍。
在此,則定義負緣連續數D TH 為取樣信號中運用參考時脈信號CKref的負緣取樣輸出時脈信號CKout所得到連續的1或0的數量。因此,在本實施例中,取樣信號包括了正緣取樣信號以及負緣取樣信號。頻率選取單元130在運用參考時脈信號CKref的正緣以及負緣取樣輸出時脈信號CKout得到正緣取樣信號以及負緣取樣信號,再分別判斷正緣取樣信號中的正緣連續數N TH 以及
負緣取樣信號中的負緣連續數D TH 是否大於預設數量。當正緣連續數N TH 以及負緣連續數D TH 皆大於預設數量時,頻率選取單元130則判斷目前輸出時脈信號CKout的頻率f OUT 已接近參考時脈信號CKref的頻率f ref 之N倍。若否,頻率選取單元130則返回步驟S901重新選取頻帶控制碼以及粗調碼。
值得注意的是,在此步驟(步驟S902)中,頻率選取單元130直接地利用參考時脈信號CKref的負緣取樣輸出時脈信號CKout得到負緣取樣信號並透過負緣取樣信號計算負緣連續數D TH ,並不如同於圖5所示實施例中以參考時脈信號CKref的負緣增加延遲DEL來進行單次的取樣得到取樣結果。
值得注意的是,頻率選取單元130將依循一特定規則來選取頻帶控制碼以及粗調碼。例如,頻帶控制碼將由對應於限定的頻率範圍內的最高頻率的子頻帶起始逐漸向頻率低的子頻帶選擇,即,如圖2所示,將首先選擇頻帶控制碼C1、接著選擇頻帶控制碼C2,再選擇頻帶控制碼C3。亦可以由限定的頻率範圍內對應於中心位置的子頻帶開始選擇(即,頻帶控制碼C2->C1->C3)。同理,粗調碼的選擇可依尋相同或不同於頻帶控制碼的選取規則,本發明並不限定於此。
另一方面,若是頻率選取單元130判斷取樣信號中的正緣連續數和/或負緣連續數超過預設數量時,頻率選取單元130則將進一步的設定細調碼,並將包括細調碼的頻率選擇信號FS傳送至數位控制振盪器123(步驟S903)。由於在每個子頻帶的中心頻
率範圍為數位控制振盪器123較佳的操作點,此時,頻率選取單元130則判斷目前粗調碼以及細調碼是否超過目前頻帶控制碼的預設範圍(步驟S904)。預設範圍由子頻帶中扣除接近上下兩個端點的一定範圍而得,例如子頻帶頻寬為40MHz,預設範圍則可為此子頻帶的中心頻率正負20MHz的範圍。
若是目前的粗調碼以及細調碼不位於預設範圍內,則頻率選取單元130則根據目前的粗調碼以及細調碼於子頻帶上的位置重新選擇頻帶控制碼以及粗調碼(步驟S901)。例如如圖2所示,目前粗調碼以及細調碼所對應的頻帶位置位於頻帶控制碼C1所對應的頻帶中,下端點以及粗調碼CR13之間的頻帶中,頻率選取單元130則將判斷目前的位置已超過預設範圍。由於此時所對應的頻帶位於頻帶控制碼C1所對應的頻帶的下半部,頻率選取單元130則將對應的選取頻帶控制碼C2,以及位於頻帶控制碼C2所對應的子頻帶中央的粗調碼,再次的進行步驟S902~S904的判斷。
若是頻率選取單元130則判斷目前粗調碼以及細調碼未超過目前頻帶控制碼的預設範圍時,頻率選取單元130則將等待一預設時間,等待輸出時脈信號CKout與參考時脈信號CKref完成鎖定(步驟S905)。在輸出時脈信號CKout與參考時脈信號CKref完成鎖定後,頻率選取單元130則將近一步的判斷目前輸出時脈信號CKout的頻率f OUT 是否接近參考時脈信號CKref的頻率f ref 之N-1倍或N+1倍(步驟S906)。頻率選取單元130則將藉由參考
時脈信號CKref的負緣增加預設延遲DEL取樣輸出時脈信號CKout的取樣結果來判斷目前輸出時脈信號CKout的頻率f OUT 是否接近的為參考時脈信號CKref的頻率f ref 之N-1倍或N+1倍,而上述判斷的詳細實施方式內容可參考圖5所示的實施方式,在此不贅述。
若是頻率選取單元130判斷目前輸出時脈信號CKout的頻率f OUT 接近參考時脈信號CKref的頻率f ref 之N-1倍或N+1倍,頻率選取單元130則將再次的調整頻率控制碼以及粗調碼(步驟S901)。若否,頻率選取單元130則判斷輸出時脈信號CKout與參考時脈信號CKref的鎖定已完成,輸出時脈信號CKout的頻率f OUT 已為參考時脈信號CKref的頻率f ref 的N倍,不需再進行校正(步驟S906,否)。此時,數位控制振盪器123則可接收來自脈波產生器110的脈波信號INJ,於輸出時脈信號CKout每N個週期在根據脈波信號INJ而校正。
綜上所述,本發明提供一種頻率鎖定裝置,可在不需要除頻器以及相位頻率偵測器的情況下,也可以使得頻率鎖定裝置的輸出時脈信號與輸入的參考時脈信號完成鎖定。另外,本發明中所提供的脈波產生器亦可使得次諧波(即,脈波信號)可注入於輸出時脈信號,使得頻率鎖定裝置可於背景利用脈波信號自動的校正輸出時脈信號於最佳注入點。而在實做上,本發明中的頻率鎖定裝置完全以純電路方式實現,並可與其他信號處理電路整合於一晶片中,但本發明並不限定於此。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準
10‧‧‧頻率鎖定裝置
110‧‧‧脈波產生器
120‧‧‧數位鎖相迴路
130‧‧‧頻率選取單元
CKin‧‧‧輸入時脈信號
CKref‧‧‧參考時脈信號
CKout‧‧‧輸出時脈信號
FS‧‧‧頻率選擇信號
Claims (9)
- 一種頻率鎖定裝置,包括:一脈波產生器,接收一輸入時脈信號,根據該輸入時脈信號產生一參考時脈信號;一數位鎖相迴路,耦接該脈波產生器,並根據該參考時脈信號產生一輸出時脈信號;以及一頻率選取單元,耦接該脈波產生器與該數位鎖相迴路,根據該參考時脈信號取樣該輸出時脈信號得到一取樣信號,並根據該取樣信號產生一頻率選擇信號,並傳送該頻率選擇信號至該數位鎖相迴路,以使該輸出時脈信號的頻率接近該參考時脈信號的頻率的N倍,其中N為一正整數。
- 如申請專利範圍第1項所述的頻率鎖定裝置,其中該數位鎖相迴路包括:一相位偵測器,耦接該脈波產生器,比較該參考時脈信號以及該輸出時脈信號產生一指示信號;一數位低通濾波器,耦接該相位偵測器根據該指示信號產生一控制信號;一數位控制振盪器,耦接該數位低通濾波器以及該頻率選取單元,根據該控制信號以及該頻率選擇信號產生該輸出時脈信號。
- 如申請專利範圍第2項所述的頻率鎖定裝置,其中該數位控制振盪器更包括:一三角積分調變器,耦接該數位低通濾波器以及該數位控制 振盪器,接收該控制信號的部份,並編碼該控制信號的部份為一調變信號,並傳送該調變信號至該數位控制振盪器;以及該數位控制振盪器根據該控制信號、該調變信號以及該頻率選擇信號產生該輸出時脈信號。
- 如申請專利範圍第2項所述的頻率鎖定裝置,其中:該頻率選擇信號包括一頻帶控制碼以及一粗調碼,該頻率選取單元設定該頻帶控制碼以及該粗條碼,並傳送該頻率選擇信號至該數位控制振盪器;以及當該頻率選取單元判斷該輸出時脈信號的頻率不接近該參考時脈信號的該N倍時,該頻率選取單元調整該頻帶控制碼以及該粗調碼以調整該輸出時脈信號的頻率。
- 如申請專利範圍第4項所述的頻率鎖定裝置,其中:該取樣信號包括一正緣取樣信號以及一負緣取樣信號;以及當該正緣取樣信號中連續的0或1的數量大於一預設數量和/或該負緣取樣信號中連續的0或1的數量大於該預設數量時,該頻率選取單元判斷輸出時脈信號的頻率接近該參考時脈信號的頻率之該N倍。
- 如申請專利範圍第4項所述的頻率鎖定裝置,其中:該頻率選擇信號更包括一細調碼;該頻率選取單元判斷輸出時脈信號的頻率接近該參考時脈信號的該N倍後,設定該細調碼並傳送包括該細條碼的頻率選擇信號至該數位控制振盪器; 該頻率選取單元等待一預設時間後判斷該輸出時脈信號的頻率是否接近該參考時脈信號的該N倍;當該頻率選取單元等待該預設時間後判斷該輸出時脈信號的頻率接近該參考時脈信號的該N倍時,該頻率選取單元判斷該輸出時脈信號是否為一諧波鎖定狀態;以及當該頻率選取單元判斷該輸出時脈信號為該諧波鎖定狀態時,該頻率選取單元重新設定該頻帶控制碼、該粗調碼以及該細調碼。
- 如申請專利範圍第2項所述的頻率鎖定裝置,其中該脈波產生器包括:一第一緩衝器,接收該輸入時脈信號,產生一第一延遲信號;一第二緩衝器,耦接該第一緩衝器,接收該第一延遲信號產生一第二延遲信號;一通過電晶體邏輯,耦接該第二緩衝器,接收該第二延遲信號以及該輸入時脈信號產生一脈波信號;一第一反相器,耦接該通過電晶體邏輯,根據一脈波產生信號輸出該脈波信號;一第二反相器,耦接該第一緩衝器的輸出端,接收該第一延遲信號並產生該參考時脈信號。
- 如申請專利範圍第7項所述的頻率鎖定裝置,其中:該脈波產生器的該通過電晶體邏輯包括:一第一電晶體,其第一端接收一供電電壓,其第二端耦 接該第一反相器,以及其控制端耦接該第二緩衝器的輸出端;以及一第二電晶體,其第一端耦接該第一反相器以及該第一電晶體的第二端,其第二端接收該輸入時脈信號,以及其控制端耦接該第二緩衝器的輸出端;以及該脈波產生器更包括:一負載組,耦接於該第二緩衝器的輸出端與一接地電壓之間,包括一第三電晶體以及一第四電晶體;以及一傳輸閘,耦接於該第一緩衝器的輸出端與該第二反相器之間,包括一第五電晶體以及一第六電晶體。
- 如申請專利範圍第7項所述的頻率鎖定裝置,其中:該數位控制振盪器耦接該脈波產生器,從該脈波產生器接收該脈波信號,並注入該脈波信號至該輸出時脈信號。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103101774A TWI527380B (zh) | 2014-01-17 | 2014-01-17 | 頻率鎖定裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103101774A TWI527380B (zh) | 2014-01-17 | 2014-01-17 | 頻率鎖定裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201531033A TW201531033A (zh) | 2015-08-01 |
TWI527380B true TWI527380B (zh) | 2016-03-21 |
Family
ID=54342897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103101774A TWI527380B (zh) | 2014-01-17 | 2014-01-17 | 頻率鎖定裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI527380B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI765825B (zh) * | 2021-09-17 | 2022-05-21 | 國立高雄科技大學 | 注入鎖定鎖頻迴路振盪單元 |
-
2014
- 2014-01-17 TW TW103101774A patent/TWI527380B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI765825B (zh) * | 2021-09-17 | 2022-05-21 | 國立高雄科技大學 | 注入鎖定鎖頻迴路振盪單元 |
Also Published As
Publication number | Publication date |
---|---|
TW201531033A (zh) | 2015-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9543970B2 (en) | Circuit for digitizing phase differences, PLL circuit and method for the same | |
US10911054B2 (en) | Digital-to-time converter (DTC) assisted all digital phase locked loop (ADPLL) circuit | |
US7583152B2 (en) | Phase-locked loop with self-correcting phase-to-digital transfer function | |
KR101632657B1 (ko) | 타임투디지털 컨버터 및 디지털 위상 고정 루프 | |
US8754713B2 (en) | PLL circuit with improved phase difference detection | |
US8090068B2 (en) | System and method of calibrating power-on gating window for a time-to-digital converter (TDC) of a digital phase locked loop (DPLL) | |
JP5307291B2 (ja) | アキュムレータおよび位相デジタル変換器を使用する2ポイント変調のデジタル位相同期ループ | |
Park et al. | An all-digital clock generator using a fractionally injection-locked oscillator in 65nm CMOS | |
WO2016095679A1 (zh) | 数字小数分频锁相环控制方法及锁相环 | |
US8373460B2 (en) | Dual loop phase locked loop with low voltage-controlled oscillator gain | |
CN107294530B (zh) | 用于高时间数字转换器(tdc)分辨率的校准方法和设备 | |
US8575980B2 (en) | PLL circuit, error correcting method for the same, and communication apparatus including the same | |
JP2011071816A (ja) | 周波数測定回路及びそれを有するpllシンセサイザ | |
Wei et al. | A subharmonically injection-locked PLL with calibrated injection pulsewidth | |
CN107565956B (zh) | 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法 | |
US7782104B2 (en) | Delay element array for time-to-digital converters | |
JP2010021686A (ja) | デジタル位相検出器及びデジタル位相同期回路 | |
CN109428593B (zh) | 重新对准回路的电路、锁相回路、重新对准强度调整方法 | |
Wang et al. | Linearized analysis of mid-rise TDCs for integer-N and fractional-N digital PLLs | |
US20140016727A1 (en) | Low phase-noise indirect frequency synthesizer | |
TWI527380B (zh) | 頻率鎖定裝置 | |
CN112994687B (zh) | 一种参考时钟信号注入锁相环电路及消除失调方法 | |
US7869555B2 (en) | Digital word representative of a non-integer ratio between the respective periods of two signals | |
US7230461B1 (en) | Retiming circuits for phase-locked loops | |
Casha et al. | Analysis of the spur characteristics of edge-combining DLL-based frequency multipliers |