CN105718397A - 基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务 - Google Patents

基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务 Download PDF

Info

Publication number
CN105718397A
CN105718397A CN201610032320.4A CN201610032320A CN105718397A CN 105718397 A CN105718397 A CN 105718397A CN 201610032320 A CN201610032320 A CN 201610032320A CN 105718397 A CN105718397 A CN 105718397A
Authority
CN
China
Prior art keywords
master device
bus
performance
described master
health
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610032320.4A
Other languages
English (en)
Inventor
克里斯蒂安·杜罗优
贾亚·普拉喀什·苏布拉马尼亚姆·贾纳桑
维诺德·沙马迪
马克·迈克尔·谢弗
乔舒亚·H·斯塔布斯
罗伯特·N·吉布森
克里斯·蒂里
穆因·H·汗
博胡斯拉夫·雷赫利克
萨拉杰·加代尔拉布
西蒙·布斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105718397A publication Critical patent/CN105718397A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/4256—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0062—Bandwidth consumption reduction during transfers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0064—Latency reduction in handling transfers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/36—Arbitration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本发明涉及基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务。揭示用于基于健康信息而仲裁通信总线上的总线事务的装置、系统、方法及计算机可读媒体。主装置的健康信息可用以调整来自主装置的总线事务的优先级以满足主装置的服务质量要求。在一个实施例中，提供一种总线互连，且总线互连经配置以将来自多个主装置中的任一者的总线事务传送到耦接总线互连的从属装置。总线互连经进一步配置以将多个主装置中的每一者的健康信息映射到虚拟优先级空间中。总线互连经进一步配置以将虚拟优先级空间转译成多个主装置中的每一者的物理优先级等级。总线互连经进一步配置以基于多个主装置的物理优先级等级而仲裁多个主装置的总线事务。

Description

基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务
分案申请的相关信息
本申请是国际申请号为PCT/US2011/057142、申请日为2011年10月20日、发明名称为“基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务”的PCT申请进入中国国家阶段后申请号为201180050719.0的中国发明专利申请的分案申请。
优先权主张
本申请案主张2010年10月20日申请且题为“基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务(ARBITRATINGBUSTRANSACTIONSONACOMMUNICATIONSBUSBASEDONBUSDEVICEHEALTHINFORMATIONANDRELATEDPOWERMANAGEMENT)”的第61/405,111号美国临时专利申请案的优先权，所述专利申请案以其全文引用的方式并入本文中。
本申请案也主张2010年10月21日申请且题为“基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务(ARBITRATINGBUSTRANSACTIONSONACOMMUNICATIONSBUSBASEDONBUSDEVICEHEALTHINFORMATIONANDRELATEDPOWERMANAGEMENT)”的第61/405,233号美国临时专利申请案的优先权，所述专利申请案以其全文引用的方式并入本文中。
展览
作为展览附接的包括十八(18)页的展览A提供非限制性实例且在本发明中以其全文引用的方式并入本文中并形成本发明的部分。
技术领域
本发明的技术大体上涉及在基于处理器的系统中对通信总线上的总线事务的仲裁以及通信总线的功率管理。
背景技术
现代数字系统和基于处理器的设计通常使用通信总线。通信总线经配置以促进装置或外围设备充当主装置、向接收外围设备或装置发送通信、充当从属装置。举例来说，如果主装置需要向从属装置发送读取请求，那么主装置在通信总线上提供包含地址和读取命令的控制信息。通信总线根据控制信息将命令导引到耦接到通信总线的适当从属装置。另外，耦接到通信总线的主装置和从属装置可连同通信总线一起提供于单一芯片上以提供系统芯片(SOC)。SOC特别可用于便携式电子装置中，这是因为可提供多个特征和应用的多个子系统在单一芯片中的集成。
可提供用于通信总线的仲裁器，以导引或仲裁从主装置到耦接到通信总线的从属装置的总线事务。总线仲裁可(例如)防止总线事务冲突。举例来说，耦接到通信总线的包含计算机处理单元(CPU)、数字信号处理器(DSP)和直接存储器存取(DMA)控制器的系统均可存取也耦接到通信总线的共享存储器系统。仲裁器仲裁来自这些装置的对共享存储器系统的存储器存取请求，以便在来自主装置的竞争请求之间分配总线资源。然而，需要仲裁器经配置而不耗费时间来在通信总线上投送来自一个主装置的资源处理请求(此情形将引起其它主装置的其它请求的等待时间的不可接受的增加)。
发明内容
具体实施方式中所揭示的实施例包含用于基于总线装置健康信息而仲裁通信总线上的总线事务且提供通信总线的功率管理的装置、系统、方法以及计算机可读媒体。以此方式，主装置的健康信息由总线互连使用以调整来自主装置的总线事务的优先级以试图满足主装置的服务质量要求。满足服务质量要求可改进系统稳健性，通过减少的等待时间增加性能，和/或当健康信息指示超出主装置的服务质量要求时(作为实例)降低功率消耗。
另外，通过基于主装置的健康信息而仲裁总线事务，可动态地将优先级指配给总线事务以提供动态总线仲裁方案。另外，可在将主装置的健康信息转译成待用以仲裁主装置的总线事务的物理优先级之前，首先基于主装置的健康信息的类别类型将主装置的健康信息映射到虚拟优先级空间。以此方式，可基于可用于主装置的最大优先级的所配置类别类型而提供关于所述最大优先级的约束，以避免所有主装置在优先级尺度方面“达到顶峰”。此情形也允许仲裁器基于主装置的相对关键程度在不同主装置当中分配总线互连的容量用于总线事务。
在这方面，在一个实施例中，所述通信总线为经配置以将总线事务从多个主装置中的任一者传送到耦接总线互连的一个或一个以上从属装置的总线互连。所述总线互连经配置以确定所述多个主装置的健康信息。所述总线互连经进一步配置以将所述多个主装置中的每一者的所述健康信息映射到虚拟优先级空间。所述总线互连经进一步配置以将所述虚拟优先级空间转译成所述多个主装置中的每一者的物理优先级等级。所述总线互连经进一步配置以基于所述多个主装置的所述物理优先级等级而仲裁所述多个主装置的总线事务。
在另一实施例中，提供一种总线互连。所述总线互连包括用于确定多个主装置的健康信息的装置。所述总线互连还包括用于将所述多个主装置中的每一者的所述健康信息映射到虚拟优先级空间的装置。所述总线互连还包括用于将所述虚拟优先级空间转译成所述多个主装置中的每一者的物理优先级等级的装置。所述总线互连还包括用于基于所述多个主装置的所述物理优先级等级而仲裁所述多个主装置的总线事务的装置。
在另一实施例中，提供一种仲裁总线互连中的总线事务的方法。所述方法包含确定多个主装置的健康信息。所述方法还包含将所述多个主装置中的每一者的所述健康信息映射到虚拟优先级空间。所述方法还包含将所述虚拟优先级空间转译成所述多个主装置中的每一者的物理优先级等级。所述方法还包含基于所述多个主装置的所述物理优先级等级而仲裁所述多个主装置的总线事务。
在另一实施例中，提供一种存储有计算机可执行指令的计算机可读媒体。提供所述计算机可执行指令以致使总线互连进行以下操作：确定多个主装置的健康信息，将所述多个主装置中的每一者的所述健康信息映射到虚拟优先级空间，将所述虚拟优先级空间转译成所述多个主装置中的每一者的物理优先级等级，以及基于所述多个主装置的所述物理优先级等级而仲裁所述多个主装置的总线事务。
在另一实施例中，提供一种簿记元件。所述簿记元件经配置以确定主装置的服务合同。所述簿记元件还经配置以比较所述服务合同与服务阈值。所述簿记元件还经配置以基于服务特性与所述服务合同的所述比较而编码关于所述主装置的健康信息。作为非限制性实例，所述服务合同可包含固定带宽合同、平均等待时间合同、可变带宽合同，或动态合同。
附图说明
图1为示范性总线互连系统的框图，所述示范性总线互连系统包含总线互连和仲裁器，所述仲裁器经配置以基于关于主装置的健康信息，在耦接到总线互连的多个主装置中的任一者与耦接到总线互连的一个或一个以上从属装置之间仲裁及投送总线事务；
图2为示范性主装置类别的框图，所述示范性主装置类别可用以在图1中的总线互连中指配主装置之间的相对优先级；
图3为可在图1中的总线互连系统中的健康信息到虚拟优先级空间的示范性映射的框图；
图4A为示范性主装置的框图，所述示范性主装置经配置以基于主装置的健康状态而将健康信息提供到图1中的总线互连；
图4B为示范性主装置的框图，所述示范性主装置经配置以聚集来自多个客户端的健康信息且将聚集的健康信息提供到图1的总线互连；
图5为示范性贷/借选项的图，所述示范性贷/借选项可用于图1中的簿记元件(BKE)中以用于导出图1的总线互连中的主端口的服务等级；
图6A和6B为示范性平均化选项的图，所述示范性平均化选项可用于图1中的BKE中以用于导出图1的总线互连中的主端口的服务等级；
图7为由仲裁器使用以用于基于关于主装置的健康信息而仲裁主装置的总线事务的优先级的概念图；
图8为可在图1的总线互连中提供的示范性优先级活动监视的框图；
图9为用于基于关于主装置的健康信息而仲裁及投送图1的总线互连中的总线事务的示范性软件架构的框图；以及
图10为可包含图1的总线互连的示范性基于处理器的系统的框图。
具体实施方式
现参看诸图式图，描述本发明的若干示范性实施例。词“示范性”在本文中用以意味“充当实例、例子或说明”。本文中描述为“示范性的”任何实施例未必应被解释为较其它实施例优选或有利。
具体实施方式中所揭示的实施例包含用于基于总线装置健康信息而仲裁通信总线上的总线事务且提供通信总线的功率管理的装置、系统、方法以及计算机可读媒体。以此方式，作为实例，主装置的健康信息由总线互连用以调整来自主装置的总线事务的优先级以试图满足主装置的服务质量要求。满足服务质量要求可改进系统稳健性，通过减少的等待时间增加性能，和/或当健康信息指示超出主装置的服务质量要求时(作为实例)降低功率消耗。
另外，例如，通过基于主装置的健康信息而仲裁总线事务，可动态地将优先级指配给总线事务以提供动态总线仲裁方案。另外，可在将主装置的健康信息转译成待用以仲裁主装置的总线事务的物理优先级之前，首先基于主装置的健康信息的类别类型而将主装置的健康信息映射到虚拟优先级空间。以此方式，作为实例，可基于可用于主装置的最大优先级的所配置类别类型而提供关于所述最大优先级的约束，以避免所有主装置在优先级尺度方面“达到顶峰”。此情形也允许仲裁器基于主装置的相对关键程度在不同主装置当中分配总线互连的容量用于总线事务。
在这方面，图1为示范性总线互连系统10的框图，示范性总线互连系统10包含总线互连12，总线互连12经配置以在以下两者之间仲裁及投送总线事务：耦接到通信总线(被称作“总线互连12”)的多个主装置14(0-M)中的任一者，与耦接到总线互连12的从属装置16(0-N)。作为实例，总线互连12可通过以下各者来提供：现场可编程门阵列(FPGA)、专用集成电路(ASIC)、控制器、可执行软件指令的微控制器或微处理器，或其任何组合。总线互连12包含计时电路，例如门、锁存器和寄存器(作为实例)，所述计时电路可经配置以设定所要主装置14(0-M)与所要从属装置16(0-N)之间的通信路径。从属装置16(0-N)可为主装置14(0-M)的共享资源。提供总线互连时钟信号18以对提供于总线互连12中的计时电路计时。
总线互连12可经配置以允许连接到总线互连12的主装置14(0-M)中的一者或一者以上与耦接到总线互连12的从属装置16(0-N)中的任一者通信。作为实例，在需要时，总线互连12可提供于半导体裸片20中且可提供于系统芯片(SOC)集成电路设计中。主装置14(0-M)和从属装置16(0-N)分别经由提供于总线互连12中(在此实例中)的主端口22(0-M)和从属端口24(0-N)连接到总线互连12。一个或一个以上仲裁器26(0-P)提供于总线互连12中，所述一个或一个以上仲裁器26(0-P)经配置以仲裁来自主装置14(0-M)的对从属装置16(0-N)的多个总线事务请求。
主装置14(0-M)和从属装置16(0-N)可为所要的任何类型的电子装置或子系统。例如，主装置14(0-M)可为任何类型的电子装置，包含(不限于)中央处理单元(CPU)、数字信号处理器(DSP)、显示器处理器，以及直接存储器存取(DMA)控制器。从属装置16(0-N)的实例为存储器控制器16(N)。存储器控制器16(N)连接到总线互连12，以允许主装置14(0-M)中的任一者向耦接到存储器控制器16(N)的存储器28提供读取和写入存储器存取请求且接收读取和写入响应。
图1中的总线互连12经配置以基于关于主装置14(0-M)的健康信息而仲裁主装置14(0-M)中的每一者的总线事务。主装置14(0-M)的健康信息由一些标记组成，所述标记表示由总线互连12提供到主装置14(0-M)的服务质量。举例来说，主装置14(0-M)可各自具有特定服务质量要求。服务质量要求的一个实例可为带宽要求。服务质量的另一实例可为等待时间要求。在此实施例中，主装置14(0-M)的健康信息由总线互连12使用以调整来自主装置14(0-M)的总线事务的优先级以试图满足主装置14(0-M)的服务质量要求，包含(但不限于)系统稳健性、通过减少的等待时间达成的改进性能，和/或当超出服务质量要求时降低功率消耗。另外，可独立于总线互连12的实际总线技术和总线互连时钟信号18的频率以及其缩放而提供在此实施例中提供于总线互连12中的经配置以仲裁总线事务的方法和组件。
继续参看图1，主装置14(0-M)可各自包含特定主装置软件驱动程序30(0-M)和主装置硬件32(0-M)，以提供需要耦接到总线互连12的从属装置16(0-N)的服务的特定功能。主装置14(0-M)通过经由总线互连12传送到从属装置16(0-N)的总线事务而请求这些服务。这些总线事务需要特定等级的性能(其取决于总线互连12的核心所固有的因素)，例如总线互连时钟信号18的频率和总线互连12的通过量和等待时间(作为实例)。在这方面，主装置14(0-M)可经配置以跟踪其健康状态(通过硬件或软件机制)。举例来说，健康状态可基于总线互连12是否满足以下各者：主装置14(0-M)的总线事务的截止时间、针对主装置14(0-M)分配的带宽，和/或主装置14(0-M)的等待时间要求。
在这方面，图1中的主装置软件驱动程序30(0-M)和主装置硬件32(0-M)可经配置以跟踪其自身的健康状态，从而又跟踪主装置14(0-M)的健康状态。主装置14(0-M)的所跟踪健康状态可由主装置14(0-M)提供给总线互连12作为待用于仲裁多个主装置14(0-M)当中的总线事务的健康信息，以改进总线互连12和总线互连系统10的性能。这些改进包含(但不限于)通过在带宽方面提供足够容量而改进稳健性，通过减少的等待时间而改进性能，和/或降低功率消耗。健康信息也可用以支持总线互连12中的命令的重新排序和/或支持命令的基于优先级的排队(例如，在存储器控制器16(N)中)。
主装置14(0-M)可直接或通过中介者(例如，图1中的簿记元件(BKE)36(0-M))将其自身的健康信息34(0-M)提供给仲裁器26(0-P)。举例来说，参看图1，主装置14(0-M)可经配置以将含有其健康状态的健康信息34(0-M)提供给BKE36(0-M)。簿记元件36(0-M)可确定总线互连12是否满足主装置14(0-M)的性能要求。簿记元件36(0-M)通过虚拟总线接口40(0-M)将信息38(0-M)提供给仲裁器26(0-P)，信息38(0-M)基于健康信息34(0-M)而指示是否满足主装置14(0-M)的性能要求。可在总线互连12的核心内部或外部提供簿记元件36(0-M)。仲裁器26(0-P)使用此信息来基于是否满足主装置14(0-M)的要求而确定用于在总线互连12内仲裁主装置14(0-M)的总线事务的优先级。举例来说，仲裁器26(0-P)各自含有优先级确定模块42(0-P)以确定主装置14(0-M)中的每一者的总线事务的优先级。可针对主装置14(0-M)中的每一者提供健康信息34(0-M)，例如，主装置14(0-M)的主标识(MID)，或以主装置14(0-M)的群组来提供健康信息34(0-M)。可按每一主端口22(0-M)聚集主装置14(0-M)的要求。
如下文将更详细论述，对于无法或未经配置以跟踪其自身的健康状态的主装置14(0-M)，簿记元件36(0-M)可基于通过软件配置的合同而导出主装置14(0-M)的健康信息34(0-M)。例如，可编程阈值可提供于簿记元件36(0-M)中以确定总线互连12是否满足主装置14(0-M)的性能要求。由总线互连12针对主装置14(0-M)提供的带宽可用以导出主装置14(0-M)的健康状态。簿记元件36(0-M)通过虚拟总线接口40(0-M)将此信息38(0-M)提供给仲裁器26(0-P)，此信息38(0-M)是关于基于所导出的健康信息34(0-M)来说是否满足主装置14(0-M)的性能要求。仲裁器26(0-P)使用此信息来基于是否满足主装置14(0-M)的要求而确定用于在总线互连12内仲裁主装置14(0-M)的总线事务的优先级。
可以各种方式来编码健康信息34(0-M)。举例来说，可用表示健康信息34(0-M)的健康状态阈值或范围来编码健康信息34(0-M)。举例来说，不满足性能要求的介于总线事务的百分之零(0％)与百分之三十三(33％)之间的健康状态可指示“良好”健康状态。不满足性能要求的介于总线事务的百分之三十三(33％)与百分之六十七(67％)之间的健康状态可指示“发烧”健康状态。不满足性能要求的介于总线事务的百分之六十六(66％)与百分之九十九(99％)之间的健康状态可指示“有病”健康状态。不满足性能要求的百分之百(100％)的健康状态可指示“失败”健康状态。在此实例中，可以2-位来编码此健康信息34(0-M)。可针对每一主装置14(0-M)指定此健康信息34(0-M)。也可针对主装置14(0-M)对阈值进行编程。
如下文将更详细论述，簿记元件36(0-M)可经配置以使用独立于总线互连时钟信号18的参考时钟来提供频率独立于总线互连时钟信号18的实施方案。可提供单独的恒定频率时钟信号以对簿记元件36(0-M)计时。以此方式，如果针对总线互连12缩放总线互连时钟信号18，那么簿记元件36(0-M)不必经重新编程或经重新配置以基于新时钟频率而确定是否满足主装置14(0-M)的性能要求。
在此实施例中，每一主端口22(0-M)具有相关联的静态转译表，所述静态转译表描述如何将健康信息转换成优先级信息。可针对给定的总线互连系统10架构预定义此表，且通过主装置软件驱动程序30(0-M)来配置此表。此表描述如何对主装置14(0-M)分类以及如何将健康信息映射到待由仲裁器26(0-P)在总线互连12中仲裁的优先级等级。在这方面，图2为示范性主装置类别表50的框图，所述示范性主装置类别表50含有可用以在图1中的总线互连12中指配主装置14(0-M)之间的相对优先级的主装置类别。作为实例，主装置类别表50含有针对主装置14(0-M)的不同类别56的最大优先级52和典型带宽要求54。举例来说，与低等待时间、软实时和最佳努力型主装置14(0-M)相比较，被指配为硬实时装置的主装置14(0-M)对于由总线互连12仲裁的总线事务可具有较高的最大优先级52。硬实时主装置14(0-M)的实例可包含GPS、MDP、VFE以及调制解调器。需要低等待时间的主装置14(0-M)的实例为CPU。软实时主装置14(0-M)的实例可包含视频装置、旋转器装置以及VPE。最佳努力主装置14(0-M)的实例可包含图形装置和外围设备。
将关于主装置14(0-M)的健康信息34(0-M)映射到总线互连12中的虚拟优先级空间。在这方面，图3为到虚拟优先级空间的示范性健康信息映射的框图，所述虚拟优先级空间可提供于图1中的总线互连系统10中。可见，可基于健康信息34(0)将配置为装置56(0)(即，硬实时)的主装置14(0-M)的总线事务映射到含有可能的最大优先级52(例如，0到3)的虚拟优先级表60。可基于健康信息34(1)将配置为装置56(1)(即，低等待时间)的主装置14(0-M)的总线事务映射到含有可能的最大优先级52(例如，0到3)的虚拟优先级表60。可基于健康信息34(2)将配置为装置56(2)(即，软实时)的主装置14(0-M)的总线事务映射到含有可能的最大优先级52(例如，0到3)的虚拟优先级表60。可基于健康信息34(3)将配置为装置56(3)(即，最佳努力)的主装置14(0-M)的总线事务映射到含有可能的最大优先级52(例如，0到3)的虚拟优先级表60。仲裁器26(0-P)使用虚拟优先级表60中的映射信息来基于主装置14(0-M)的健康信息34(0-M)而转译用于仲裁来自主装置14(0-M)的总线事务的物理优先级。
健康信息到虚拟优先级空间的映射允许总线互连12基于主装置14(0-M)的类别类型和健康信息而控制指配给总线事务的优先顺序。如果需要改变此映射，那么可将类别类型重新映射到虚拟优先级表60中的不同的虚拟最大优先级52，而不必重新编程或重新配置主装置14(0-M)。到虚拟优先级空间的映射也允许由总线互连12来定义和控制：在总线互连系统10中的主装置14(0-M)之间的相对优先级为哪种相对优先级。此情形通过限制可由给定类别56的主装置14(0-M)使用的最大优先级52(如图2中的主装置类别表50中所提供)来实现。因此，哪些主装置14(0-M)对于总线互连系统10的继续存在为关键的变成受约束的。此约束的作用是防止主装置14(0-M)当中的“达到顶峰”条件，其中所有主装置14(0-M)正试图上升到较高优先级以满足其性能合同。
如果主装置14(0-M)的健康信息34(0-M)并不指示任何性能或服务质量问题，那么由图1中的仲裁器26(0-P)使用图3中的虚拟优先级表60中所定义的最低优先级来仲裁所有主装置14(0-M)。否则，在仲裁器26(0-P)中基于图3中的虚拟优先级表60而变更指示健康信息问题的主装置14(0-M)的总线事务的优先级。因此，仲裁优先级方案为动态的在于：基于由图1中的簿记元件36(0-M)导出或分析的健康信息34(0-M)而将优先级指配给主装置14(0-M)的仲裁总线事务。
仲裁器26(0-P)可使用不同的仲裁策略。举例来说，在公平循环(FRR)仲裁优先级方案中，高优先级等级总线事务将优先且首先在处于相同关键程度等级下的不同主装置14(0-M)之间的总线事务之间公平地滤出可用带宽。此情形本质上为最关键截止时间首先仲裁优先级方案。如果总线互连12实施缓冲，那么优先级信息可用以对命令重新排序以提供优先级排队。可使用其它仲裁优先级策略。举例来说，在所有主装置14(0-M)将具有所指配的相同的优先级的情况下，可使用简单的循环仲裁优先级方案。在所有主装置14(0-M)具有基于其类别而指配的固定优先级的情况下，可使用固定仲裁优先级方案。
如上文所论述，主装置14(0-M)可经配置以将健康信息34(0-M)提供到总线互连12。存在多种情况，其中主装置14的多个客户端可个别地设定由主装置14的客户端产生的事务的健康信息。在这方面，图4A为示范性主装置14的框图，示范性主装置14经配置以将健康信息34提供到图1中的总线互连12。健康信息可基于来自主装置14的多个客户端76(0-Q)的聚集的健康信息80(0-Q)和/或由聚集器71聚集的主装置14的健康信息。存在多个例子，其中(例如)类似CPU的等待时间敏感客户端76(0-Q)聚集于子系统(例如，图4A中的主装置14)内部。将优先级给予这些类型的客户端76(0-Q)以改进总线互连系统10的性能可为重要的。在此实例中，健康信息34由多个健康信息片段70组成。如下文更详细论述，多个健康信息片段70由地址映射74中的条目组成。地址映射74含有基于主ID条目73索引的条目，主ID条目73识别健康信息34可适用于的主装置14，以用于基于健康信息而指配主装置14的优先级。
举例来说，继续参看图4A，当系统存储器管理单元(SMMU)79用于核心或子系统时，服务质量(QoS)健康指示77可与存储页面72相关联，存储页面72在此实例中为转译后备缓冲器(TLB)条目。可在主装置14内部或外部提供SMMU79。QoS健康指示77将含有与具有存储页面72的页面地址空间中的特定地址区或页面的存取相关联的健康信息。随后将健康信息转译成虚拟优先级空间，如上文所论述。举例来说，可将地址区或页面标示为具有关键健康，又可通过稍后在下文更详细揭示的健康到优先级示范性转译机制将此情形转译成高优先级。此特征可由聚集器71来聚集且结合来自客户端76(0-Q)的健康信息80(0-Q)使用。举例来说，传入的健康信息80(0-Q)与QoS健康指示77之间的最大值可用以导出最关键健康值。或者，可单独使用QoS健康指示77信息或传入的健康信息80(0-Q)。另外，每一QoS健康指示77可包含指示QoS健康指示77是否有效以及是否可使用的QoS标签78。可将TLB失败加标签为具有关键健康信息，可将此情形转译成高优先级，以允许在总线互连系统10中以较快的响应时间传播TLB失败以减少相应主装置14的响应时间。
图4B为图4A中所说明的多个主装置14(0-M)的框图。在此实施例中，主装置14(0-M)各自经配置以聚集来自多个客户端76(0-Q)和/或主装置14(0-M)的健康信息80(0-Q)且将聚集的健康信息81(0-M)的输出提供到图1的总线互连12。在此实例中，图4B中的主装置14(0)和SMMU79为图4A中所说明的主装置14和SMMU79。其它主装置(例如，主装置14(M))也可包含聚集器(例如，聚集器71(M))以聚集来自多个客户端76(0-Q)和/或主装置(例如，主装置14(M))的健康信息80(0-Q)。如下文更详细论述，聚集健康信息81(0-M)用以确定仲裁器26仲裁主装置14(0-M)的总线事务的优先级等级。
如上文关于图1所论述，簿记元件36(0-M)监视主端口22(0-M)，且如果主装置14(0-M)未向总线互连12提供健康信息，那么簿记元件36(0-M)可导出主装置14(0-M)的健康状态。举例来说，簿记元件36(0-M)可包含软件或为软件可编程实体。在这方面，在图1中的实施例中，为了使得簿记元件36(0-M)的频率独立于总线互连时钟信号18的频率，使用固定或接触时钟信号来对簿记元件36(0-M)计时(例如，20兆赫(MHz))。簿记元件36(0-M)可对固定带宽要求或其它类型的合同起作用，以确保主装置14(0-M)的总线事务的平均等待时间(包含(但不限于)往返等待时间)在给定周期内维持或如期望的而维持。作为实例，可通过簿记元件36(0-M)来监视以确定主装置14(0-M)的健康状态的一种类型的合同为固定带宽合同(FBC)。FBC可提供在给定时间窗内传送给定量的数据的保证。可由簿记元件36(0-M)使用以确定主装置14(0-M)的健康状态的合同的另一实例为平均/瞬时等待时间合同(ALC)。ALC可提供对于具有平均给定带宽的通信量简档满足给定时间的平均往返等待时间的保证。可由簿记元件36(0-M)使用以确定主装置14(0-M)的健康状态的合同的另一实例为可变带宽合同(VBC)。VBC以类似FBC的带宽保证开始。另外，允许主装置14(0-M)通过硬件在预先配置的递增或递减步骤中用信号发送而动态地更新合同。
图5为示范性贷/借选项的图，所述示范性贷/借选项可用于图1中的簿记元件36(0-M)中以用于导出由图1中的总线互连12针对主装置14(0-M)提供的服务等级。在此实例中，将待于给定时间量要求中传送的给定数据量转译成每一授予周期(GP)的平均目标授予计数(GC)(即，所授予的事务或所传送的总字节)。举例来说，可以对簿记元件36(0-M)计时的时钟信号的循环(例如，20MHz)来表达授予周期。GC/GP建立由簿记元件36(0-M)监视的轨迹。每个周期，簿记元件36(0-M)将累积GCi计算为(IGCi-GC)+累积GCi-1，其中IGC为瞬时授予计数。健康状态是基于通过轨迹90、92、94提供的阈值等级，所述阈值等级仿真实时缓冲器行为，且在产生器96的速率等于消费者98的速率时，缓冲器100为空的(或几乎为空的)。当消费者98的速率降低时，缓冲器100在带宽瞬时降低之后变成填满的。通过在缓冲器100中指配等级来确定健康状态。簿记元件36(0-M)经配置以遵循标称斜率轨迹90。如果速率降低，那么其将低于此斜率，从而触发健康状态更新。可对对应于各自的阈值和健康状态编程。可依据每一GP的授予或数据的字节来提供GP。
图6A和6B为示范性平均化选项的图，所述示范性平均化选项可用于图1中的簿记元件36(0-M)中以用于在图1的总线互连12中导出来自主装置14(0-M)的总线事务的健康状态等级。在图6A中，将服务要求或合同转译成每一GP的平均目标GC(即，所授予的事务或所传送的总字节)。GC/GP建立由簿记元件36(0-M)监视的轨迹101、102、104。每个周期，簿记元件36(0-M)将计算累积GCi＝(IGCi-GC)，其中IGC为瞬时授予计数。可以授予形式或以字节形式来表达GC。在GP间隔的结尾，将累积值移位到四(4)条目先进先出(FIFO)寄存器110中，寄存器110实施执行平均滤波器112的4-分接头。将最旧的值移出。对FIFO寄存器110的值求和且将所得值除以4。因此，并不以绝对方式累积归因于“不良”合同产生的错误，而是将错误平均化。在比较器116中将结果与三个阈值114比较以确定健康状态。带宽阈值114和健康状态可通过GP和GC来编程。
在图6B的实例中，提供16-位可编程计数器120、121用于GP和GC追踪。提供三个(3)16-位阈值寄存器122、124、126，其用以导出健康状态。瞬时字节/授予累加器(IACC)128保持用于当前GP的累积字节。提供四个(4)16-位累加器寄存器ACC0130、ACC1132、ACC2134、ACC3136。关于组合逻辑，提供4:1加法器138以添加16-位累加器寄存器130到136。加法器138计算ceiling(ACC0/4+ACC1/4+ACC2/4+ACC3/4)。也可使用1x减法器和1x加法器来进行此操作。也提供比较平均结果与三个阈值寄存器122、124、126以用于健康导出的三个比较器140、142、144和编码器145。
图7为根据上文所描述的实施例的由仲裁器26(0-P)使用以用于基于关于主装置14(0-M)的健康信息以及主装置14(0-M)的类型到虚拟优先级空间的映射而仲裁特定主装置14(0-3)的总线事务的优先级的概念图。如图7的优先级图147中所说明，仲裁器26(0-P)仲裁主装置14(0-3)的总线事务的优先级等级(P0-P3)可基于关于主装置14(0-3)的健康信息的改变何时发生而改变。举例来说，如优先级图147中所说明，来自主装置14(1)的总线事务最初由仲裁器26(0-P)以低优先级来仲裁。响应于减小健康，将指配给主装置14(1)的优先级升高到较高优先级。
可由仲裁器26(0-P)以公平循环(FRR)方式针对以最高优先级等级P3开始的所有优先级等级P3-P0执行仲裁。此情形提供带宽滤出机制，其中具有最高优先级的总线事务将吸收来自总线互连12和从属装置16(0-N)的第一可用带宽146，如图7中的优先级图147中所展示。剩余带宽可由仲裁器26(0-P)分配给较低优先级主装置14(0-M)，如图7中的优先级使用图149中所说明。只要满足要求，便将以最低优先级仲裁所有主装置14(0-M)(除非另外针对每一主端口34(0-M)通过转译表进行编程)。仲裁器26(0-P)可包含仲裁器活动监视器以收集来自优先级频率使用的统计以理解仲裁器26(0-P)为满足要求所进行的努力。此方案既定用以提供对用于容量增大或减小的容量实体的推荐。
图8为可于图1的总线互连12中提供的示范性优先级活动监视148的框图。通过监视总线互连12中的优先级使用的频率，尤其是由硬实时主装置14(0-M)使用的最高优先级等级，可导出关于是否需要由总线互连12分配更多容量或是否存在过量容量的有价值的信息。可通过增加总线互连时钟信号18(图1)的频率来提供额外容量以增加性能。如果存在过量容量，那么可能能够降低总线互连时钟信号18的频率以节省功率。将此容量信息发送到可触发频率和/或电压的改变的功率管理器机制。可在源极处监视优先级使用147，例如，在簿记元件36(0-M)中或/和在使用优先级用于调度的仲裁器26(0-P)中。
为了确定仲裁器26(0-P)的努力，可监视在移位时间窗内的每个优先级等级的使用频率。在此实施方案中，如图8中所说明，移位寄存器150具备若干元素，所述若干元素表示在仲裁器26(0-P)情况下的最后定义的数目个存取，或在实施于簿记元件36(0-M)中情况下的最后定义的数目个GP。仲裁器26(0-P)情况下的每个新总线事务将作为条目移位到移位寄存器150中。最旧的值将作为退出移出移位寄存器150。可在簿记元件36(0-M)中基于GP进行相同操作。每个优先级等级将具有相关联的计数器152、154、156、158。每次在移位寄存器150中移位新值时，将对应于那个优先级值的计数器152、154、156、158递增。对于移出的每个值，将对应计数器152、154、156、158递减。此机制将允许针对仲裁器26(0-P)推断最后给定的数目个事务的优先级的相对使用，或针对簿记元件36(0-M)推断给定数目个最后GP。
图9为示范性软件架构160的框图，示范性软件架构160用于基于关于主装置14(0-M)的健康信息34(0-M)而仲裁及投送图1的总线互连12中的总线事务。可将共同元件标明为与图1中所提供的元件相同。H2P代表健康信息到虚拟优先级空间映射。
根据本文中所揭示的实施例的基于总线装置健康信息而仲裁通信总线上的总线事务的装置、系统、方法以及计算机可读媒体可提供于或集成于任何基于处理器的装置中。实例(不限于)包含机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、计算机、便携式计算机、桌上型计算机、个人数字助理(PDA)、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(DVD)播放器，以及便携式数字视频播放器。
在这方面，图10说明可使用图1中所说明的总线互连系统10的组件的基于处理器的系统170的实例。在此实例中，基于处理器的系统170包含一个或一个以上中央处理单元(CPU)172，每一中央处理单元(CPU)172包含一个或一个以上处理器174。CPU172可为主装置14。CPU172可具有耦接到处理器174以用于快速存取临时存储的数据的高速缓冲存储器176。CPU172耦接到系统总线180且可使包含于基于处理器的系统170中的主装置与从属装置相互耦接。系统总线180可为类似图1中所说明的总线互连12的总线互连。如众所周知，CPU172通过在系统总线180上交换地址、控制和数据信息而与这些其它装置通信。举例来说，CPU172可将总线事务请求传送到作为从属装置的实例的存储器控制器16(N)。尽管图10中未说明，但可提供多个系统总线180，其中每一系统总线180构成不同结构。
其它主装置和从属装置可连接到系统总线180。如图10中所说明，这些装置可包含(作为实例)存储器系统182、一个或一个以上输入装置184、一个或一个以上输出装置186、一个或一个以上网络接口装置188，以及一个或一个以上显示器控制器190。输入装置184可包含任何类型的输入装置，包含(但不限于)输入键、开关、语音处理器等。输出装置186可包含任何类型的输出装置，包含(但不限于)音频、视频、其它视觉指示器等。网络接口装置188可为经配置以允许将数据交换到网络192以及从网络192交换数据的任何装置。网络192可为任何类型的网络，包含(但不限于)有线或无线网络、私人或公共网络、局域网(LAN)、广域网(WLAN)以及因特网。网络接口装置188可经配置以支持所要的任何类型的通信协议。存储器系统182可包含一个或一个以上存储器单元194(0-N)。仲裁器26可提供于系统总线180与耦接到系统总线180的主装置和从属装置(例如，提供于存储器系统182中的存储器单元194(0-N))之间。
CPU172也可经配置以通过系统总线180存取显示器控制器190以控制发送到一个或一个以上显示器194的信息。显示器控制器190经由一个或一个以上视频处理器196将信息发送到显示器194以待显示，视频处理器196将待显示的信息处理成适合于显示器194的格式。显示器194可包含任何类型的显示器，包含(但不限于)阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器等。
CPU172和显示器控制器190可充当主装置以经由系统总线180向仲裁器26作出存储器存取请求。CPU172和显示器控制器190内的不同线程可向仲裁器26作出请求。CPU172和显示器控制器190可将MID作为总线事务请求的部分提供到仲裁器26，如先前所描述。
所属领域的技术人员将进一步了解，结合本文中所揭示的实施例所描述的各种说明性逻辑块、模块、电路和算法可实施为电子硬件、存储于存储器中或另一计算机可读媒体中且由处理器或其它处理装置执行的指令，或电子硬件与指令两者的组合。本文中所描述的仲裁器、主装置和从属装置可用于任何电路、硬件组件、集成电路(IC)或IC芯片中，作为实例。本文中所揭示的存储器可为任何类型和大小的存储器且可经配置以存储所要的任何类型的信息。为了清楚地说明此互换性，上文已大体关于功能性而描述了各种说明性组件、块、模块、电路和步骤。如何实施此功能性取决于特定应用、设计选择和/或施加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以变化方式来实施所描述的功能性，但这些实施决策不应被解释为会导致脱离本发明的范围。
结合本文中所揭示的实施例所描述的各种说明性逻辑块、模块和电路可用以下各者来实施或执行：处理器、DSP、专用集成电路(ASIC)、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其经设计以执行本文中所描述的功能的任何组合。处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器的组合、一个或一个以上微处理器与DSP核心的联合，或任何其它此配置。
本文中所揭示的实施例可体现于硬件中以及存储于硬件中的指令中，且可常驻(例如)于以下各者中：随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸式磁盘、CD-ROM，或此项技术中已知的任何其它形式的计算机可读媒体。示范性存储媒体耦接到处理器，使得处理器可从存储媒体读取信息，以及将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器和存储媒体可常驻于ASIC中。ASIC可常驻于远程站中。在替代方案中，处理器和存储媒体可作为离散组件常驻于远程站、基站或服务器中。
也应注意，描述本文中的示范性实施例中的任一者中所描述的操作步骤以提供实例和论述。可以除了所说明的序列之外的众多不同序列来执行所描述的操作。此外，单个操作步骤中所描述的操作实际上可在若干不同步骤中执行。另外，可组合示范性实施例中所论述的一个或一个以上操作步骤。应理解，流程图中所说明的操作步骤可经受众多不同修改，如所属领域的技术人员将容易了解。所属领域的技术人员也应理解，可使用多种不同技术(technology和technique)中的任一者来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在上述描述中可能始终参考的数据、指令、命令、信息、信号、位、符号以及码片。
提供本发明的先前描述以使得所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将容易了解对本发明的各种修改，且本文中所定义的一般原理可在不脱离本发明的精神或范围的情况下应用于其它变化。因此，不希望本发明限于本文中所描述的实例和设计，而应符合与本文中所揭示的原理和新颖特征一致的最宽范围。

Claims (34)

1.一种簿记元件，其经配置以：
确定主装置的服务合同；
比较来自所述主装置的在总线互连上被仲裁的总线事务的服务性能与所述主装置的所述服务合同；以及
基于所述服务性能与所述主装置的所述服务合同的所述比较而导出所述主装置的健康信息。
2.根据权利要求1所述的簿记元件，其进一步经配置以将关于所述主装置的所述健康信息提供到总线互连系统中的至少一个仲裁器以确定对来自所述主装置的所述总线事务进行仲裁的优先级。
3.根据权利要求2所述的簿记元件，其经配置以将关于所述主装置的所述健康信息提供到与所述总线互连系统中的所述至少一个仲裁器相关联的至少一个虚拟总线互连。
4.根据权利要求1所述的簿记元件，其进一步经配置以从所述主装置接收所述主装置的所述服务性能。
5.根据权利要求1所述的簿记元件，其进一步经配置以可编程地配置所述主装置的所述服务合同。
6.根据权利要求1所述的簿记元件，其经配置以：
确定所述主装置的包含至少一个性能阈值的所述服务合同；
比较来自所述主装置的在所述总线互连上被仲裁的所述总线事务的所述服务性能与所述主装置的所述至少一个性能阈值；以及
基于所述主装置的所述服务性能是否超出所述主装置的所述至少一个性能阈值的所述比较而导出所述主装置的所述健康信息。
7.根据权利要求1所述的簿记元件，其经配置以：
确定包含所述主装置的至少一个性能范围的所述服务合同；
通过经配置以确定所述主装置的所述服务性能是否落在所述主装置的所述至少一个性能范围内而比较所述服务性能；以及
基于所述主装置的所述服务性能落在所述主装置的所述至少一个性能范围内而导出所述主装置的所述健康信息。
8.根据权利要求7所述的簿记元件，
其中所述主装置的所述至少一个性能范围包含所述主装置的良好性能范围、所述主装置的发烧性能范围及所述主装置的失败性能范围；以及
通过经配置以执行以下各者而导出所述健康信息：
在所述主装置的所述服务性能落在所述主装置的所述良好性能范围内的情况下，导出关于所述主装置的良好健康信息；
在所述主装置的所述服务性能落在所述主装置的所述良好性能范围内的情况下，导出关于所述主装置的发烧健康信息；以及
在所述主装置的所述服务性能落在所述主装置的所述良好性能范围内的情况下，导出关于所述主装置的失败健康信息。
9.根据权利要求1所述的簿记元件，其经配置以确定所述主装置的包含贷/借服务合同的所述服务合同。
10.根据权利要求1所述的簿记元件，其经配置以确定所述主装置的包含平均化带宽阈值选项的所述服务合同。
11.根据权利要求1所述的簿记元件，其中所述主装置的所述服务性能包含来自所述主装置的在所述总线互连上被仲裁的所述总线事务的带宽性能。
12.根据权利要求11所述的簿记元件，其经配置以比较来自所述主装置的在所述总线互连上被仲裁的所述总线事务的所述带宽性能与包含固定带宽合同的所述主装置的所述服务合同，以确定所述主装置的所述带宽性能是否高于所述固定带宽合同的固定带宽。
13.根据权利要求1所述的簿记元件，其中所述主装置的所述服务性能包含来自所述主装置的在所述总线互连上被仲裁的所述总线事务的等待时间性能。
14.根据权利要求13所述的簿记元件，其经配置以比较来自所述主装置的在所述总线互连上被仲裁的所述总线事务的所述等待时间性能与所述主装置的包含平均等待时间合同的所述服务合同，以确定所述主装置的所述等待时间性能是否低于所述平均等待时间合同的平均等待时间。
15.根据权利要求1所述的簿记元件，其经配置以：
动态地比较来自所述主装置的在所述总线互连上被仲裁的所述总线事务的所述服务性能与所述主装置的所述服务合同；以及
基于所述服务性能与所述主装置的所述服务合同的所述比较而动态地导出所述主装置的所述健康信息。
16.根据权利要求1所述的簿记元件，其进一步经配置以由独立于对所述总线互连进行计时的总线互连时钟信号的时钟信号进行计时，使得所述簿记元件在频率上独立于所述总线互连；及
其经配置以根据所述时钟信号来比较来自所述主装置的在所述总线互连上被仲裁的所述总线事务的所述服务性能与所述主装置的所述服务合同。
17.根据权利要求1所述的簿记元件，其被提供在总线互连系统的核心内部。
18.根据权利要求1所述的簿记元件，其被提供在总线互连系统的核心外部。
19.根据权利要求1所述的簿记元件，其集成于半导体裸片中。
20.根据权利要求1所述的簿记元件，其集成于选自由以下各者组成的群组的装置中：机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、计算机、便携式计算机、桌上型计算机、个人数字助理PDA、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘DVD播放器以及便携式数字视频播放器。
21.一种总线互连系统中对主装置与至少一个从属装置之间的总线事务在总线互连上进行仲裁的簿记元件，所述簿记元件包括：
用于确定主装置的服务合同的装置；
用于比较来自所述主装置的在所述总线互连上被仲裁的总线事务的服务性能与所述主装置的所述服务合同的装置；以及
用于基于所述服务性能与所述主装置的所述服务合同的所述比较而导出所述主装置的健康信息的装置。
22.一种基于对由主装置向至少一个从属装置请求的总线事务在总线互连上进行的仲裁而确定所述主装置的健康信息的方法，其包括：
确定所述主装置的服务合同；
比较来自所述主装置的在所述总线互连上被仲裁的所述总线事务的服务性能与所述主装置的所述服务合同；以及
基于所述服务性能与所述主装置的所述服务合同的所述比较而导出所述主装置的所述健康信息。
23.根据权利要求22所述的方法，其进一步包括将关于所述主装置的所述健康信息提供到总线互连系统中的至少一个仲裁器以确定对来自所述主装置的所述总线事务进行仲裁的优先级。
24.根据权利要求23所述的方法，其包括将关于所述主装置的所述健康信息提供到与所述总线互连系统中的所述至少一个仲裁器相关联的至少一个虚拟总线互连。
25.根据权利要求22所述的方法，其进一步包括从所述主装置接收所述主装置的所述服务性能。
26.根据权利要求22所述的方法，其进一步包括可编程地配置所述主装置的所述服务合同。
27.根据权利要求22所述的方法，其中：
确定所述服务合同包括确定所述主装置的至少一个性能阈值；
比较所述服务性能包括比较来自所述主装置的在所述总线互连上被仲裁的所述总线事务的所述服务性能与所述主装置的所述至少一个性能阈值；以及
导出所述健康信息包括基于所述主装置的所述服务性能是否超出所述主装置的所述至少一个性能阈值的所述比较而导出所述主装置的所述健康信息。
28.根据权利要求22所述的方法，其中：
确定所述服务合同包括确定所述主装置的至少一个性能范围；
比较所述服务性能包括确定所述主装置的所述服务性能是否落在所述主装置的所述至少一个性能范围内；以及
导出所述健康信息包括基于所述主装置的所述服务性能落在所述主装置的所述至少一个性能范围内而导出所述主装置的所述健康信息。
29.根据权利要求22所述的方法，其中确定所述服务合同包括确定所述主装置的贷/借服务合同。
30.根据权利要求22所述的方法，其中确定所述服务合同包括确定所述主装置的平均化带宽阈值选项。
31.根据权利要求22所述的方法，其中比较所述服务性能包括比较来自所述主装置的在所述总线互连上被仲裁的所述总线事务的带宽性能与所述主装置的所述服务合同。
32.根据权利要求31所述的方法，其中比较来自所述主装置的在所述总线互连上被仲裁的所述总线事务的所述带宽性能与所述主装置的所述服务合同包括固定带宽合同，以确定所述主装置的所述带宽性能是否高于所述固定带宽合同的固定带宽。
33.根据权利要求22所述的方法，其中比较所述服务性能包括比较来自所述主装置的在所述总线互连上被仲裁的所述总线事务的等待时间性能与所述主装置的所述服务合同。
34.根据权利要求22所述的方法，其包括：
动态地比较来自所述主装置的在所述总线互连上被仲裁的所述总线事务的所述服务性能与所述主装置的所述服务合同；以及
基于所述服务性能与所述主装置的所述服务合同的所述比较而动态地导出所述主装置的所述健康信息。
CN201610032320.4A 2010-10-20 2011-10-20 基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务 Pending CN105718397A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US40511110P 2010-10-20 2010-10-20
US61/405,111 2010-10-20
US40523310P 2010-10-21 2010-10-21
US61/405,233 2010-10-21
US13/253,381 US9064050B2 (en) 2010-10-20 2011-10-05 Arbitrating bus transactions on a communications bus based on bus device health information and related power management
US13/253,381 2011-10-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180050719.0A Division CN103210382B (zh) 2010-10-20 2011-10-20 基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务

Publications (1)

Publication Number Publication Date
CN105718397A true CN105718397A (zh) 2016-06-29

Family

ID=45973947

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180050719.0A Expired - Fee Related CN103210382B (zh) 2010-10-20 2011-10-20 基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务
CN201610032320.4A Pending CN105718397A (zh) 2010-10-20 2011-10-20 基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201180050719.0A Expired - Fee Related CN103210382B (zh) 2010-10-20 2011-10-20 基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务

Country Status (6)

Country Link
US (2) US9064050B2 (zh)
EP (1) EP2630578A1 (zh)
JP (1) JP5894171B2 (zh)
KR (1) KR101467457B1 (zh)
CN (2) CN103210382B (zh)
WO (1) WO2012054754A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8490107B2 (en) * 2011-08-08 2013-07-16 Arm Limited Processing resource allocation within an integrated circuit supporting transaction requests of different priority levels
EP4180981A1 (en) 2011-10-05 2023-05-17 Analog Devices, Inc. Two-wire communication system for high-speed data and power distribution
US10649948B2 (en) * 2011-10-05 2020-05-12 Analog Devices, Inc. Two-wire communication systems and applications
JP2014016730A (ja) * 2012-07-06 2014-01-30 Canon Inc バス調停装置、バス調停方法、及びコンピュータプログラム
JP6174305B2 (ja) * 2012-08-03 2017-08-02 トヨタ自動車株式会社 データ送信装置、通信制御方法、及び通信制御プログラム
US9946680B2 (en) 2012-10-05 2018-04-17 Analog Devices, Inc. Peripheral device diagnostics and control over a two-wire communication bus
US9772665B2 (en) 2012-10-05 2017-09-26 Analog Devices, Inc. Power switching in a two-wire conductor system
US9251108B2 (en) * 2012-11-05 2016-02-02 International Business Machines Corporation Managing access to shared buffer resources
US10402348B2 (en) * 2013-04-12 2019-09-03 Texas Instruments Incorporated Method and system for using feedback information for selecting a routing bus for a memory transaction
US9811355B2 (en) * 2014-07-23 2017-11-07 Intel Corporation Method and apparatus for selecting an interconnect frequency in a computing system
US9864647B2 (en) * 2014-10-23 2018-01-09 Qualcom Incorporated System and method for dynamic bandwidth throttling based on danger signals monitored from one more elements utilizing shared resources
TWI597666B (zh) 2015-12-28 2017-09-01 緯創資通股份有限公司 共享裝置的使用方法及資源共享系統
US10877688B2 (en) * 2016-08-01 2020-12-29 Apple Inc. System for managing memory devices
KR102327878B1 (ko) * 2017-11-07 2021-11-17 삼성전자주식회사 반도체 장치 및 반도체 시스템
US10558604B2 (en) * 2017-12-20 2020-02-11 Qualcomm Incorporated Communication interface transaction security
US11354202B1 (en) * 2018-12-12 2022-06-07 Insitu Inc., A Subsidiary Of The Boeing Company Mixed-criticality network for common unmanned system architecture
JP7245993B2 (ja) * 2019-07-18 2023-03-27 パナソニックＩｐマネジメント株式会社 通信装置および通信システム
CN116636183A (zh) * 2021-05-31 2023-08-22 华为技术有限公司 计算机系统及总线流量控制方法
CN115589398A (zh) * 2022-09-21 2023-01-10 超聚变数字技术有限公司 I2c地址分配方法及计算设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1896981A (zh) * 2005-07-15 2007-01-17 恩益禧电子股份有限公司 总线控制系统及其方法
US20070198879A1 (en) * 2006-02-08 2007-08-23 Samsung Electronics Co., Ltd. Method, system, and medium for providing interprocessor data communication
US7299311B1 (en) * 2005-12-29 2007-11-20 Unisys Corporation Apparatus and method for arbitrating for a resource group with programmable weights
US20080209093A1 (en) * 2007-02-28 2008-08-28 National Chiao Tung University Fine-grained bandwidth control arbiter and the method thereof
CN101288057A (zh) * 2005-08-19 2008-10-15 高通股份有限公司 基于传送方向及耗用带宽的加权总线仲裁
US20100042751A1 (en) * 2007-11-09 2010-02-18 Kouichi Ishino Data transfer control device, data transfer device, data transfer control method, and semiconductor integrated circuit using reconfigured circuit
CN101676890A (zh) * 2008-08-15 2010-03-24 北京北大众志微系统科技有限责任公司 一种动态调整带宽分配的总线仲裁方法及仲裁器
CN101739372A (zh) * 2008-11-05 2010-06-16 联发科技股份有限公司 共享资源的仲裁方法及装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62264349A (ja) 1986-05-13 1987-11-17 Fujitsu Ltd バス優先判定方式
JPS63128460A (ja) 1986-11-19 1988-06-01 Fujitsu Ltd バスア−ビトレ−シヨン方式
JPS6476256A (en) 1987-09-18 1989-03-22 Fujitsu Ltd Bus adjusting device for multiplex input data transfer device
US5276818A (en) 1989-04-24 1994-01-04 Hitachi, Ltd. Bus system for information processing system and method of controlling the same
CA2021826A1 (en) 1989-10-23 1991-04-24 Darryl Edmond Judice Delay logic for preventing cpu lockout from bus ownership
US6324120B2 (en) * 1990-04-18 2001-11-27 Rambus Inc. Memory device having a variable data output length
JPH05298244A (ja) 1992-04-17 1993-11-12 Fujitsu Ltd バスシステム
JPH0652097A (ja) 1992-07-30 1994-02-25 Hitachi Ltd 多重バスシステム
JPH06124271A (ja) 1992-10-13 1994-05-06 Hitachi Ltd バスアービトレーション方式
US5758106A (en) 1994-06-30 1998-05-26 Digital Equipment Corporation Arbitration unit which requests control of the system bus prior to determining whether such control is required
US5805840A (en) 1996-03-26 1998-09-08 Advanced Micro Devices, Inc. Bus arbiter employing a transaction grading mechanism to dynamically vary arbitration priority
US5802330A (en) 1996-05-01 1998-09-01 Advanced Micro Devices, Inc. Computer system including a plurality of real time peripheral devices having arbitration control feedback mechanisms
US5845096A (en) 1996-08-26 1998-12-01 Vlsi Technology, Inc. Adaptive arbitration mechanism for a shared multi-master bus
US6088751A (en) 1998-02-12 2000-07-11 Vlsi Technology, Inc. Highly configurable bus priority arbitration system
JPH11306131A (ja) 1998-04-22 1999-11-05 Nec Saitama Ltd バス接続管理回路
US20040223454A1 (en) 2003-05-07 2004-11-11 Richard Schober Method and system for maintaining TBS consistency between a flow control unit and central arbiter in an interconnect device
US7099975B2 (en) 2003-12-09 2006-08-29 International Business Machines Corporation Method of resource arbitration
US7174403B2 (en) * 2005-02-24 2007-02-06 Qualcomm Incorporated Plural bus arbitrations per cycle via higher-frequency arbiter
US7802040B2 (en) 2005-12-22 2010-09-21 Arm Limited Arbitration method reordering transactions to ensure quality of service specified by each transaction
US7874959B2 (en) 2006-03-03 2011-01-25 Nike, Inc. Collapsible athletic training ladder
KR101420290B1 (ko) 2008-05-14 2014-07-17 삼성전자주식회사 트랜잭션들을 그룹화하는 버스 중재기, 이를 포함하는 버스장치 및 시스템
JP2010176348A (ja) 2009-01-29 2010-08-12 Nec Corp データ転送装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1896981A (zh) * 2005-07-15 2007-01-17 恩益禧电子股份有限公司 总线控制系统及其方法
CN101288057A (zh) * 2005-08-19 2008-10-15 高通股份有限公司 基于传送方向及耗用带宽的加权总线仲裁
US7299311B1 (en) * 2005-12-29 2007-11-20 Unisys Corporation Apparatus and method for arbitrating for a resource group with programmable weights
US20070198879A1 (en) * 2006-02-08 2007-08-23 Samsung Electronics Co., Ltd. Method, system, and medium for providing interprocessor data communication
US20080209093A1 (en) * 2007-02-28 2008-08-28 National Chiao Tung University Fine-grained bandwidth control arbiter and the method thereof
US20100042751A1 (en) * 2007-11-09 2010-02-18 Kouichi Ishino Data transfer control device, data transfer device, data transfer control method, and semiconductor integrated circuit using reconfigured circuit
CN101676890A (zh) * 2008-08-15 2010-03-24 北京北大众志微系统科技有限责任公司 一种动态调整带宽分配的总线仲裁方法及仲裁器
CN101739372A (zh) * 2008-11-05 2010-06-16 联发科技股份有限公司 共享资源的仲裁方法及装置

Also Published As

Publication number Publication date
US20150234761A1 (en) 2015-08-20
US20120102249A1 (en) 2012-04-26
JP2013544001A (ja) 2013-12-09
WO2012054754A1 (en) 2012-04-26
KR101467457B1 (ko) 2014-12-01
EP2630578A1 (en) 2013-08-28
CN103210382A (zh) 2013-07-17
CN103210382B (zh) 2016-02-24
US9064050B2 (en) 2015-06-23
JP5894171B2 (ja) 2016-03-23
KR20130101550A (ko) 2013-09-13

Similar Documents

Publication Publication Date Title
CN103210382B (zh) 基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务
US8180941B2 (en) Mechanisms for priority control in resource allocation
US10235047B2 (en) Memory management method, apparatus, and system
US9405725B2 (en) Writing message to controller memory space
CN106713028B (zh) 业务降级方法、装置和分布式任务调度系统
EP3224728B1 (en) Providing shared cache memory allocation control in shared cache memory systems
WO2017075967A1 (zh) 在线媒体服务的带宽分配方法及系统
CN112445857A (zh) 一种基于数据库的资源配额管理方法和装置
EP2625619B1 (en) Arbitrating stream transactions based on information related to the stream transaction(s)
CN107003947B (zh) 产生用于共享高速缓冲存储器系统的近似使用测量
JP2023543744A (ja) リソーススケジューリング方法、システム、電子デバイスおよびコンピュータ可読記憶媒体
US10963305B2 (en) Low latency distributed counters for quotas
US20120066471A1 (en) Allocation of memory buffers based on preferred memory performance
CN111797052B (zh) 系统单芯片以及系统存储器加速存取方法
CN103201728B (zh) 基于与流事务有关的信息来仲裁流事务
CN116233010A (zh) 流量控制方法、装置、设备及存储介质
CN116566916A (zh) 集群服务限流管理方法、装置、设备和介质
CN114625505A (zh) 运单任务执行方法、装置、电子设备和计算机可读介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160629