JPS63128460A - バスア−ビトレ−シヨン方式 - Google Patents
バスア−ビトレ−シヨン方式Info
- Publication number
- JPS63128460A JPS63128460A JP27570486A JP27570486A JPS63128460A JP S63128460 A JPS63128460 A JP S63128460A JP 27570486 A JP27570486 A JP 27570486A JP 27570486 A JP27570486 A JP 27570486A JP S63128460 A JPS63128460 A JP S63128460A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- master
- use request
- request
- masters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
同期式のバスを、優先度が定まっている複数のバスマス
タが共有し使用するバスアービトレーション方式におい
て、該複数のバスマスタをバス使用要求線に並列に接続
し、バス使用要求は、各バスマスタよりバスサイクルに
同期し多重化して出力させ、この使用要求を各バスマス
タが読み取り、バス使用要求のあるバスマスタの内、優
先度の高いバスマスタがバスを使用するようにすること
で、優先度の高いバスマスタがバス使用要求を出せば、
直ちにバスを使用することが出来又バスマスタが障害に
なっても他のバスマスタに影響を与えないようにしたも
のである。
タが共有し使用するバスアービトレーション方式におい
て、該複数のバスマスタをバス使用要求線に並列に接続
し、バス使用要求は、各バスマスタよりバスサイクルに
同期し多重化して出力させ、この使用要求を各バスマス
タが読み取り、バス使用要求のあるバスマスタの内、優
先度の高いバスマスタがバスを使用するようにすること
で、優先度の高いバスマスタがバス使用要求を出せば、
直ちにバスを使用することが出来又バスマスタが障害に
なっても他のバスマスタに影響を与えないようにしたも
のである。
本発明は、複数のマイクロプロセッサにて同一のバスを
使用し大量のデータを高速処理する等の場合の、同期式
のバスを、優先度が定まっている複数のバスマスタ（例
えばマイクロプロセッサに対応して設けられている）が
共有し使用するバスアービトレーション方式の改良に関
する。
使用し大量のデータを高速処理する等の場合の、同期式
のバスを、優先度が定まっている複数のバスマスタ（例
えばマイクロプロセッサに対応して設けられている）が
共有し使用するバスアービトレーション方式の改良に関
する。
上記バスアービトレーション方式では、優先度の高いバ
スマスタがバス使用要求を出せば直ちにバスを使用出来
又バスマスタが障害になってもバス使用系には影響を与
えないことが望ましい。
スマスタがバス使用要求を出せば直ちにバスを使用出来
又バスマスタが障害になってもバス使用系には影響を与
えないことが望ましい。
以下従来例を図を用いて説明する。
第３図は従来例のブロック図である。
第３図では、バスマスタのバス使用優先順位は、バスマ
スタＯ−１，１−１，２−１，−・−ｎ−１となってい
る。
スタＯ−１，１−１，２−１，−・−ｎ−１となってい
る。
優先度の最も高いバスマスタ０−１よりバス使用要求の
ルベルの信号が、バス使用要求線３０に送られると、こ
のルベルの信号は、バスマスタ１−１に人力し、バスマ
スタ１−１のオア回路２２−１をｉｌてバスマスタ２−
１に入力し、バスマスタ２−１のオア回路２２−２経て
次のバスマスタ３−１に入力する如く次々と下流の方に
送られる。
ルベルの信号が、バス使用要求線３０に送られると、こ
のルベルの信号は、バスマスタ１−１に人力し、バスマ
スタ１−１のオア回路２２−１をｉｌてバスマスタ２−
１に入力し、バスマスタ２−１のオア回路２２−２経て
次のバスマスタ３−１に入力する如く次々と下流の方に
送られる。
各バスマスタの判定部２１−１．２１−２． ・・・
２１−ｎでは、自バスマスタより優先度の高い上流のバ
スマスタよりルベルの信号が送られてきているので、各
バスマスタのアンド回路２０−１，２０−２． ・・
・２０−ｎに０レベルを送り、バス使用要求のルベルの
信号が入力してもバス使用要求線３０には出力出来なく
し、又バスを使用出来ないことを通知する。
２１−ｎでは、自バスマスタより優先度の高い上流のバ
スマスタよりルベルの信号が送られてきているので、各
バスマスタのアンド回路２０−１，２０−２． ・・
・２０−ｎに０レベルを送り、バス使用要求のルベルの
信号が入力してもバス使用要求線３０には出力出来なく
し、又バスを使用出来ないことを通知する。
このバス使用要求のルベルの信号が最も優先度の低い最
下流のバスマスタに到達し全バスマスタにバス使用要求
が徹底する迄待って、バスマスタ０−１はバスを使用す
る。
下流のバスマスタに到達し全バスマスタにバス使用要求
が徹底する迄待って、バスマスタ０−１はバスを使用す
る。
尚バス使用要求のルベルの信号はバス使用が終わる迄ル
ベルを保つ。
ベルを保つ。
次に、バスマスタ０−１よりバス使用要求のルベルの信
号がバス使用要求線３０に出力されておらず、優先度が
中間であ゛る、優先度が２番目のバスマスタ１−１より
バス使用要求のルベルの信号がアンド回路２０−１に入
力した場合を例にとり説明する。
号がバス使用要求線３０に出力されておらず、優先度が
中間であ゛る、優先度が２番目のバスマスタ１−１より
バス使用要求のルベルの信号がアンド回路２０−１に入
力した場合を例にとり説明する。
この時は、判定部２１−１ではバス使用可の信号及びア
ンド回路２０−１にルベルの信号を出力しておるので、
アンド回路２０−１の出力はルベルとなり、このルベル
はバス使用要求線３０を経て、上記説明と同様にして最
下流のバスマスタ迄送られ、このバスマスタ１−１より
優先度の低いバ反マスクのバス使用を出来なくする。
ンド回路２０−１にルベルの信号を出力しておるので、
アンド回路２０−１の出力はルベルとなり、このルベル
はバス使用要求線３０を経て、上記説明と同様にして最
下流のバスマスタ迄送られ、このバスマスタ１−１より
優先度の低いバ反マスクのバス使用を出来なくする。
このルベルの信号が最下流のバスマスタ迄到達した時点
で、バスマスタ１−１はバスを使用する。
で、バスマスタ１−１はバスを使用する。
このバス使用要求のルベルはバス使用が終わる迄保つが
、優先度の高いバスマスタ０−１よりルベルの使用要求
が（ると、判定部２１−１ではこれを認知し、アンド回
路２０−１には０レベルヲ出力し、バスマスタ１−１は
、バスを使用出来なくなったことを知り、バス使用をバ
スマスタ０−１側に譲る。
、優先度の高いバスマスタ０−１よりルベルの使用要求
が（ると、判定部２１−１ではこれを認知し、アンド回
路２０−１には０レベルヲ出力し、バスマスタ１−１は
、バスを使用出来なくなったことを知り、バス使用をバ
スマスタ０−１側に譲る。
このように、自バスマスタより、一つ優先度の高いバス
マスタ塩が、バス未使用の場合にバスを使用出来ように
して、バスアービトレーションを行っている。
マスタ塩が、バス未使用の場合にバスを使用出来ように
して、バスアービトレーションを行っている。
しかしながら、上記の方式では、優先度の高いバスマス
タから順にバス使用要求を伝える構成になっているので
、途中のバスマスタが障害になり以下のバスマスタに伝
えられなくなると、優先度の高いバスマスタがバスを使
用しているにも関わらず、障害となったバスマスタ以下
のバスマスタがバスを使用することが起こる等、全体の
バス使用系に悪影響を起こす問題点がある。
タから順にバス使用要求を伝える構成になっているので
、途中のバスマスタが障害になり以下のバスマスタに伝
えられなくなると、優先度の高いバスマスタがバスを使
用しているにも関わらず、障害となったバスマスタ以下
のバスマスタがバスを使用することが起こる等、全体の
バス使用系に悪影響を起こす問題点がある。
又、バス使用要求信号を出してから、バスを使用するに
は、バス使用要求のルベルの信号が各バスマスタのオア
回路を通り、最下流のパスマス夕に到達する迄の時間待
たねばならず、バス使用迄に時間がかかる問題点がある
。
は、バス使用要求のルベルの信号が各バスマスタのオア
回路を通り、最下流のパスマス夕に到達する迄の時間待
たねばならず、バス使用迄に時間がかかる問題点がある
。
上記問題点は、第１図の本発明の実施例のブロック図に
示す如く、複数のバスマスタ０，１．２゜３、・・・を
各バスマスタを共通接続するバス使用要求線１２に並列
に接続し、 各バスマスタのバス使用要求は、各バスマスタのバス使
用要求部１０より、バスサイクルに同期して、該バス使
用要求線１２に多重化して出力し、各バスマスタのバス
使用要求判定部１１にて、該バス使用要求線１２よりバ
ス使用要求の多重化出力を読み取り、バス使用要求のあ
るバスマスタの内、優先度の高いバスマスタがバスを使
用するようにした本発明のバスアービトレーシコン方式
により解決される。
示す如く、複数のバスマスタ０，１．２゜３、・・・を
各バスマスタを共通接続するバス使用要求線１２に並列
に接続し、 各バスマスタのバス使用要求は、各バスマスタのバス使
用要求部１０より、バスサイクルに同期して、該バス使
用要求線１２に多重化して出力し、各バスマスタのバス
使用要求判定部１１にて、該バス使用要求線１２よりバ
ス使用要求の多重化出力を読み取り、バス使用要求のあ
るバスマスタの内、優先度の高いバスマスタがバスを使
用するようにした本発明のバスアービトレーシコン方式
により解決される。
本発明によれば、バス使用要求は、各バスマスタのバス
使用要求部ｌＯより、バスサイクルに同期して、複数の
バスマスタ０．１．２，３． ・・・が並列に接続さ
れているバス使用要求線１２に、並列に出力され、各バ
スマスタでは、バス使用要求判定部１１にて、バス使用
要求線１２より、並列に、バスサイクルに同期して、ど
のバスマスタからバス使用要求が出されているかを読み
取り、バス使用要求を出しているバスマスタの中の優先
度の高いバスマスタがバスを使用するようにしている。
使用要求部ｌＯより、バスサイクルに同期して、複数の
バスマスタ０．１．２，３． ・・・が並列に接続さ
れているバス使用要求線１２に、並列に出力され、各バ
スマスタでは、バス使用要求判定部１１にて、バス使用
要求線１２より、並列に、バスサイクルに同期して、ど
のバスマスタからバス使用要求が出されているかを読み
取り、バス使用要求を出しているバスマスタの中の優先
度の高いバスマスタがバスを使用するようにしている。
従って１、バスマスタが障害になっても、ここよりバス
使用要求線１２に使用要求が出なくなるだけで、バス使
用系に影響を及ぼすことはなく、又各バスマスタはバス
使用要求判定部１１にて、バス使用要求線１２より、ど
のバスマスタからバス使用要求が出ているかを見れば、
バスを使用出来るバスマスタはどれであるかわ直ぐ判る
ので、直ちに次のバスサイクルよりバスの使用が出来る
。
使用要求線１２に使用要求が出なくなるだけで、バス使
用系に影響を及ぼすことはなく、又各バスマスタはバス
使用要求判定部１１にて、バス使用要求線１２より、ど
のバスマスタからバス使用要求が出ているかを見れば、
バスを使用出来るバスマスタはどれであるかわ直ぐ判る
ので、直ちに次のバスサイクルよりバスの使用が出来る
。
［実施例〕
以下本発明の１実施例に付き図に従って説明する。
第１図は本発明の実施例のブロック図、第２図は第１図
の各部のタイムチャートである。
の各部のタイムチャートである。
第１図はバスマスタが７個あり、バス使用要求′ｆｆ１
Ａ１２に並列に接続されている場合の例で、優先順位は
、０→１→２→３・・・６の順となっている。
Ａ１２に並列に接続されている場合の例で、優先順位は
、０→１→２→３・・・６の順となっている。
又各バスマスタの内部は、バスマスタＯの場合と同様の
構成で、装置よりバス使用要求があると、バス使用要求
部１０より入出力部１４を介してバス使用要求線１２に
ルベルの使用要求を出力する。
構成で、装置よりバス使用要求があると、バス使用要求
部１０より入出力部１４を介してバス使用要求線１２に
ルベルの使用要求を出力する。
この時の、バス使用要求タイミングは、第２図（Ａ）に
示す制御クロックにて、第２図（Ｂ）に示すバスクロツ
タに同期して、第２図（Ｃ）に示す如く、各バスマスタ
よりのバス使用要求が多重化して出力されるようになっ
ており、＊は優先度判定時間領域を示す。
示す制御クロックにて、第２図（Ｂ）に示すバスクロツ
タに同期して、第２図（Ｃ）に示す如く、各バスマスタ
よりのバス使用要求が多重化して出力されるようになっ
ており、＊は優先度判定時間領域を示す。
又各バスマスタのバス使用要求判定部１１では、バス使
用要求線１２より、第２図（Ｂ）に示すバスクロツタの
バスサイクルに同期して、入出力部１４を介して、バス
使用要求を読み取り、バス使用要求の出ているバスマス
タの優先度を判定し、優先度の高いバスマスタでは、バ
スが使用出来ることを通知し、バスＩ３を使用する。
用要求線１２より、第２図（Ｂ）に示すバスクロツタの
バスサイクルに同期して、入出力部１４を介して、バス
使用要求を読み取り、バス使用要求の出ているバスマス
タの優先度を判定し、優先度の高いバスマスタでは、バ
スが使用出来ることを通知し、バスＩ３を使用する。
金弟２図（Ｄ）に示す如く、バスマスタ５と２よりバス
使用要求が出ていると、各バスマスタのバス使用要求判
定部１１では、バス使用要求線１２よりこれを読み取り
、優先度を判定する。
使用要求が出ていると、各バスマスタのバス使用要求判
定部１１では、バス使用要求線１２よりこれを読み取り
、優先度を判定する。
この場合バスマスタ２の方が優先度が高いので、バスマ
スタ２が第２図（Ｅ）に示す如く次のバスサイクルより
バスを使用する。
スタ２が第２図（Ｅ）に示す如く次のバスサイクルより
バスを使用する。
バスマスタ５は、バスマスタ２のバス使用が終わる迄、
バス使用要求を出し続け、バスマスタ２のバス使用が終
わればバスを使用する。
バス使用要求を出し続け、バスマスタ２のバス使用が終
わればバスを使用する。
尚バスマスタ２がバス１３を使用中に、これより優先度
の高いバスマスタ１がバス使用要求を出すと、バスマス
タ２はバスマスタ１に譲り、バスマスタ１がバス１３を
使用するのは従来と同じである。
の高いバスマスタ１がバス使用要求を出すと、バスマス
タ２はバスマスタ１に譲り、バスマスタ１がバス１３を
使用するのは従来と同じである。
第１図では、各バスマスタはバス使用要求線１２に並列
に接続されているので、例えばバスマスタ２が障害にな
っても、ここからバス使用要求が出ないだけで、全体の
バス使用系には影響を及ぼさず、又全バスマスタのバス
使用要求もバスクロツタのバスサイクル内に多重化して
出力しているので、優先度の高いバスマスタは、多重化
して出力しているバスサイクル内の第２図（Ｃ）の優先
度判定時間頭載＊にて直ぐ判断出来、優先度の高いバス
マスタは第２図（Ｅ）に示す如く次のバスクロツタより
直ちにバス１３を使用出来る。
に接続されているので、例えばバスマスタ２が障害にな
っても、ここからバス使用要求が出ないだけで、全体の
バス使用系には影響を及ぼさず、又全バスマスタのバス
使用要求もバスクロツタのバスサイクル内に多重化して
出力しているので、優先度の高いバスマスタは、多重化
して出力しているバスサイクル内の第２図（Ｃ）の優先
度判定時間頭載＊にて直ぐ判断出来、優先度の高いバス
マスタは第２図（Ｅ）に示す如く次のバスクロツタより
直ちにバス１３を使用出来る。
以上詳細に説明せる如く本発明によれば、バスマスタが
障害になっても、全体のバス使用系には影響を及ぼさず
、又バス使用要求を出してから殆ど待つことなく直ちに
バスを使用出来る効果がある。
障害になっても、全体のバス使用系には影響を及ぼさず
、又バス使用要求を出してから殆ど待つことなく直ちに
バスを使用出来る効果がある。
第１図は本発明の実施例のブロック図、第２図は第１図
の各部のタイムチャート、第３図は従来例のブロック図
である。 図において、 ０〜６．０−１〜ｎ−１はバスマスタ、１０はバス使用
要求部、 １１はバス使用要求判定部、 １２．３０はバス使用要求線、 １３はバス、 １４は入出力部、 ２０−１〜２０−ｎはアンド回路、 ２１−１〜２１−ｎは判定部、 ２２−１〜２２−ｎはオア回路を示す。
の各部のタイムチャート、第３図は従来例のブロック図
である。 図において、 ０〜６．０−１〜ｎ−１はバスマスタ、１０はバス使用
要求部、 １１はバス使用要求判定部、 １２．３０はバス使用要求線、 １３はバス、 １４は入出力部、 ２０−１〜２０−ｎはアンド回路、 ２１−１〜２１−ｎは判定部、 ２２−１〜２２−ｎはオア回路を示す。
Claims (1)
- 【特許請求の範囲】 同期式のバス（１３）を、優先度が定まっている複数の
バスマスタ（０、１、２、３、・・・）が共有し使用す
るバスアービトレーション方式において、 該複数のバスマスタ（１、２、３、・・・）を共通接続
するバス使用要求線（１２）を設け、又各バスマスタ内
にバス使用要求部（１０）とバス要求判定部（１１）を
設け、 各バスマスタのバス使用要求は、各バスマスタのバス使
用要求部（１０）より、バスサイクルに同期して、該バ
ス使用要求線（１２）に多重化して出力し、 各バスマスタのバス使用要求判定部（１１）にて、該バ
ス使用要求線（１２）よりバス使用要求の多重化出力を
読み取り、バス使用要求のあるバスマスタのうちで、自
己の優先度が最も高いかどうかを判定し、最も高いと判
定したバスマスタがバスを使用するようにしたことを特
徴とするバスアービトレーション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27570486A JPS63128460A (ja) | 1986-11-19 | 1986-11-19 | バスア−ビトレ−シヨン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27570486A JPS63128460A (ja) | 1986-11-19 | 1986-11-19 | バスア−ビトレ−シヨン方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63128460A true JPS63128460A (ja) | 1988-06-01 |
Family
ID=17559201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27570486A Pending JPS63128460A (ja) | 1986-11-19 | 1986-11-19 | バスア−ビトレ−シヨン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63128460A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6098135A (en) * | 1997-08-06 | 2000-08-01 | Nec Corporation | Bus arbitration interface for transferring signals converted in serial |
| JP2013544001A (ja) * | 2010-10-20 | 2013-12-09 | クアルコム，インコーポレイテッド | バスデバイスのヘルス情報に基づく通信バス上のバストランザクションのアービトレーションおよび関連する電力管理 |
-
1986
- 1986-11-19 JP JP27570486A patent/JPS63128460A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6098135A (en) * | 1997-08-06 | 2000-08-01 | Nec Corporation | Bus arbitration interface for transferring signals converted in serial |
| JP2013544001A (ja) * | 2010-10-20 | 2013-12-09 | クアルコム，インコーポレイテッド | バスデバイスのヘルス情報に基づく通信バス上のバストランザクションのアービトレーションおよび関連する電力管理 |
| US9064050B2 (en) | 2010-10-20 | 2015-06-23 | Qualcomm Incorporated | Arbitrating bus transactions on a communications bus based on bus device health information and related power management |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5459807B2 (ja) | マルチプロセッサデータ処理システムにおけるデバッグシグナリング | |
| US7487377B2 (en) | Method and apparatus for fault tolerant time synchronization mechanism in a scaleable multi-processor computer | |
| US20010042178A1 (en) | Data path architecture and arbitration scheme for providing access to a shared system resource | |
| US20020194418A1 (en) | System for multisized bus coupling in a packet-switched computer system | |
| US4933838A (en) | Segmentable parallel bus for multiprocessor computer systems | |
| JPH0773059A (ja) | フォールトトレラント型コンピュータシステム | |
| JPH0812622B2 (ja) | モジュール化プロセッサ・システム | |
| US20060212619A1 (en) | Data processing system | |
| JPS63128460A (ja) | バスア−ビトレ−シヨン方式 | |
| JP4928683B2 (ja) | データ処理装置 | |
| JPH0259949A (ja) | ディジーチェーン割込み処理装置 | |
| JPH04350753A (ja) | 直接メモリアクセス制御器およびデータチャンネルへのインターフェース装置を備えたワークステーション | |
| JP3620173B2 (ja) | アドレス変換回路及びマルチプロセッサシステム | |
| JPS621051A (ja) | バス制御装置 | |
| JP2009129307A (ja) | データ転送装置 | |
| JP2009031932A (ja) | 転送装置、転送装置を有する情報処理装置及び制御方法 | |
| JPH11184805A (ja) | バスシステム | |
| JPH06187185A (ja) | 二重化装置 | |
| JPS63310031A (ja) | エラ−検出方式 | |
| JPS6160162A (ja) | バス調停方式 | |
| SU883905A2 (ru) | Устройство дл приоритетного обращени процессоров к общей пам ти | |
| JPH08180027A (ja) | 調停回路 | |
| JP3460640B2 (ja) | バス変換装置 | |
| US7093053B2 (en) | Console chip and single memory bus system | |
| JPH0950420A (ja) | アービトレーション方法及びアービタ |