JPH04246757A - 高速バス転送方式 - Google Patents
高速バス転送方式Info
- Publication number
- JPH04246757A JPH04246757A JP1182091A JP1182091A JPH04246757A JP H04246757 A JPH04246757 A JP H04246757A JP 1182091 A JP1182091 A JP 1182091A JP 1182091 A JP1182091 A JP 1182091A JP H04246757 A JPH04246757 A JP H04246757A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- bus
- buffer
- delay time
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 37
- 230000005540 biological transmission Effects 0.000 claims abstract description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は高速バス転送方式に関し
、特に並列計算機のように、データの転送源／転送先モ
ジュールが多数存在する場合において、高速バスを利用
してデータを転送する高速バス転送方式に関する。
、特に並列計算機のように、データの転送源／転送先モ
ジュールが多数存在する場合において、高速バスを利用
してデータを転送する高速バス転送方式に関する。
【０００２】
【従来の技術】従来の高速バス転送方式においては、所
定のモジュール間においてデータ転送を行う場合には、
例えば、図２に示されるように、高速バス２０３および
制御バス２０４に対応して、ｎ（正整数）個のモジュー
ル７−１〜ｎおよびバス・アービタ８が設けられており
、各モジュールには、それぞれストロープ信号発生回路
９−１〜ｎが含まれている。
定のモジュール間においてデータ転送を行う場合には、
例えば、図２に示されるように、高速バス２０３および
制御バス２０４に対応して、ｎ（正整数）個のモジュー
ル７−１〜ｎおよびバス・アービタ８が設けられており
、各モジュールには、それぞれストロープ信号発生回路
９−１〜ｎが含まれている。
【０００３】モジュール７−１〜ｎは、それぞれ、デー
タ転送要求を発生し、またその要求が許可された場合に
は、転送情報を制御バス２０４に伝達する機能を有して
おり、バス・アービタは、前記データ転送要求を受けて
、転送の許可を与える機能を有している。この構成にお
いて高速バス２０３を介してデータの転送を行う場合に
は、データ転送要求のあるモジュールにおいては、バス
・アービタ８に対して、転送要求信号を送出する。この
場合、バス・アービタ８においては、他のモジュールか
らの転送要求信号との優先順位を考慮した上で、優先順
位の高いモジュールからの転送要求信号を受付けて、転
送許可信号を当該モジュールに送出する。例えば、モジ
ュール７−２からの転送要求信号１０３−２の優先順位
が高い場合においては、モジュール７−２より出力され
る転送要求信号１０３−２が受付けられ、転送許可信号
１０４−２がモジュール７−２に送られる。
タ転送要求を発生し、またその要求が許可された場合に
は、転送情報を制御バス２０４に伝達する機能を有して
おり、バス・アービタは、前記データ転送要求を受けて
、転送の許可を与える機能を有している。この構成にお
いて高速バス２０３を介してデータの転送を行う場合に
は、データ転送要求のあるモジュールにおいては、バス
・アービタ８に対して、転送要求信号を送出する。この
場合、バス・アービタ８においては、他のモジュールか
らの転送要求信号との優先順位を考慮した上で、優先順
位の高いモジュールからの転送要求信号を受付けて、転
送許可信号を当該モジュールに送出する。例えば、モジ
ュール７−２からの転送要求信号１０３−２の優先順位
が高い場合においては、モジュール７−２より出力され
る転送要求信号１０３−２が受付けられ、転送許可信号
１０４−２がモジュール７−２に送られる。
【０００４】転送の許可されたモジュール７−２からは
、転送に必要な情報が制御バス２０４に出力されるため
、モジュール７−２のデータ転送先に当る相手方におい
ては、この制御情報を制御バス２０４を経由して取込み
、高速バス２０３を介してのデータ転送の準備が行われ
る。高速バス２０３を介して行われるデータ転送は、高
速であるが故に、例えば、モジュール７−２の供給され
るクロック信号に同期させて行うが、本従来例の場合に
おいては、モジュールの数ｎが比較的に少ない値である
ために、強いて高速バス２０３上にバッファを設ける必
要がなく、転送源と転送先モジュール間（例えば、図２
におけるモジュール７−１と７−２との間）におけるデ
ータ遅延時間ｔｄ の値が一定となり、前記クロック信
号を基に、固定的な遅延時間において、データ受信用の
ストローブ信号生成回路９−１〜ｎにおいて受信用スト
ローブ信号が生成される。
、転送に必要な情報が制御バス２０４に出力されるため
、モジュール７−２のデータ転送先に当る相手方におい
ては、この制御情報を制御バス２０４を経由して取込み
、高速バス２０３を介してのデータ転送の準備が行われ
る。高速バス２０３を介して行われるデータ転送は、高
速であるが故に、例えば、モジュール７−２の供給され
るクロック信号に同期させて行うが、本従来例の場合に
おいては、モジュールの数ｎが比較的に少ない値である
ために、強いて高速バス２０３上にバッファを設ける必
要がなく、転送源と転送先モジュール間（例えば、図２
におけるモジュール７−１と７−２との間）におけるデ
ータ遅延時間ｔｄ の値が一定となり、前記クロック信
号を基に、固定的な遅延時間において、データ受信用の
ストローブ信号生成回路９−１〜ｎにおいて受信用スト
ローブ信号が生成される。
【０００５】図２に示される上述の高速バス転送方式は
、モジュールの数ｎが比較的に少ない場合であるが、こ
のモジュールの数ｎが多くなってくると、図３に示され
るように、高速バス２０５に、バッファ１２を挿入する
必要が生じてくる。なお、図３において、バス・アービ
タ１１の機能については、図２に示される従来例の場合
と同様である。
、モジュールの数ｎが比較的に少ない場合であるが、こ
のモジュールの数ｎが多くなってくると、図３に示され
るように、高速バス２０５に、バッファ１２を挿入する
必要が生じてくる。なお、図３において、バス・アービ
タ１１の機能については、図２に示される従来例の場合
と同様である。
【０００６】
【発明が解決しようとする課題】上述した従来の高速バ
ス転送方式においては、モジュール数が多くなるに伴な
い、高速バス間においてバッファを挿入する必要がでて
くると、モジュールの位置関係によっては、高速バスに
おける転送源と転送先のデータの遅延量に差異を生じ、
データ転送に不具合が生じる。例えば、図３において、
モジュール１０−１およびモジュール１０−５の間にお
いては、バッファ１２の介在なしに、高速バス２０５を
介しての直接のデータ転送が可能であり、その遅延時間
は、前述のようにｔｄ となるが、モジュール１０−１
とモジュール１０−７の間においては、高速バス２０５
にバッファ１２が介在しているため、このバッファ１２
による遅延時間ｔｂ が加算されるため、総遅延時間は
ｔｄ ＋ｔｂ となり、従来行われている、クロック信
号を基にした固定的な遅延時間により作成されたストロ
ーブ信号によっては、適切なデータ転送を行うことでき
ないというい欠点がある。
ス転送方式においては、モジュール数が多くなるに伴な
い、高速バス間においてバッファを挿入する必要がでて
くると、モジュールの位置関係によっては、高速バスに
おける転送源と転送先のデータの遅延量に差異を生じ、
データ転送に不具合が生じる。例えば、図３において、
モジュール１０−１およびモジュール１０−５の間にお
いては、バッファ１２の介在なしに、高速バス２０５を
介しての直接のデータ転送が可能であり、その遅延時間
は、前述のようにｔｄ となるが、モジュール１０−１
とモジュール１０−７の間においては、高速バス２０５
にバッファ１２が介在しているため、このバッファ１２
による遅延時間ｔｂ が加算されるため、総遅延時間は
ｔｄ ＋ｔｂ となり、従来行われている、クロック信
号を基にした固定的な遅延時間により作成されたストロ
ーブ信号によっては、適切なデータ転送を行うことでき
ないというい欠点がある。
【０００７】また、バッファ１２自体においても、デー
タの転送源と転送先との位置関係によって、その対応方
向を設定する必要があるものの、その設定が不可能であ
るという欠点がある。
タの転送源と転送先との位置関係によって、その対応方
向を設定する必要があるものの、その設定が不可能であ
るという欠点がある。
【０００８】
【課題を解決するための手段】本発明の高速バス転送方
式は、所定のデータ転送要求を出力し、当該データ転送
要求が許可された場合には、データ転送に必要な情報を
制御バスに出力するか、または制御バス上の前記情報を
入力して、データ転送の準備を行う機能を有するモジュ
ールをｎ（正の整数）個含むモジュール群と、前記デー
タ転送要求を受け、所定の優先順位に従って、高速バス
によるデータ転送の許可を当該データ転送要求のモジュ
ールに与えるバス・アービタと、前記データ転送に必要
な情報を入力して、高速バス間に介在するバッファにお
けるデータ伝送方向を制御するバッファ制御回路と、を
備えるとともに、前記モジュール内部に、前記データ転
送に必要な情報を入力して、高速バス上のデータを受信
する際に生成されるストローブ信号の遅延時間を設定す
る遅延時間決定回路と、前記遅延時間決定回路の制御出
力により、遅延時間を制御された前記ストローブ信号を
出力するストローブ信号生成回路と、を備えて構成され
る。
式は、所定のデータ転送要求を出力し、当該データ転送
要求が許可された場合には、データ転送に必要な情報を
制御バスに出力するか、または制御バス上の前記情報を
入力して、データ転送の準備を行う機能を有するモジュ
ールをｎ（正の整数）個含むモジュール群と、前記デー
タ転送要求を受け、所定の優先順位に従って、高速バス
によるデータ転送の許可を当該データ転送要求のモジュ
ールに与えるバス・アービタと、前記データ転送に必要
な情報を入力して、高速バス間に介在するバッファにお
けるデータ伝送方向を制御するバッファ制御回路と、を
備えるとともに、前記モジュール内部に、前記データ転
送に必要な情報を入力して、高速バス上のデータを受信
する際に生成されるストローブ信号の遅延時間を設定す
る遅延時間決定回路と、前記遅延時間決定回路の制御出
力により、遅延時間を制御された前記ストローブ信号を
出力するストローブ信号生成回路と、を備えて構成され
る。
【０００９】また、前記高速バス間に介在するバッファ
は、高速データ転送周期を周期とするクロック信号によ
りストローブがかけられるレジスタ・バッファにより形
成してもよい。
は、高速データ転送周期を周期とするクロック信号によ
りストローブがかけられるレジスタ・バッファにより形
成してもよい。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明の一実施例を示すブロック図
である。図１に示されるように、本実施例の高速バス転
送方式は、高速バス２０１および制御バス２０２に対応
して、モジュール１−１，１−２，１−３，……，１−
ｎを含むｎ個のモジュールより成るモジュール群と、モ
ジュールに対してデータ転送許可を与えるバス・アービ
タ２と、バッファ制御回路３と、高速バス２０１に介在
しており、バッファ制御回路３により動作制御されるバ
ッファ４とを備えており、各モジュール１−１，１−２
，１−３，……，１−ｎには、それぞれ対応する遅延決
定回路５−１，５−２，５−３，……，５−ｎと、スト
ローブ信号生成回路６−１，６−２，６−３，……，６
−ｎとが含まれている。
である。図１に示されるように、本実施例の高速バス転
送方式は、高速バス２０１および制御バス２０２に対応
して、モジュール１−１，１−２，１−３，……，１−
ｎを含むｎ個のモジュールより成るモジュール群と、モ
ジュールに対してデータ転送許可を与えるバス・アービ
タ２と、バッファ制御回路３と、高速バス２０１に介在
しており、バッファ制御回路３により動作制御されるバ
ッファ４とを備えており、各モジュール１−１，１−２
，１−３，……，１−ｎには、それぞれ対応する遅延決
定回路５−１，５−２，５−３，……，５−ｎと、スト
ローブ信号生成回路６−１，６−２，６−３，……，６
−ｎとが含まれている。
【００１２】図１において、モジュール１−１よりデー
タ転送要求が出されるものとすると、モジュール１−１
からは転送要求信号１０１−１が出力されてバス・アー
ビタ２に送られる。この時点において、他のモジュール
からも転送要求信号がバス・アービタに送られてきてい
る場合には、それらの転送要求信号の優先順位を考慮し
た上で、該当するモジュールに対してデータ転送の許可
が与えられるが、この場合には、モジュール１−１にデ
ータ転送の許可が与えられたものとする。転送許可を与
えられたモジュール１−１においては、転送に必要な情
報を制御バス２０２に出力する。この場合の転送の相手
方がモジュール１−２である場合には、モジュール１−
２においては、前記転送に必要な情報を制御バス２０２
より受取り、高速バス２０１を使用するデータの高速転
送の用意が行われる。なお、この場合におけるモジュー
ル１−１と１−２との間のデータ転送においては、図１
より明らかなように、高速バス２０１にバッファ４が介
在しないために、制御バス２０１から前記転送に必要な
情報を受取ったバッファ制御回路３により、バッファ４
はディスエーブルされるとともに、遅延決定回路５−１
においては、モジュール１−１および１−２間の遅延量
がｔｄ であるため、このｔｄ 分だけ受信用ストロー
ブ信号を遅延させるようストローブ信号生成回路６−１
に情報伝達するため、モジュール１−１と１−２との間
の高速データ転送は正確に行われる。
タ転送要求が出されるものとすると、モジュール１−１
からは転送要求信号１０１−１が出力されてバス・アー
ビタ２に送られる。この時点において、他のモジュール
からも転送要求信号がバス・アービタに送られてきてい
る場合には、それらの転送要求信号の優先順位を考慮し
た上で、該当するモジュールに対してデータ転送の許可
が与えられるが、この場合には、モジュール１−１にデ
ータ転送の許可が与えられたものとする。転送許可を与
えられたモジュール１−１においては、転送に必要な情
報を制御バス２０２に出力する。この場合の転送の相手
方がモジュール１−２である場合には、モジュール１−
２においては、前記転送に必要な情報を制御バス２０２
より受取り、高速バス２０１を使用するデータの高速転
送の用意が行われる。なお、この場合におけるモジュー
ル１−１と１−２との間のデータ転送においては、図１
より明らかなように、高速バス２０１にバッファ４が介
在しないために、制御バス２０１から前記転送に必要な
情報を受取ったバッファ制御回路３により、バッファ４
はディスエーブルされるとともに、遅延決定回路５−１
においては、モジュール１−１および１−２間の遅延量
がｔｄ であるため、このｔｄ 分だけ受信用ストロー
ブ信号を遅延させるようストローブ信号生成回路６−１
に情報伝達するため、モジュール１−１と１−２との間
の高速データ転送は正確に行われる。
【００１３】一方、モジュール１−１と１−３との間に
おいても、同様のシーケンスにより高速バス転送が行わ
れるが、モジュール１−１と１−３との間には、高速バ
ス２０１においてバッファ４が介在している。この場合
においては、制御バス２０２より、転送に必要な情報を
受取ったバッファ制御回路３においては、データの転送
源と転送先とが認識され、所定の制御信号を介してバッ
ファ４におけるデータ転送方向が指定される。また、モ
ジュール間の遅延時間ｔｄ に、バッファ４の遅延時間
分ｔｂ が加算されるが、遅延決定回路５−３により、
受信用ストローブ信号をｔｄ ＋ｔｂ だけ遅延させる
ように、ストローブ信号生成回路６−３に情報伝達され
、結果として、モジュール１−２と１−３との間におい
ても、正確に高速データ転送が行われる。
おいても、同様のシーケンスにより高速バス転送が行わ
れるが、モジュール１−１と１−３との間には、高速バ
ス２０１においてバッファ４が介在している。この場合
においては、制御バス２０２より、転送に必要な情報を
受取ったバッファ制御回路３においては、データの転送
源と転送先とが認識され、所定の制御信号を介してバッ
ファ４におけるデータ転送方向が指定される。また、モ
ジュール間の遅延時間ｔｄ に、バッファ４の遅延時間
分ｔｂ が加算されるが、遅延決定回路５−３により、
受信用ストローブ信号をｔｄ ＋ｔｂ だけ遅延させる
ように、ストローブ信号生成回路６−３に情報伝達され
、結果として、モジュール１−２と１−３との間におい
ても、正確に高速データ転送が行われる。
【００１４】また、バッファ４として、前記クロック信
号によりストローブをかけるようなレジスタ・バッファ
を用いるものとすると、バッファ４における遅延時間は
前記クロック信号の周期に等しくなるため、ストローブ
信号生成回路としては、上記におけるストローブ信号生
成回路６−１〜ｎよりも簡易な回路構成にて実現される
。
号によりストローブをかけるようなレジスタ・バッファ
を用いるものとすると、バッファ４における遅延時間は
前記クロック信号の周期に等しくなるため、ストローブ
信号生成回路としては、上記におけるストローブ信号生
成回路６−１〜ｎよりも簡易な回路構成にて実現される
。
【００１５】
【発明の効果】以上説明したように、本発明は、制御バ
スを介して伝達される転送に必要な情報により、バッフ
ァの伝送方向の制御し、またはデータ受信ストローブ信
号の遅延量を調整することにより、高速バスにバッファ
が介在する場合においても、高速バスを介して行われる
データ転送を正確に行うことができるという効果があり
、また、上記のようにバッファの挿入による問題点が除
去されるために、モジュール数が多くなっても、バッフ
ァの挿入により、高速バスに対する駆動能力の不足など
の問題が発生せず、並列計算機のように、多数のモジュ
ール間におけるデータ転送能力を向上させることができ
るという効果がある。
スを介して伝達される転送に必要な情報により、バッフ
ァの伝送方向の制御し、またはデータ受信ストローブ信
号の遅延量を調整することにより、高速バスにバッファ
が介在する場合においても、高速バスを介して行われる
データ転送を正確に行うことができるという効果があり
、また、上記のようにバッファの挿入による問題点が除
去されるために、モジュール数が多くなっても、バッフ
ァの挿入により、高速バスに対する駆動能力の不足など
の問題が発生せず、並列計算機のように、多数のモジュ
ール間におけるデータ転送能力を向上させることができ
るという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例を示すブロック図である。
【図３】従来例を示すブロック図である。
【符号の説明】
１−１〜ｎ，７−１〜ｎ，１０−１〜ｎ モジュ
ール２，８，１１ バス・アービタ ３ バッファ制御回路 ４，１２ バッファ ５−１〜ｎ 遅延決定回路
ール２，８，１１ バス・アービタ ３ バッファ制御回路 ４，１２ バッファ ５−１〜ｎ 遅延決定回路
Claims (2)
- 【請求項１】 所定のデータ転送要求を出力し、当該
データ転送要求が許可された場合には、データ転送に必
要な情報を制御バスに出力するか、または制御バス上の
前記情報を入力して、データ転送の準備を行う機能を有
するモジュールをｎ（正の整数）個含むモジュール群と
、前記データ転送要求を受け、所定の優先順位に従って
、高速バスによるデータ転送の許可を当該データ転送要
求のモジュールに与えるバス・アービタと、前記データ
転送に必要な情報を入力して、高速バス間に介在するバ
ッファにおけるデータ伝送方向を制御するバッファ制御
回路と、を備えるとともに、前記モジュール内部に、前
記データ転送に必要な情報を入力して、高速バス上のデ
ータを受信する際に生成されるストローブ信号の遅延時
間を設定する遅延時間決定回路と、前記遅延時間決定回
路の制御出力により、遅延時間を制御された前記ストロ
ーブ信号を出力するストローブ信号生成回路と、を備え
ることを特徴とする高速バス転送方式。 - 【請求項２】 前記高速バス間に介在するバッファが
、高速データ転送周期を周期とするクロック信号により
ストローブがかけられるレジスタ・バッファにより形成
される請求項１記載の高速バス転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182091A JPH04246757A (ja) | 1991-02-01 | 1991-02-01 | 高速バス転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182091A JPH04246757A (ja) | 1991-02-01 | 1991-02-01 | 高速バス転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04246757A true JPH04246757A (ja) | 1992-09-02 |
Family
ID=11788423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1182091A Pending JPH04246757A (ja) | 1991-02-01 | 1991-02-01 | 高速バス転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04246757A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003296267A (ja) * | 2002-04-02 | 2003-10-17 | Nec Electronics Corp | バスシステム及びバスシステムを含む情報処理システム |
| JP2006085732A (ja) * | 2005-11-04 | 2006-03-30 | Nec Electronics Corp | バスシステム及びバスシステムを含む情報処理システム |
-
1991
- 1991-02-01 JP JP1182091A patent/JPH04246757A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003296267A (ja) * | 2002-04-02 | 2003-10-17 | Nec Electronics Corp | バスシステム及びバスシステムを含む情報処理システム |
| US7337260B2 (en) | 2002-04-02 | 2008-02-26 | Nec Electronics Corporation | Bus system and information processing system including bus system |
| JP2006085732A (ja) * | 2005-11-04 | 2006-03-30 | Nec Electronics Corp | バスシステム及びバスシステムを含む情報処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156750A (ja) | 多重アクセス制御方法および該方法を実施する多重アクセス制御システム | |
| US4556939A (en) | Apparatus for providing conflict-free highway access | |
| JPH02201567A (ja) | 別々にクロック動作されるデータ転送用のモノリシックスキユ減少計画 | |
| US7590146B2 (en) | Information processing unit | |
| KR100458182B1 (ko) | 통신제어장치및그것을사용한통신시스템 | |
| JP2991023B2 (ja) | データ送信装置、データ送受信装置及びシステム | |
| JPH04246757A (ja) | 高速バス転送方式 | |
| WO1996035996A1 (en) | Master oriented buffer | |
| US6701407B1 (en) | Multiprocessor system with system modules each having processors, and a data transfer method therefor | |
| US7047340B1 (en) | Databus and method for the communication of two assemblies by means of such a databus | |
| JP2002269032A (ja) | バスアービタ | |
| JP3413894B2 (ja) | シリアル伝送装置 | |
| JPS63147253A (ja) | 装置間データ転送方式 | |
| JPH01177664A (ja) | バス接続制御方式 | |
| KR100391712B1 (ko) | 교환기의 아이피시 정합 장치 | |
| JP3050131B2 (ja) | アービトレーション方式 | |
| JP2616010B2 (ja) | パケットネットワーク | |
| JP2758752B2 (ja) | 共通バス競合調停方式 | |
| JP2862581B2 (ja) | パケット交換スイッチの転送制御方式 | |
| JP3487761B2 (ja) | 情報転送装置 | |
| JPS6079455A (ja) | バス制御方式 | |
| JPS63128460A (ja) | バスア−ビトレ−シヨン方式 | |
| JPH06175976A (ja) | 同期式データ処理システム用の同期化装置 | |
| JPH0245857A (ja) | バス・アービトレーション方式 | |
| JPH06266656A (ja) | バス通信装置 |