JPH04246757A - 高速バス転送方式 - Google Patents

高速バス転送方式

Info

Publication number
JPH04246757A
JPH04246757A JP1182091A JP1182091A JPH04246757A JP H04246757 A JPH04246757 A JP H04246757A JP 1182091 A JP1182091 A JP 1182091A JP 1182091 A JP1182091 A JP 1182091A JP H04246757 A JPH04246757 A JP H04246757A
Authority
JP
Japan
Prior art keywords
data transfer
bus
buffer
delay time
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1182091A
Other languages
English (en)
Inventor
Kingo Takahashi
高橋 欣悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1182091A priority Critical patent/JPH04246757A/ja
Publication of JPH04246757A publication Critical patent/JPH04246757A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は高速バス転送方式に関し
、特に並列計算機のように、データの転送源/転送先モ
ジュールが多数存在する場合において、高速バスを利用
してデータを転送する高速バス転送方式に関する。
【0002】
【従来の技術】従来の高速バス転送方式においては、所
定のモジュール間においてデータ転送を行う場合には、
例えば、図2に示されるように、高速バス203および
制御バス204に対応して、n(正整数)個のモジュー
ル7−1〜nおよびバス・アービタ8が設けられており
、各モジュールには、それぞれストロープ信号発生回路
9−1〜nが含まれている。
【0003】モジュール7−1〜nは、それぞれ、デー
タ転送要求を発生し、またその要求が許可された場合に
は、転送情報を制御バス204に伝達する機能を有して
おり、バス・アービタは、前記データ転送要求を受けて
、転送の許可を与える機能を有している。この構成にお
いて高速バス203を介してデータの転送を行う場合に
は、データ転送要求のあるモジュールにおいては、バス
・アービタ8に対して、転送要求信号を送出する。この
場合、バス・アービタ8においては、他のモジュールか
らの転送要求信号との優先順位を考慮した上で、優先順
位の高いモジュールからの転送要求信号を受付けて、転
送許可信号を当該モジュールに送出する。例えば、モジ
ュール7−2からの転送要求信号103−2の優先順位
が高い場合においては、モジュール7−2より出力され
る転送要求信号103−2が受付けられ、転送許可信号
104−2がモジュール7−2に送られる。
【0004】転送の許可されたモジュール7−2からは
、転送に必要な情報が制御バス204に出力されるため
、モジュール7−2のデータ転送先に当る相手方におい
ては、この制御情報を制御バス204を経由して取込み
、高速バス203を介してのデータ転送の準備が行われ
る。高速バス203を介して行われるデータ転送は、高
速であるが故に、例えば、モジュール7−2の供給され
るクロック信号に同期させて行うが、本従来例の場合に
おいては、モジュールの数nが比較的に少ない値である
ために、強いて高速バス203上にバッファを設ける必
要がなく、転送源と転送先モジュール間(例えば、図2
におけるモジュール7−1と7−2との間)におけるデ
ータ遅延時間td の値が一定となり、前記クロック信
号を基に、固定的な遅延時間において、データ受信用の
ストローブ信号生成回路9−1〜nにおいて受信用スト
ローブ信号が生成される。
【0005】図2に示される上述の高速バス転送方式は
、モジュールの数nが比較的に少ない場合であるが、こ
のモジュールの数nが多くなってくると、図3に示され
るように、高速バス205に、バッファ12を挿入する
必要が生じてくる。なお、図3において、バス・アービ
タ11の機能については、図2に示される従来例の場合
と同様である。
【0006】
【発明が解決しようとする課題】上述した従来の高速バ
ス転送方式においては、モジュール数が多くなるに伴な
い、高速バス間においてバッファを挿入する必要がでて
くると、モジュールの位置関係によっては、高速バスに
おける転送源と転送先のデータの遅延量に差異を生じ、
データ転送に不具合が生じる。例えば、図3において、
モジュール10−1およびモジュール10−5の間にお
いては、バッファ12の介在なしに、高速バス205を
介しての直接のデータ転送が可能であり、その遅延時間
は、前述のようにtd となるが、モジュール10−1
とモジュール10−7の間においては、高速バス205
にバッファ12が介在しているため、このバッファ12
による遅延時間tb が加算されるため、総遅延時間は
td +tb となり、従来行われている、クロック信
号を基にした固定的な遅延時間により作成されたストロ
ーブ信号によっては、適切なデータ転送を行うことでき
ないというい欠点がある。
【0007】また、バッファ12自体においても、デー
タの転送源と転送先との位置関係によって、その対応方
向を設定する必要があるものの、その設定が不可能であ
るという欠点がある。
【0008】
【課題を解決するための手段】本発明の高速バス転送方
式は、所定のデータ転送要求を出力し、当該データ転送
要求が許可された場合には、データ転送に必要な情報を
制御バスに出力するか、または制御バス上の前記情報を
入力して、データ転送の準備を行う機能を有するモジュ
ールをn(正の整数)個含むモジュール群と、前記デー
タ転送要求を受け、所定の優先順位に従って、高速バス
によるデータ転送の許可を当該データ転送要求のモジュ
ールに与えるバス・アービタと、前記データ転送に必要
な情報を入力して、高速バス間に介在するバッファにお
けるデータ伝送方向を制御するバッファ制御回路と、を
備えるとともに、前記モジュール内部に、前記データ転
送に必要な情報を入力して、高速バス上のデータを受信
する際に生成されるストローブ信号の遅延時間を設定す
る遅延時間決定回路と、前記遅延時間決定回路の制御出
力により、遅延時間を制御された前記ストローブ信号を
出力するストローブ信号生成回路と、を備えて構成され
る。
【0009】また、前記高速バス間に介在するバッファ
は、高速データ転送周期を周期とするクロック信号によ
りストローブがかけられるレジスタ・バッファにより形
成してもよい。
【0010】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0011】図1は本発明の一実施例を示すブロック図
である。図1に示されるように、本実施例の高速バス転
送方式は、高速バス201および制御バス202に対応
して、モジュール1−1,1−2,1−3,……,1−
nを含むn個のモジュールより成るモジュール群と、モ
ジュールに対してデータ転送許可を与えるバス・アービ
タ2と、バッファ制御回路3と、高速バス201に介在
しており、バッファ制御回路3により動作制御されるバ
ッファ4とを備えており、各モジュール1−1,1−2
,1−3,……,1−nには、それぞれ対応する遅延決
定回路5−1,5−2,5−3,……,5−nと、スト
ローブ信号生成回路6−1,6−2,6−3,……,6
−nとが含まれている。
【0012】図1において、モジュール1−1よりデー
タ転送要求が出されるものとすると、モジュール1−1
からは転送要求信号101−1が出力されてバス・アー
ビタ2に送られる。この時点において、他のモジュール
からも転送要求信号がバス・アービタに送られてきてい
る場合には、それらの転送要求信号の優先順位を考慮し
た上で、該当するモジュールに対してデータ転送の許可
が与えられるが、この場合には、モジュール1−1にデ
ータ転送の許可が与えられたものとする。転送許可を与
えられたモジュール1−1においては、転送に必要な情
報を制御バス202に出力する。この場合の転送の相手
方がモジュール1−2である場合には、モジュール1−
2においては、前記転送に必要な情報を制御バス202
より受取り、高速バス201を使用するデータの高速転
送の用意が行われる。なお、この場合におけるモジュー
ル1−1と1−2との間のデータ転送においては、図1
より明らかなように、高速バス201にバッファ4が介
在しないために、制御バス201から前記転送に必要な
情報を受取ったバッファ制御回路3により、バッファ4
はディスエーブルされるとともに、遅延決定回路5−1
においては、モジュール1−1および1−2間の遅延量
がtd であるため、このtd 分だけ受信用ストロー
ブ信号を遅延させるようストローブ信号生成回路6−1
に情報伝達するため、モジュール1−1と1−2との間
の高速データ転送は正確に行われる。
【0013】一方、モジュール1−1と1−3との間に
おいても、同様のシーケンスにより高速バス転送が行わ
れるが、モジュール1−1と1−3との間には、高速バ
ス201においてバッファ4が介在している。この場合
においては、制御バス202より、転送に必要な情報を
受取ったバッファ制御回路3においては、データの転送
源と転送先とが認識され、所定の制御信号を介してバッ
ファ4におけるデータ転送方向が指定される。また、モ
ジュール間の遅延時間td に、バッファ4の遅延時間
分tb が加算されるが、遅延決定回路5−3により、
受信用ストローブ信号をtd +tb だけ遅延させる
ように、ストローブ信号生成回路6−3に情報伝達され
、結果として、モジュール1−2と1−3との間におい
ても、正確に高速データ転送が行われる。
【0014】また、バッファ4として、前記クロック信
号によりストローブをかけるようなレジスタ・バッファ
を用いるものとすると、バッファ4における遅延時間は
前記クロック信号の周期に等しくなるため、ストローブ
信号生成回路としては、上記におけるストローブ信号生
成回路6−1〜nよりも簡易な回路構成にて実現される
【0015】
【発明の効果】以上説明したように、本発明は、制御バ
スを介して伝達される転送に必要な情報により、バッフ
ァの伝送方向の制御し、またはデータ受信ストローブ信
号の遅延量を調整することにより、高速バスにバッファ
が介在する場合においても、高速バスを介して行われる
データ転送を正確に行うことができるという効果があり
、また、上記のようにバッファの挿入による問題点が除
去されるために、モジュール数が多くなっても、バッフ
ァの挿入により、高速バスに対する駆動能力の不足など
の問題が発生せず、並列計算機のように、多数のモジュ
ール間におけるデータ転送能力を向上させることができ
るという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【図2】従来例を示すブロック図である。
【図3】従来例を示すブロック図である。
【符号の説明】 1−1〜n,7−1〜n,10−1〜n    モジュ
ール2,8,11    バス・アービタ 3    バッファ制御回路 4,12    バッファ 5−1〜n    遅延決定回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  所定のデータ転送要求を出力し、当該
    データ転送要求が許可された場合には、データ転送に必
    要な情報を制御バスに出力するか、または制御バス上の
    前記情報を入力して、データ転送の準備を行う機能を有
    するモジュールをn(正の整数)個含むモジュール群と
    、前記データ転送要求を受け、所定の優先順位に従って
    、高速バスによるデータ転送の許可を当該データ転送要
    求のモジュールに与えるバス・アービタと、前記データ
    転送に必要な情報を入力して、高速バス間に介在するバ
    ッファにおけるデータ伝送方向を制御するバッファ制御
    回路と、を備えるとともに、前記モジュール内部に、前
    記データ転送に必要な情報を入力して、高速バス上のデ
    ータを受信する際に生成されるストローブ信号の遅延時
    間を設定する遅延時間決定回路と、前記遅延時間決定回
    路の制御出力により、遅延時間を制御された前記ストロ
    ーブ信号を出力するストローブ信号生成回路と、を備え
    ることを特徴とする高速バス転送方式。
  2. 【請求項2】  前記高速バス間に介在するバッファが
    、高速データ転送周期を周期とするクロック信号により
    ストローブがかけられるレジスタ・バッファにより形成
    される請求項1記載の高速バス転送方式。
JP1182091A 1991-02-01 1991-02-01 高速バス転送方式 Pending JPH04246757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1182091A JPH04246757A (ja) 1991-02-01 1991-02-01 高速バス転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1182091A JPH04246757A (ja) 1991-02-01 1991-02-01 高速バス転送方式

Publications (1)

Publication Number Publication Date
JPH04246757A true JPH04246757A (ja) 1992-09-02

Family

ID=11788423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1182091A Pending JPH04246757A (ja) 1991-02-01 1991-02-01 高速バス転送方式

Country Status (1)

Country Link
JP (1) JPH04246757A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003296267A (ja) * 2002-04-02 2003-10-17 Nec Electronics Corp バスシステム及びバスシステムを含む情報処理システム
JP2006085732A (ja) * 2005-11-04 2006-03-30 Nec Electronics Corp バスシステム及びバスシステムを含む情報処理システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003296267A (ja) * 2002-04-02 2003-10-17 Nec Electronics Corp バスシステム及びバスシステムを含む情報処理システム
US7337260B2 (en) 2002-04-02 2008-02-26 Nec Electronics Corporation Bus system and information processing system including bus system
JP2006085732A (ja) * 2005-11-04 2006-03-30 Nec Electronics Corp バスシステム及びバスシステムを含む情報処理システム

Similar Documents

Publication Publication Date Title
JPH02156750A (ja) 多重アクセス制御方法および該方法を実施する多重アクセス制御システム
US4556939A (en) Apparatus for providing conflict-free highway access
JPH02201567A (ja) 別々にクロック動作されるデータ転送用のモノリシックスキユ減少計画
US7590146B2 (en) Information processing unit
KR100458182B1 (ko) 통신제어장치및그것을사용한통신시스템
JP2991023B2 (ja) データ送信装置、データ送受信装置及びシステム
JPH04246757A (ja) 高速バス転送方式
WO1996035996A1 (en) Master oriented buffer
US6701407B1 (en) Multiprocessor system with system modules each having processors, and a data transfer method therefor
US7047340B1 (en) Databus and method for the communication of two assemblies by means of such a databus
JP2002269032A (ja) バスアービタ
JP3413894B2 (ja) シリアル伝送装置
JPS63147253A (ja) 装置間データ転送方式
JPH01177664A (ja) バス接続制御方式
KR100391712B1 (ko) 교환기의 아이피시 정합 장치
JP3050131B2 (ja) アービトレーション方式
JP2616010B2 (ja) パケットネットワーク
JP2758752B2 (ja) 共通バス競合調停方式
JP2862581B2 (ja) パケット交換スイッチの転送制御方式
JP3487761B2 (ja) 情報転送装置
JPS6079455A (ja) バス制御方式
JPS63128460A (ja) バスア−ビトレ−シヨン方式
JPH06175976A (ja) 同期式データ処理システム用の同期化装置
JPH0245857A (ja) バス・アービトレーション方式
JPH06266656A (ja) バス通信装置