CN105706255B - 半导体发光元件用基板的制造方法、半导体发光元件的制造方法、半导体发光元件用基板以及半导体发光元件 - Google Patents

半导体发光元件用基板的制造方法、半导体发光元件的制造方法、半导体发光元件用基板以及半导体发光元件 Download PDF

Info

Publication number
CN105706255B
CN105706255B CN201480055435.4A CN201480055435A CN105706255B CN 105706255 B CN105706255 B CN 105706255B CN 201480055435 A CN201480055435 A CN 201480055435A CN 105706255 B CN105706255 B CN 105706255B
Authority
CN
China
Prior art keywords
protrusion
major diameter
particle
path
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480055435.4A
Other languages
English (en)
Other versions
CN105706255A (zh
Inventor
梶田康仁
筱塚启
大纮太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Oji Paper Co Ltd
Original Assignee
Oji Paper Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oji Paper Co Ltd filed Critical Oji Paper Co Ltd
Priority to CN201910194013.XA priority Critical patent/CN110047981A/zh
Publication of CN105706255A publication Critical patent/CN105706255A/zh
Application granted granted Critical
Publication of CN105706255B publication Critical patent/CN105706255B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种能够提升在半导体发光元件中的光取出效率的半导体发光元件用基板的制造方法、半导体发光元件的制造方法、半导体发光元件用基板以及半导体发光元件。半导体发光元件用基板(11)具有可形成有包含半导体层的发光构造体的发光构造体形成面(11S)，发光构造体形成面(11S)具备：沿着一个结晶面展开的平坦部(14)、从平坦部(14)突出的多个大径突部(12)、以及小于大径突部(12)的多个小径突部(13)，所述多个小径突部(13)中的至少一部分从所述大径突部(12)的外表面突出。

Description

半导体发光元件用基板的制造方法、半导体发光元件的制造 方法、半导体发光元件用基板以及半导体发光元件
技术领域
本发明涉及半导体发光元件用基板的制造方法、半导体发光元件的制造方法、半导体发光元件用基板以及半导体发光元件。
背景技术
近年来，正在推进例如发光二极管等中利用的半导体发光元件的开发。如专利文献1的记载，半导体发光元件具备基板以及层积于基板上的发光构造体。基板由例如蓝宝石或碳化硅等形成，发光构造体是例如III-V族半导体薄膜的层积体。当电流供给到发光构造体时，发光构造体放射出光线，所放射出的光线则会透过基板而射出到半导体发光元件的外部。
[现有技术文献]
[专利文献]
[专利文献1]特开2011-49609号公报
发明内容
[发明所要解决的课题]
另一方面，在发光构造体所生成的光线，会因发光构造体和基板间的折射率的差异，而在发光构造体和基板间的界面产生全反射。由于当这种全反射反复发生时，将造成在发光构造体所生成的光线于发光构造体内部衰减，故而在半导体发光元件中的光取出效率降低。
本发明的目的在于，提供一种可提升在半导体发光元件中的光取出效率的半导体发光元件用基板的制造方法、半导体发光元件的制造方法、半导体发光元件用基板、以及半导体发光元件。
[用于解决课题的手段]
用于解决上述课题的半导体发光元件用基板的制造方法，包含：第一工序，使用由具有第一粒径的第一粒子构成的第一单粒子膜作为掩模，对基板的上表面进行蚀刻；以及第二工序，使用由具有第二粒径的第二粒子构成的第二单粒子膜作为掩模，对基板的所述上表面进行蚀刻，所述第二粒径与所述第一粒径不同。
在上述半导体发光元件用基板的制造方法中，优选还包含：在所述基板的所述上表面形成所述第一单粒子膜的工序；以及在所述第一工序后，在所述基板的所述上表面形成所述第二单粒子膜的工序，在所述第一工序的蚀刻后实施所述第二工序的蚀刻。
在上述半导体发光元件用基板的制造方法中，还包含：在所述第二单粒子膜上层叠所述第一单粒子膜的工序；可以同时实施所述第一工序的蚀刻和所述第二工序的蚀刻。
在上述半导体发光元件用基板的制造方法中，所述第一粒径可以大于所述第二粒径。
在上述半导体发光元件用基板的制造方法中，所述第一粒径可以小于所述第二粒径。
在上述半导体发光元件用基板的制造方法中，优选所述第一粒径为300nm以上且5μm以下，所述第二粒径为100nm以上且1μm以下，所述第二粒径为所述第一粒径的1/50以上且1/3以下。
在上述半导体发光元件用基板的制造方法中，优选所述第一粒径为100nm以上且1μm以下，所述第二粒径为300nm以上且5μm以下，所述第一粒径为所述第二粒径的1/10以上且1/3以下。
在上述半导体发光元件用基板的制造方法中，优选在所述第一工序和所述第二工序中的至少一个工序中，在该工序中作为掩模采用的单粒子膜消失之前，从所述基板的上表面去除该单粒子膜。
在上述半导体发光元件用基板的制造方法中，所述第一粒径小于所述第二粒径，所述第二工序的蚀刻可以在所述第二粒子消失之前终止。
在上述半导体发光元件用基板的制造方法中，优选通过所述第一工序和所述第二工序，在所述基板的上表面形成：沿着所述基板的一结晶面展开的平坦部；从所述平坦部突出的多个大径突部；以及小于所述大径突部的多个小径突部，所述多个小径突部包含从所述大径突部的外表面突出的第一小径突部。
在上述半导体发光元件用基板的制造方法中，所述多个小径突部可以包含从所述平坦部突出的第二小径突部。
在上述半导体发光元件用基板的制造方法中，优选所述大径突部具有与所述平坦部连接的基端和前端，而且具有从所述基端朝向所述前端变细的锥体状。
在上述半导体发光元件用基板的制造方法中，优选所述大径突部具有与所述平坦部连接的基端和前端，而且具有从所述基端朝向所述前端变细且在所述前端具有平坦面的锥台形状。
在上述半导体发光元件用基板的制造方法中，优选所述多个小径突部具有与所述多个小径突部突出的面连接的基端和前端，且具有从所述基端朝向所述前端变细的锥体状。
在上述半导体发光元件用基板的制造方法中，所述第一小径突部可以在所述大径突部的外表面中位于所述平坦面以外的位置。
在上述半导体发光元件用基板的制造方法中，优选所述多个小径突部具有与所述多个小径突部突出的面连接的基端和前端，并具有从所述基端朝向所述前端变细且在所述前端具有平坦面的锥台形状。
在上述半导体发光元件用基板的制造方法中，优选通过所述第一工序和所述第二工序，在所述基板的上表面形成从所述平坦部突出的桥接部，所述桥接部将在所述平坦部上相邻的所述大径突部连结。
用于解决上述课题的半导体发光元件的制造方法，包括：通过上述半导体发光元件用基板的制造方法来形成半导体发光元件用基板的工序，在该工序中利用所述蚀刻而在所述基板的所述上表面形成高低差；以及在所述上表面形成包含半导体层的发光构造体的工序。
用于解决上述课题的半导体发光元件用基板，具有可形成有包含半导体层的发光构造体的发光构造体形成面，所述发光构造体形成面具备：沿着所述基板的一个结晶面展开的平坦部；从所述平坦部突出的多个大径突部；以及小于所述大径突部的多个小径突部，所述多个小径突部中的至少一部分是从所述大径突部的外表面突出的第一小径突部。
在上述半导体发光元件用基板中，优选当所述第一小径突部在所述大径突部的外表面的位置越靠近所述大径突部的基端时，所述第一小径突部的高度越低。
在上述半导体发光元件用基板中，优选当所述第一小径突部在所述大径突部的外表面的位置越靠近所述大径突部的基端时，所述大径突部的外表面上的所述第一小径突部所具有的宽度越宽。
用于解决上述课题的半导体发光元件具备：上述半导体发光元件用基板；以及包含半导体层的发光构造体，所述半导体发光元件用基板支承所述发光构造体。
发明效果
通过本发明，能够提升在半导体发光元件中的光取出效率。再者，通过本发明，能够使得于半导体发光元件用基板上的成膜容易进行，并能够减少结晶缺陷，且能够提升在半导体发光元件中的光取出效率。
附图说明
图1是示出本发明的第一实施方式中的半导体发光元件用基板的剖面构造的剖视图。
图2是将第一实施方式中的半导体发光元件用基板的剖面构造放大示出的剖视图。
图3是将第一实施方式的半导体发光元件用基板中的小径突部放大示出的俯视图。
图4是示出第一实施方式的半导体发光元件用基板的俯视构造的俯视图。
图5是示出本发明的第一变形例中的半导体发光元件用基板的剖面构造的剖视图。
图6是示出本发明的第二变形例中的半导体发光元件用基板的剖面构造的剖视图。
图7是示出本发明的第三变形例中的半导体发光元件用基板的剖面构造的剖视图。
图8是示出本发明的第四变形例中的半导体发光元件用基板的俯视构造的俯视图。
图9是示出本发明的第四变形例中的半导体发光元件用基板的剖面构造的剖视图。
图10是示出本发明的第五变形例中的半导体发光元件用基板的剖面构造的剖视图。
图11是示出本发明的第五变形例中的半导体发光元件用基板的剖面构造的剖视图。
图12是示出本发明的第六变形例中的半导体发光元件用基板的俯视构造的俯视图。
图13是示出本发明的第二实施方式的半导体发光元件用基板的剖面构造的剖视图。
图14是示出第二实施方式的半导体发光元件用基板的俯视构造的俯视图。
图15是示出本发明的第七变形例中的半导体发光元件用基板的剖面构造的剖视图。
图16是示出本发明的第八变形例中的半导体发光元件用基板的剖面构造的剖视图。
图17是示出本发明的第九变形例中的半导体发光元件用基板的剖面构造的剖视图。
图18是示出本发明的第十变形例中的半导体发光元件用基板的俯视构造的俯视图。
图19是示出本发明的第十变形例中的半导体发光元件用基板的剖面构造的剖视图。
图20是示出本发明的第十一变形例中的半导体发光元件用基板的剖面构造的剖视图。
图21是示出本发明的第十一变形例中的半导体发光元件用基板的剖面构造的剖视图。
图22是示出本发明的第十二变形例中的半导体发光元件用基板的俯视构造的俯视图。
图23是示出本发明的第十二变形例中的半导体发光元件用基板的俯视构造的俯视图。
图24是示出本发明的第三实施方式中的半导体发光元件用基板的制造方法的一工序的示意图，该示意图示出了在大径粒子膜形成工序中，单粒子膜迁移至发光构造体形成面之前的单粒子膜的状态。
图25是示出第三实施方式的半导体发光元件用基板的制造方法的一工序的示意图，该示意图示出了在大径粒子膜形成工序中，单粒子膜迁移至发光构造体形成面的途中的半导体发光元件用基板的状态。
图26是示出第三实施方式的半导体发光元件用基板的制造方法的一工序的示意图，该示意图示出了在大径粒子蚀刻工序中，在单粒子膜迁移至发光构造体形成面之后的半导体发光元件用基板的状态。
图27是示出第三实施方式的半导体发光元件用基板的制造方法的一工序的示意图，该示意图示出了在大径粒子蚀刻工序中，蚀刻单粒子膜以及半导体发光元件用基板被蚀刻中途时的半导体发光元件用基板的状态。
图28是示出第三实施方式的半导体发光元件用基板的制造方法的一工序的示意图，该示意图示出了已在大径粒子蚀刻工序中被蚀刻过的半导体发光元件用基板。
图29是示出第三实施方式的半导体发光元件用基板的制造方法的一工序的示意图，该示意图示出了在小径粒子蚀刻工序中，单粒子膜迁移至发光构造体形成面之后的半导体发光元件用基板的状态。
图30是示出第三实施方式的半导体发光元件用基板的制造方法的一工序的示意图，该示意图示出了已在小径粒子蚀刻工序中被蚀刻过的半导体发光元件用基板。
图31是示出本发明的第四实施方式中的半导体发光元件用基板的制造方法的一工序的示意图，该示意图示出了在小径粒子蚀刻工序中，单粒子膜迁移至发光构造体形成面之后的半导体发光元件用基板的状态。
图32是示出第四实施方式的半导体发光元件用基板的制造方法的一工序的示意图，该示意图示出了在小径粒子蚀刻工序中，蚀刻单粒子膜和半导体发光元件用基板被蚀刻的中途时的半导体发光元件用基板的状态。
图33是示出第四实施方式的半导体发光元件用基板的制造方法的一工序的示意图，该示意图示出了已在小径粒子蚀刻工序中被蚀刻过的半导体发光元件用基板。
图34是示出第四实施方式的半导体发光元件用基板的制造方法的一工序的示意图，该示意图示出了在大径粒子蚀刻工序中，单粒子膜迁移至发光构造体形成面之后的半导体发光元件用基板的状态。
图35是示出第四实施方式的半导体发光元件用基板的制造方法的一工序的示意图，该示意图示出了已在大径粒子蚀刻工序中被蚀刻过的半导体发光元件用基板。
图36是示出本发明中的第五实施方式的半导体发光元件用基板的制造方法的一工序的示意图，该示意图示出了单粒子膜迁移至发光构造体形成面时的半导体发光元件用基板的状态。
图37是示出第五实施方式的半导体发光元件用基板的制造方法的一工序的示意图，该示意图示出了蚀刻单粒子膜和半导体发光元件用基板被蚀刻的中途时的半导体发光元件用基板的状态。
图38是示出第五实施方式的半导体发光元件用基板的制造方法的一工序的示意图，该示意图示出了已被蚀刻过的半导体发光元件用基板。
图39是示出本发明的第五实施方式中的半导体发光元件的剖面结构的剖视图。
图40是实施例1的半导体发光元件用基板的扫描式电子显微镜照片，是从垂直于基板的方向拍摄到的半导体发光元件用基板的图像。
图41是实施例1的半导体发光元件用基板的扫描式电子显微镜照片，是从斜视方向拍摄到的半导体发光元件用基板的图像。
图42是实施例2的半导体发光元件用基板的扫描式电子显微镜照片，是从垂直于基板的方向拍摄到的半导体发光元件用基板的图像。
图43是实施例2的半导体发光元件用基板的扫描式电子显微镜照片，是从斜视方向拍摄到的半导体发光元件用基板的图像。
图44是实施例3的半导体发光元件用基板的扫描式电子显微镜照片，是从垂直于基板的方向拍摄到的半导体发光元件用基板的图像。
图45是实施例3的半导体发光元件用基板的扫描式电子显微镜照片，是从斜视方向拍摄到的半导体发光元件用基板的图像。
图46是实施例4的半导体发光元件用基板的扫描式电子显微镜照片，是从垂直于基板的方向拍摄到的半导体发光元件用基板的图像。
图47是实施例4的半导体发光元件用基板的扫描式电子显微镜照片，是从斜视方向拍摄到的半导体发光元件用基板的图像。
图48是实施例5的半导体发光元件用基板的扫描式电子显微镜照片，是从垂直于基板的方向拍摄到的半导体发光元件用基板的图像。
图49是实施例5的半导体发光元件用基板的扫描式电子显微镜照片，是从斜视方向拍摄到的半导体发光元件用基板的图像。
图50是实施例6的半导体发光元件用基板的扫描式电子显微镜照片，是从垂直于基板的方向拍摄到的半导体发光元件用基板的图像。
图51是实施例6的半导体发光元件用基板的扫描式电子显微镜照片，是从斜视方向拍摄到的半导体发光元件用基板的图像。
图52是实施例6的半导体发光元件用基板的扫描式电子显微镜照片，是从正面方向拍摄到的半导体发光元件用基板的图像。
具体实施方式
(第一实施方式)
参照图1至图4，说明作为本发明的第一实施方式的半导体发光元件用基板的实施方式。
[半导体发光元件用基板的构成]
如图1所示，作为半导体发光元件用的基板的元件用基板11具有为发光构造体形成面11S的一侧面。在半导体发光元件的制造工序中，在发光构造体形成面11S上形成发光构造体。
元件用基板11的形成材料具有在半导体发光元件的制造工序所需的耐热性、耐机械性、耐化学性、以及耐光学性。元件用基板11的形成材料为例如从由Al2O3(蓝宝石)、SiC、Si、Ge、MgAl2O4、LiTaO3、LiNbO3、ZrB2、GaP、GaN、GaAs、InP、InSn、AlN、以及CrB2构成的群组中所选出的一种。其中，从耐热性、耐机械性、耐化学性、及耐光学性相对较高的观点以及具有透光性的观点来看，元件用基板11的形成材料优选为蓝宝石。发光构造体形成面11S本身具有适合于提供结晶性给发光构造体的结晶性。
发光构造体形成面11S具有由多个微细的凹凸构成的凹凸构造。微细的凹凸沿着发光构造体形成面11S的展开方向反复形成。发光构造体形成面11S所具有的凹凸构造由多个大径突部12、多个小径突部13、以及平坦部14构成。
平坦部14是沿着一个结晶面展开的平面。当元件用基板11的结晶为六方晶系时，平坦部14是例如由c面、m面、a面、及r面构成的群组中所选出的一个连续的平面。当元件用基板11的结晶为立方晶系时，平坦部14是例如由(001)面、(111)面、及(110)面构成的群组中选择的一个连续的平面。另外，平坦部14所具有的结晶面可以是高于上述指数面的高指数面，只要是适合于对发光构造体赋予结晶性的结晶面即可。平坦部14所具有的结晶面在发光构造体形成面11S上可促使半导体层具有结晶性。
多个大径突部12分别从平坦部14突出。多个大径突部12分别具有由与平坦部14连接的基端朝向前端变细的锥体状。
多个小径突部13的一部分从平坦部14突出，多个小径突部13的剩余部分从大径突部12突出。多个小径突部13分别具有从与大径突部12或平坦部14连接的基端朝向前端变细的锥体状。在从发光构造体形成面11S的对面方向观察的俯视图中，小径突部13的外接圆的半径小于大径突部12的外接圆的半径。
此外，突部12、13分别所具有的形状可以是半球状，也可以是圆锥状，还可以是角锥状。换言之，当以通过突部12、13的顶点且垂直于平坦部14的平面来截断突部12、13时，出现在其截面的垂直剖面中的母线，可以是曲线，也可以是直线，只要该母线位于由以突部12、13的顶点为顶点的三角形以及以通过突部12、13的顶点的半圆所包围的区域内即可。此外，大径突部12和小径突部13彼此的形状可以互不相同。再者，各个大径突部12分别所具有的形状可以互不相同，各个小径突部13分别所具有的形状也可以互不相同。
如图2所示，相邻的大径突部12之间的距离，即沿着与平坦部14平行的方向的距离为大径突部12的间距PL。大径突部12的外表面、平坦部14的表面为与小径突部13连接的面。在与小径突部13连接的面的法线方向中，与该小径突部13连接的面和该小径突部13的表面之间的距离的最大值，为该小径突部13的高度HS。多个小径突部13中的每一个具有高度HS的部位，分别为该小径突部13的顶点；而相邻的小径突部13的顶点间的距离，即沿着与平坦部14平行的方向的距离为小径突部13的间距PS。
大径突部12的间距PL中的最频值(出现频率最大的值)优选为300nm以上且5.0μm以下，而小径突部13的间距PS的最频值优选为100nm以上且1.0μm以下。当突部12、13的间距PL、PS落在上述范围时，就能够以抑制在发光构造体形成面11S中发生光线的全反射的程度，在发光构造体形成面11S上以必要的配置及密度来形成突部12、13。
大径突部12的间距PL的最频值，例如以下所述，可通过基于原子力显微镜图像的图像处理来求得。首先，针对从沿着平坦部14的面中任意选取的矩形区域，取得原子力显微镜图像。此时，在取得原子力显微镜图像的矩形区域中，矩形区域的一边的边长为间距PL的最频值的30倍至40倍。接着，通过使用了傅立叶转换的原子力显微镜图像的波形分离，得到基于原子力显微镜图像的快速傅立叶转换图像。接下来，求出在快速傅立叶转换图像中的零次峰值和一次峰值之间的距离，将该距离的倒数设为一个矩形区域的间距PL。之后，针对互不相同的25处以上的矩形区域测量间距PL，这样得到的测量值的平均值为间距PL的最频值。此外，各个矩形区域彼此之间优选为至少分隔1mm，更优选为分隔5mm至1cm。
同样地，针对在大径突部12的外表面或平坦部14中任意选择的矩形区域取得原子力显微镜图像，依据该原子力显微镜图像进行与上述相同的图像处理，进而求得小径突部13的间距PS的最频值。
大径突部12的从平坦部14起的高度HL优选为100nm以上且4.0μm以下；而在小径突部13中，从与小径突部13连接的大径突部12的外表面或平坦部14起的高度HS，优选为10nm以上且800nm以下。当突部12、13的高度HL、HS在上述范围内时，容易抑制在发光构造体形成面11S发生光线的全反射。此外，大径突部12的高度HL及小径突部13的高度HS分别为：在上述垂直剖面中，沿着与将突部12、13的基端的两端连接的直线垂直的方向上的突部12、13的最大长度。
大径突部12的高度HL的最频值，例如以下所述，可通过基于原子力显微镜图像的图像处理而求得。首先，针对从沿着平坦部14的面任意选择的矩形区域，取得原子力显微镜图像，由该原子力显微镜图像取得凹凸构造的剖面形状。接着，针对在剖面形状上连续的5个以上的大径突部12，测量大径突部12中的顶点高度和与该大径突部12连接的平坦部14的高度之差。接下来，针对5处以上的不同的矩形区域，同样地测量大径突部12的高度，总计测量25个以上的大径突部12的高度。然后，利用傅立叶转换图像制作出二维的赤道方向轮廓(profile)，由其一次峰值的倒数求得在大径突部12中的高度HL的最频值。此外，各个矩形区域彼此之间优选至少分隔1mm，更优选为分隔5mm至1cm。
同样地，针对从大径突部12的外表面或平坦部14任意选择的矩形区域，取得原子力显微镜图像，基于该原子力显微镜图像进行与上述相同的图像处理，进而求得小径突部13的高度HS的最频值。
在与大径突部12连接的多个小径突部13中，优选为：小径突部13越靠近大径突部12的基端，该小径突部13的高度HS越小。此外，在上述垂直剖面中，将大径突部12的基端的两端连结的线段的长度为大径突部12的宽度DL，将小径突部13的基端的两端连结的线段的长度为小径突部13的宽度DS。在与大径突部12的外表面连接的多个小径突部13中，优选为：小径突部13越靠近大径突部12的基端，该小径突部13的宽度DS越大。此时，在与大径突部12连接的多个小径突部13中，小径突部13的位置越靠近大径突部12的基端，该小径突部13的高度HS越小且小径突部13的宽度DS越大，小径突部13的形状为扁平状。
此外，当利用通过小径突部13的顶点且平行于平坦部14的面截断小径突部13时，在该剖面中，将小径突部13的基端的两端连结的线段的长度优选为：和与大径突部12之间的连接位置无关而几乎恒定。在此情况下，在多个小径突部13中，越靠近大径突部12的基端处的小径突部13，该小径突部13的高度HS越小且小径突部13的宽度DS越大。此外，在多个小径突部13之中，小径突部13的形状为：小径突部13的位置越靠近大径突部12的前端，该小径突部13则越呈大致半球状；小径突部13的位置越靠近大径突部12的基端，该小径突部13则越呈由大径突部12的前端朝向基端延伸的大致半椭圆体形状。换言之，在多个小径突部13中，靠近大径突部12的基端的小径突部13中，形成于大径突部12的外表面的小径突部13形成为由大径突部12的前端朝向基端延伸的筋状或水滴状。
此外，平坦部14的距离(PL-DL)与间距PL之比((PL-DL)/PL)优选为1/10以上且1/2以下，更优选为1/6以上且1/3以下。
大径突部12的高度HL与宽度DL之比为大径突部12的纵横比，小径突部13的高度HS与宽度DS之比为小径突部13的纵横比。大径突部12的纵横比优选为0.3以上且0.9以下，更优选为以0.5以上且0.8以下。在大径突部12的顶部附近的小径突部13的纵横比优选为0.3以上且0.9以下，更优选为0.5以上且0.8以下。当大径突部12的纵横比为0.5以上且小径突部13的纵横比为0.5以上时，容易抑制在发光构造体形成面11S发生光线的全反射。此外，当大径突部12的纵横比为0.6以下且小径突部13的纵横比为0.6以下时，容易将构成发光构造体的半导体层尤其是缓冲层、未掺杂GaN填入突部12、13之间。
参照图3，详细说明有关具有上述筋状或水滴状的小径突部13的形状。
如图3所示，在从大径突部12的表面的对面方向观察到的主视图中，小径突部13具有大致椭圆形状，在大径突部12的表面具有从大径突部12的前端朝向基端延伸的长轴。各小径突部13的形状根据其位置而有所不同。越是位于大径突部12的前端附近的小径突部13，具有越接近圆形的形状。在具有椭圆形状的多个小径突部13中，最为靠近大径突部12的前端的部位为小径突部13的前端13f，最为靠近大径突部12的基端的部位为小径突部13的基端13b。在具有椭圆形状的小径突部13中，前端13f和基端13b之间的距离为长轴方向上的宽度，也就是先前所述的小径突部13的宽度DS。
在具有椭圆形状的小径突部13中，前端13f和基端13b间的中央为小径突部13的中央部位13M。在大径突部12的圆周方向上，具有椭圆形状的小径突部13所具有的两端部之间的距离为沿着短轴方向的宽度，也就是小径突部13的短径宽度WS。在各个小径突部13中，具有最大短径宽度WS的最大宽度部位在小径突部13的长轴方向上位于中央部位13M和基端13b之间。对于在各个小径突部13的长轴方向的宽度DS中的最大宽度部位的位置，每个小径突部13是互不相同。例如，在与大径突部12连接的多个小径突部13之中，越是靠近大径突部12前端的小径突部13，其最大宽度部位就越靠近中间部位13M，相反，越是靠近大径突部12基端的小径突部13，其最大宽度部位则越靠近基端13b。在各个小径突部13的长轴方向的宽度DS中的具有高度HS的部位，即顶点位置也是每个小径突部13互不相同，越是靠近大径突部12前端的小径突部13的顶点的位置就会越靠近前端13f。
如图4所示，在发光构造体形成面11S的俯视图中，小径突部13从大径突部12的外周缘突出。也就是说，由大径突部12和与该大径突部12连接的小径突部13构成的突部的外形为形成高低起伏的凹凸状。
大径突部12和小径突部13可以是规则地配置排列，也可以不规则地排列。为了抑制在发光构造体形成面11S中发生的光线的全反射，优选为：在发光构造体形成面11S的俯视图中，大径突部12和小径突部13均是二维最密地填充。通过这种构造，由于能够抑制形成在发光构造体形成面11S的发光构造体的膜应力集中于一个小径突部13的情况，因此，能够抑制小径突部13所需要的机械强度。
[半导体发光元件用基板的作用]
在使用了第一实施方式的元件用基板11的半导体发光元件中，相比于发光构造体形成面11S为平坦的情况而言，在光构造体形成面11S的形成有大径突部12的部分，由发光构造体所产生的光线向发光构造体形成面11S入射的入射角变小。其结果，可抑制光线的入射角变成大于临界角，因而能够抑制在发光构造体和元件用基板11间的界面反复发生全反射。
此外，由于发光构造体形成面11S具有小径突部13，因而除了如上所述的光线的反射角度的变化以外，在发光构造体产生的光线触碰至小径突部13而容易引起衍射。特别是在第一实施方式中，由于从平坦部14突出有小径突部13，故而更容易引起这类的光线衍射。
像这样，通过使发光构造体形成面11S具有大径突部12和小径突部13，从而在发光构造体产生的光线的行进方向分散，所以能够抑制在发光构造体和元件用基板11间的界面发生全反射，其结果能够提升光的取出效率。
此外，由于小径突部13的形状为由大径突部12的前端朝向基端而变扁平，因此大径突部12的基端的部分相比于大径突部12的前端的部分，大径突部12的外表面上的凹凸起伏较平缓。因此，大径突部12的基端的部分相比于大径突部12的前端的部分而言，相邻的小径突部13之间形成的沟的深度较浅。因此，当将缓冲层、含未掺杂GaN的半导体层于发光构造体形成面11S上形成膜时，容易将缓冲层、含未掺杂GaN的半导体层埋入至在大径突部12的基端附近的上述沟内。因此，与在相邻的小径突部13之间形成的沟的深度无关于小径突部13的位置而恒定的情况相比，将可更均匀地进行缓冲层、含未掺杂GaN的半导体层的成膜。
此外，在发光构造体形成面11S的俯视图中，因为由大径突部12和小径突部13构成的突部的外形为高低起伏的凹凸状，故可抑制在缓冲层、含未掺杂GaN的半导体层于发光构造体形成面11S上形成膜时产生结晶缺陷。通常，在通过结晶成长来形成缓冲层、含未掺杂GaN的半导体层的膜时，以发光构造体形成面11S的平坦部分为起点，在与平坦面平行的方向和与平坦面垂直的方向进行结晶成长。因此，在平坦部分产生的多个结晶在平行于平坦面的方向前进而相互碰撞时，容易引起晶体转变(crystal transformation)，然而此时的发光构造体形成面11S的凹凸构造将会成为障碍而限制了晶体转变的行进方向。其结果，可抑制晶体转变向其容易发生的方向进行进而造成结晶缺陷增大的情况。尤其，在第一实施方式中，由于上述突部的外形为高低起伏的凹凸状的复杂形状，所以藉此来抑制结晶缺陷的效果高。
如上述说明，通过第一实施方式可获得下述效果。
(1)由于发光构造体形成面11S具有大径突部12和小径突部13，所以在发光构造体产生的光线的行进方向会因光线的反射或衍射等而分散。其结果，可抑制在发光构造体和元件用基板11间的界面发生全反射，所以能够提升光的取出效率。
(2)因为小径突部13从平坦部14突出，故能够提升(1)的效果。
(3)由于小径突部13的高度HS从大径突部12的前端朝向基端变小，因此在大径突部12的外表面上的凹凸起伏较为平缓。其结果，使得容易形成缓冲层、含未掺杂GaN的半导体层的膜。此外，由于小径突部13的宽度DS从大径突部12的前端朝向基端变大，因此在大径突部12的外表面上的凹凸变得更为平缓。
(4)在发光构造体形成面11S的俯视图中，因为由大径突部12和小径突部13构成的突部的外形为高低起伏的凹凸状，故可抑制在发光构造体形成面11S上形成缓冲层、含未掺杂GaN的半导体层时产生结晶缺陷。
(第一变形例)
参照图5，针对作为第一实施方式的变形例的第一变形例进行说明。第一变形例与第一实施方式相比，大径突部的形状不同。以下，以与第一实施方式的差异点为中心进行说明，对于与第一实施方式相同的构造则给予相同符号并省略其说明。
如图5所示，大径突部22为锥台形状，前端部分形成为平坦状，不具有顶点。大径突部22的形状可以是切掉半球顶部而成的形状，可以是圆锥台形状或角锥台形状。换言之，在上述垂直剖面中，构成大径突部22侧面的母线可以是曲线，也可以是直线。此外，各个大径突部22所具有的形状可以相互不同。
在上述构造中，优选为：在与大径突部22连接的多个小径突部13中，越是靠近大径突部22的基端的小径突部13，该小径突部13的高度HS越小。此外，在垂直剖面中，优选为：在与大径突部22外表面连接的多个小径突部13中，越是靠近大径突部22基端的小径突部13，该小径突部13的宽度DS越大。
通过这种构造也能够获得与在第一实施方式中的(1)至(4)的效果等同的效果。
(第二变形例)
参照图6，针对作为第一实施方式的变形例的第二变形例进行说明。第二变形例与第一实施方式相比，小径突部的形状不同。以下，以与第一实施方式的差异点为中心进行说明，对于与第一实施方式相同的构造则给予相同符号并省略其说明。
如图6所示，小径突部23为锥台形状，前端部分形成为平坦状，不具有顶点。小径突部23的形状可以是切掉半球顶部而成的形状，可以是圆锥台形状或角锥台形状。换言之，在上述垂直剖面中，构成小径突部23侧面的母线可以是曲线，也可以是直线。此外，各个小径突部23所具有的形状可以相互不同。
在上述构造中，优选为：在与大径突部12连接的多个小径突部23中，越是靠近大径突部12的基端的小径突部23，该小径突部23的高度HS越小。此外，在垂直剖面中，优选为：在与大径突部12外表面连接的多个小径突部23中，越是靠近大径突部12的基端的小径突部23，该小径突部23的宽度DS越大。
通过这种构造也能够获得与在第一实施方式中的(1)至(4)的效果等同的效果。
(第三变形例)
参照图7，针对作为第一实施方式的变形例的第三变形例进行说明。第三变形例相比于第一实施方式而言，大径突部以及小径突部的形状不同。以下，以与第一实施方式的差异点为中心进行说明，对于与第一实施方式相同的构造则给予相同符号并省略其说明。
如图7所示，大径突部22为锥台形状，前端部分形成为平坦状，不具有顶点。此外，小径突部23为锥台形状，前端部分形成为平坦状，不具有顶点。
突部22、23的形状可以是切掉半球顶部而成的形状，可以是圆锥台形状或角锥台形状。换言之，在上述垂直剖面中，构成突部22、23侧面的母线可以是曲线，也可以是直线。此外，大径突部22和小径突部23可以具有互不相同的锥台形状。再者，各个大径突部22所具有的形状可以相互不同，各个小径突部23所具有的形状可以相互不同。
在上述构造中，也优选为：在与大径突部22连接的多个小径突部23中，越是靠近大径突部22基端的小径突部23，该小径突部23的高度HS越小。此外，在垂直剖面中，优选为：在与大径突部22外表面连接的多个小径突部23中，越是靠近大径突部22基端的小径突部23，该小径突部23的宽度DS越大。
通过这种构造也能够获得与在第一实施方式中的(1)至(4)的效果等同的效果。
(第四变形例)
参照图8和图9，针对作为第一实施方式的变形例的第四变形例进行说明。第四变形例相比于第一实施方式而言，大径突部的形状不同。以下，以与第一实施方式的差异点为中心进行说明，对于与第一实施方式相同的构造则给予相同符号并省略其说明。
如图8所示，大径突部22为锥台形状，前端部分具有平坦的面22S。大径突部22的形状可以是切掉半球顶部而成的形状，可以是圆锥台形状或角锥台形状。换言之，在上述垂直剖面中，构成大径突部22侧面的母线可以是曲线，也可以是直线。此外，各个大径突部22所具有的形状可以相互不同。
大径突部22所具有的平坦的面22S是沿着一个结晶面展开的平面。当元件用基板11的结晶为六方晶系时，平坦的面22S为例如从由c面、m面、a面、及r面构成的群组中选择的一个连续的平面。当元件用基板11的结晶为立方晶系时，平坦的面22S为例如从由(001)面、(111)面、及(110)面构成的群组中选择的一个连续的平面。此外，平坦的面22S所具有的结晶面，可以是比上述指数面还高的高指数面，只要是具有适用于将结晶性赋予至发光构造体的一个结晶面即可。
位于大径突部22外表面的多个小径突部13沿着大径突部22的圆周方向排列。在大径突部22中，在与平坦部14连接的基端22E上，第一阶的小径突部13沿着大径突部22的圆周方向排列。此外，在大径突部22的外表面，在比第一阶的小径突部13更为靠近大径突部22的前端的部位上，第二阶的小径突部13沿着大径突部22的圆周方向排列。
如图9所示，位于大径突部22外表面的多个小径突部13，在大径突部22的外表面中，从平坦的面22S以外的地方突出。多个小径突部13分别具有从与大径突部22外表面连接的基端朝向前端变细的锥体状。此外，在大径突部22的外表面上，多个小径突部13可以仅由第一阶的小径突部13构成，可以由三阶以上的小径突部13构成。
在上述构造中，也优选为：在与大径突部22连接的多个小径突部13中，越是靠近大径突部22基端的小径突部13，该小径突部13的高度HS越小。此外，在垂直剖面中，优选为：在与大径突部22外表面连接的多个小径突部13中，越是靠近大径突部22基端的小径突部13，该小径突部13的宽度DS越大。
通过这种构造也能够获得与在第一实施方式中的(1)至(4)的效果等同的效果。此外，由于大径突部22的前端具有平坦的面22S，因此能够促使在大径突部22前端的半导体层具有结晶性。
(第五变形例)
参照图10及图11，针对作为第一实施方式的变形例的第五变形例进行说明。第五变形例相比于第一实施方式而言，大径突部以及小径突部的形状不同。以下，以与第一实施方式的差异点为中心进行说明，对于与第一实施方式相同的构造则给予相同符号并省略其说明。
如图10所示，大径突部22为锥台形状，前端部分具有平坦的面22S。此外，小径突部23为锥台形状，前端部分具有平坦的面。
大径突部22和小径突部23的形状可以是切掉半球顶部而成的形状，可以是圆锥台形状或角锥台形状。换言之，在上述垂直剖面中，构成大径突部22及小径突部23侧面的母线可以是曲线，也可以是直线。此外，大径突部22和小径突部23也能够具有互不相同的锥台形状。再者，各个大径突部22所具有的形状可以相互不同，各个小径突部23所具有的形状可以相互不同。
在上述构造中，也优选为：在与大径突部22连接的多个小径突部23中，越是靠近大径突部22基端的小径突部23，该小径突部23的高度HS越小。此外，在垂直剖面中，优选为：在与大径突部22外表面连接的多个小径突部13中，越是靠近大径突部22基端的小径突部23，该小径突部23的宽度DS越大。
此外，如图11所示，在小径突部23之中，第二阶的小径突部23为锥台形状，前端部分具有平坦的面，另一方面，从可简便地设定用于形成小径突部23的条件的观点来看，优选在小径突部23之中，从平坦部14突出的小径突部23以及第一阶的小径突部23为锥体状。
通过这种构造也能够获得与在第一实施方式中的(1)至(4)的效果等同的效果。另外，由于大径突部22的前端具有平坦的面22S，因此能够促进在大径突部22前端中的半导体层具有结晶性。此外，由于小径突部23前端具有平坦的面，因此也能够促进在小径突部23前端中的半导体层具有结晶性。
(第六变形例)
参照图12，针对作为第一实施方式的变形例的第六变形例进行说明。第六变形例相比于第一实施方式而言，不同之处在于，发光构造体形成面11S具有桥接部。以下，以与第一实施方式的差异点为中心进行说明，对于与第一实施方式相同的构造则给予相同符号并省略其说明。
如图12所示，在发光构造体形成面11S所具有的凹凸构造中，除了大径突部12、小径突部13、平坦部14以外，还包含多个桥接部15。
多个桥接部15分别从平坦部14突出，且将相邻的大径突部12之间连接。桥接部15具有将具有锥体状的大径突部12的中心彼此连接的突条形状，桥接部15的高度低于大径突部12的高度。此外，桥接部15具有的形状不限于直线形状，也可以是曲线形状、或折线形状。各个桥接部15所具有的形状可以相互不同。
通过这种构造也能够获得与在第一实施方式中的(1)至(4)的效果等同的效果。此外，通过形成有桥接部15，从而在发光构造体所产生的光线在桥接部15位置也会因反射等而改变行进方向，因此光的取出效率更加提高。此外，通过形成有桥接部15，从而发光构造体形成面11S的凹凸构造变得更加复杂，所以与由大径突部12及小径突部13构成的突部的外形为凹凸状所产生的效果同样地可以提高抑制结晶缺陷的效果。
此外，也可以将第一实施方式及第一至第六变形组合。例如，可以在第一至第五变形例的半导体发光元件用基板上，设置第六变形例的桥接部15。另外，例如，也可以在一半导体发光元件用基板上混合设置：由第一实施方式的大径突部12和小径突部13构成的突部以及由第一至第五的各个变形例中的大径突部和小径突部构成的突部。
(第二实施方式)
参照图13和图14，说明本发明的第二实施方式的半导体发光元件用基板的实施方式。第二实施方式相比于第一实施方式而言，小径突部的配置方式不同。以下，以与第一实施方式的差异点为中心进行说明，对于与第一实施方式相同的构造则给予相同符号并省略其说明。
[半导体发光元件用基板的构成]
如图13所示，元件用基板11所具有的全部的小径突部13皆为从大径突部12突出，而没有小径突部13从平坦部14突出。
有关大径突部12的形状或配置的条件，与第一实施方式的大径突部12的形状或配置相同。此外，有关小径突部13的形状或配置的条件，与第一实施方式中的连接于大径突部12的小径突部13的形状或配置相同。
也就是说，在第二实施方式中，优选为：在与大径突部12连接的多个小径突部13中，越是靠近大径突部12基端的小径突部13，该小径突部13的高度HS越小。此外，在上述垂直剖面中，优选为：在与大径突部12外表面连接的多个小径突部13中，越是靠近大径突部12基端的小径突部13，该小径突部13的宽度DS越大。
如图14所示，在发光构造体形成面11S的俯视图中，在平坦部14上没有形成小径突部13。小径突部13由大径突部12外周缘突出，由大径突部12以及与该大径突部12连接的小径突部13构成的突部的外形为高低起伏的凹凸状。
[半导体发光元件用基板的作用]
在第二实施方式中，由于在平坦部14上没有形成小径突部13，所以在发光构造体形成面11S的平坦部分的面积增加。如上所述，在将缓冲层、含未掺杂GaN的半导体层于发光构造体形成面11S上成膜时，结晶成长以发光构造体形成面11S的平坦部分为起点进行。此点，相比于第一实施方式而言，第二实施方式由于在发光构造体形成面11S具有较多的平坦部分，因此比较容易进行缓冲层、含未掺杂GaN的半导体层的成膜。
如以上说明所述，根据第二实施方式，除了可获得在第一实施方式中的(1)、(3)、(4)的效果之外，还可获得下述的效果。
(5)由于在平坦部14未形成有小径突部13，因此在发光构造体形成面11S的平坦部分的面积增加，其结果容易进行缓冲层、含未掺杂GaN的半导体层的成膜。
(第七变形例)
参照图15，针对作为第二实施方式的变形例的第七变形例进行说明。第七变形例相比于第二实施方式而言，大径突部的形状不同。以下，以与第二实施方式的差异点为中心进行说明，对于与第二实施方式相同的构造则给予相同符号并省略其说明。
如图15所示，大径突部22为锥台形状，前端部分形成为平坦状，不具有顶点。大径突部22的形状可以是切掉半球顶部而成的形状，也可以是圆锥台形状或角锥台形状。换言之，在上述垂直剖面中，构成大径突部22侧面的母线可以是曲线，也可以是直线。此外，各个大径突部22所具有的形状可以相互不同。
在上述构造中，也优选为：在与大径突部22连接的多个小径突部13中，越是靠近大径突部22基端的小径突部13，该小径突部13的高度HS越小。此外，在垂直剖面中，优选为：在与大径突部22外表面连接的多个小径突部13中，越是靠近大径突部22基端的小径突部13，该小径突部13的宽度DS越大。
也就是说，第七变形例具有：不在第一变形例中形成位于平坦部14的小径突部13的构成。
通过这种构造也能够获得与在第一实施方式中的(1)、(3)、(4)的效果、以及在第二实施方式中的(5)的效果等同的效果。
(第八变形例)
参照图16，针对作为第二实施方式的变形例的第八变形例进行说明。第八变形例相比于第二实施方式而言，小径突部的形状不同。以下，以与第二实施方式的差异点为中心进行说明，对于与第二实施方式相同的构造则给予相同符号并省略其说明。
如图16所示，小径突部23为锥台形状，前端部分形成为平坦状，不具有顶点。小径突部23的形状可以是切掉半球顶部而成的形状，也可以是圆锥台形状或角锥台形状。换言之，在上述垂直剖面中，构成小径突部23侧面的母线可以是曲线，也可以是直线。此外，各个小径突部23所具有的形状可以相互不同。
在上述构造中，也优选为：在与大径突部12连接的多个小径突部23中，越是靠近大径突部12的基端的小径突部23，该小径突部23的高度HS越小。此外，在垂直剖面中，优选为：在与大径突部12外表面连接的多个小径突部13中，越是靠近大径突部12的基端的小径突部23，该小径突部23的宽度DS越大。
也就是说，第八变形例具有：不在第二变形例中形成位于平坦部14的小径突部23的构成。
通过这种构造也能够获得与在第一实施方式中的(1)、(3)、(4)的效果、及在第二实施方式中的(5)的效果等同的效果。
(第九变形例)
参照图17，针对作为第二实施方式的变形例的第九变形例进行说明。第九变形例相比于第二实施方式而言，大径突部以及小径突部的形状不同。以下，以与第二实施方式的差异点为中心进行说明，对于与第二实施方式相同的构造则给予相同符号并省略其说明。
如图17所示，大径突部22为锥台形状，前端部分形成为平坦状，不具有顶点。此外，小径突部23为锥台形状，前端部分形成为平坦状，不具有顶点。
大径突部22和小径突部23的形状可以是切掉半球顶部而成的形状，可以是圆锥台形状或角锥台形状。换言之，在上述垂直剖面中，构成大径突部22和小径突部23侧面的母线可以是曲线，也可以是直线。此外，大径突部22和小径突部23可以具有互不相同的锥台形状。再者，各个大径突部22所具有的形状可以相互不同，各个小径突部23所具有的形状可以相互不同。
在上述构造中，也优选为：在与大径突部22连接的多个小径突部23中，越是靠近大径突部22基端的小径突部23，该小径突部23的高度HS越小。此外，在垂直剖面中，优选为：在与大径突部22外表面连接的多个小径突部13中，越是靠近大径突部22基端的小径突部23，该小径突部23的宽度DS越大。
也就是说，第九变形例具有：不在第三变形例中形成位于平坦部14的小径突部23的构成。
通过这种构造也能够获得与在第一实施方式中的(1)、(3)、(4)的效果、以及在第二实施方式中的(5)的效果等同的效果。
(第十变形例)
参照图18和图19，针对作为第二实施方式的变形例的第十变形例进行说明。第十变形例相比于第二实施方式而言，大径突部的形状不同。以下，以与第二实施方式的差异点为中心进行说明，对于与第二实施方式相同的构造则给予相同符号并省略其说明。
如图18所示，大径突部22为锥台形状，前端部分具有平坦的面22S。大径突部22的形状可以是切掉半球顶部而成的形状，可以是圆锥台形状或角锥台形状。换言之，在上述垂直剖面中，构成大径突部22侧面的母线可以是曲线，也可以是直线。此外，各个大径突部22所具有的形状可以相互不同。
大径突部22所具有的平坦的面22S是沿着一个结晶面展开的平面。当元件用基板11的结晶为六方晶系时，平坦的面22S为例如选自由c面、m面、a面、以及r面构成的群组的一个连续的平面。当元件用基板11的结晶为立方晶系时，平坦的面22S为例如选自由(001)面、(111)面、以及(110)面构成的群组中的一个连续的平面。此外，平坦的面22S所具有的结晶面为高于上述指数面的高指数面，只要是适合于对发光构造体赋予结晶性的一个结晶面即可。
位于大径突部22外表面的多个小径突部13沿着大径突部22的圆周方向排列。在大径突部22中，在与平坦部14连接的基端22E上，第一阶的小径突部13沿着大径突部22的圆周方向排列。此外，在大径突部22的外表面，第二阶的小径突部13沿着大径突部22的圆周方向，排列在比第一阶的小径突部13更为靠近大径突部22前端的部位。
如图19所示，位于大径突部22外表面的多个小径突部13在大径突部22的外表面中从平坦的面22S以外的部位突出。多个小径突部13分别具有从与大径突部22的外表面连接的基端朝向前端变细的锥体状。此外，在大径突部22的外表面上，多个小径突部13可以仅由第一阶的小径突部13构成，可以由三阶以上的小径突部13构成。
在上述构造中，也优选为：在与大径突部22连接的多个小径突部13中，越是靠近大径突部22基端的小径突部13，该小径突部13的高度HS越小。此外，在垂直剖面中，优选为：在与大径突部22外表面连接的多个小径突部13中，越是靠近大径突部22基端的小径突部13，该小径突部13的宽度DS越大。
也就是说，第十变形例具有：不在第四变形例中形成位于平坦部14的小径突部13的构成。
通过这种构造也能够获得与在第二实施方式中的(5)的效果等同的效果。而且，该平坦的面22S在半导体层的结晶成长中具有与平坦部14所具有的功能相同的功能。因此，能够对大径突部22的前端上的半导体层提供与平坦部14上的半导体层所要求的结晶性相同的结晶性。
(第十一变形例)
参照图20及图21，针对作为第二实施方式的变形例的第十一变形例进行说明。第十一变形例相比于第二实施方式而言，大径突部以及小径突部的形状不同。以下，以与第二实施方式的差异点为中心进行说明，对于与第二实施方式相同的构造则给予相同的符号并省略其说明。
如图20所示，大径突部22为锥台形状，前端部分具有平坦的面22S。此外，小径突部23为锥台形状，前端部分具有平坦的面。
大径突部22和小径突部23的形状可以是切掉半球顶部而成的形状，可以是圆锥台形状或角锥台形状。换言之，在上述垂直剖面中，构成大径突部22和小径突部23侧面的母线可以是曲线，也可以是直线。此外，大径突部22和小径突部23可以具有形状不同的锥台形状。再者，各个大径突部22所具有的形状可以相互不同，各个小径突部23所具有的形状可以相互不同。
在上述构造中，也优选为：在与大径突部22连接的多个小径突部13中，越是靠近大径突部22基端的小径突部13，该小径突部23的高度HS越小。此外，在垂直剖面中，优选为：在与大径突部22外表面连接的多个小径突部13中，越是靠近大径突部22基端的小径突部13，该小径突部23的宽度DS越大。
此外，如图21所示，小径突部23之中的第二阶的小径突部23为锥台形状，前端部分具有平坦的面，另一方面，从能够简便地设定用于形成小径突部23的条件的观点来看，在小径突部23之中，从平坦部14突出的小径突部23以及第一阶的小径突部23优选为锥体状。
也就是说，第十一变形例具有：不在第五变形例中形成位于平坦部14的小径突部23的构成。
通过这种构造也能够获得如同在第二实施方式中的(5)的效果等同的效果。另外，平坦的面22S以及小径突部23的前端在半导体层的结晶成长中具有与平坦部14所具有的功能相同的功能。因此，能够对大径突部22的前端上的半导体层以及小径突部23的前端上的半导体层提供与平坦部14上的半导体层所要求的结晶性相同的结晶性。
(第十二变形例)
参照图22和图23，针对作为第二实施方式的变形例的第十二变形例进行说明。第十二变形例相比于第二实施方式而言，不同之处在于，在发光构造体形成面11S具备桥接部。以下，以与第二实施方式的差异点为中心进行说明，对于与第二实施方式相同的构造则给予相同的符号并省略其说明。
如图22所示，在发光构造体形成面11S所具有的凹凸构造中，除了有大径突部12、小径突部13、平坦部14以外，还包含有多个桥接部15。
多个桥接部15分别从平坦部14突出，且将相邻的大径突部12之间连接。桥接部15具有将具有锥体形状的大径突部12的中心彼此连接的突条形状，桥接部15的高度低于大径突部12的高度。此外，桥接部15所具有的形状并不限于直线形，也可以是曲线形或折线形。各个桥接部15所具有的形状可以相互不同。
此外，如图23所示，在发光构造体形成面11S所具有的凹凸构造中，除了具有锥台形状的大径突部22、具有锥体状的小径突部23以及平坦部14之外，还可以包含上述的多个桥接部15。桥接部15具有将具有锥台形状的大径突部22的中心彼此连接的突条形状，桥接部15的高度低于大径突部22的高度。从能够简便地设定用于在大径突部22的前端形成平坦的面的条件来看，优选具有呈锥台形状的大径突部22和桥接部15的构造。
也就是说，第十二变形例具有：不在第六变形例中形成位于平坦部14的小径突部23的构成。
通过这种构造也能够获得与在第一实施方式中的(1)、(3)、(4)的效果以及在第二实施方式中的(5)的效果等同的效果。此外，通过形成有桥接部15，从而在桥接部15的位置，在发光构造体所产生的光线通过反射等而改变行进方向，故能够使光取出效率更为提高。另外，通过形成有桥接部15，从而发光构造体形成面11S的凹凸构造更为复杂，故与基于由大径突部12和小径突部13构成的突部的外形为凹凸状的结构所产生的效果同样地，能够提升结晶缺陷的抑制效果。
此外，也可以组合第二实施方式、及第七变形例至第十二变形例。例如，可以将第十二变形例的桥接部15，设于第七变形例至第十一变形例的半导体发光元件用基板上。并且，例如也可以在一个半导体发光元件用基板上，混合配置第二实施方式的由大径突部12和小径突部13形成的突部以及第七变形例至第十一变形例中的各个变形例的由大径突部和小径突部形成的突部。
(第三实施方式)
参照图24至图30，说明本发明的第三实施方式的半导体发光元件用基板的制造方法的实施方式。
[半导体元件用基板的制造方法]
半导体发光元件用基板的制造方法，包含使用大小不同的两种粒子来蚀刻基板的大径粒子工序、以及小径粒子工序。
大径粒子工序包含大径粒子膜形成工序以及作为第一工序的一例的大径粒子蚀刻工序；小径粒子工序包含小径粒子膜形成工序以及作为第二工序的一例的小径粒子蚀刻工序。
在大径粒子膜形成工序中，将由大径粒子构成的单粒子膜形成于发光构造体形成面11S；而在大径粒子蚀刻工序中，以单粒子膜作为掩模来蚀刻发光构造体形成面11S。在小径粒子膜形成工序中，将由小径粒子构成的单粒子膜形成于在大径粒子蚀刻工序中被蚀刻过的发光构造体形成面11S上；在小径粒子蚀刻工序中，以单粒子膜作为掩模而更进一步蚀刻发光构造体形成面11S。以下，按照处理顺序来说明半导体发光元件用基板的制造方法中所包含的各个工序。
[大径粒子膜形成工序]
在大径粒子工序中所采用的构成单粒子膜的大径粒子SL是从由有机粒子、有机无机复合粒子、无机粒子构成的群组中所选择的一种以上的粒子。形成有机粒子的材料是例如从由聚苯乙烯、PMMA等热塑性树脂、酚树脂、环氧树脂等热固性树脂、钻石、石墨、富勒烯(Fullerene)类构成的群组中所选择的一种。形成有机无机复合粒子的材料例如是从由SiC、碳化硼构成的群组中所选择的一种。
大径粒子SL优选为无机粒子。当大径粒子SL为无机粒子时，在选择性蚀刻由大径粒子SL形成的单粒子膜的工序中，容易获得在单粒子膜和发光构造体形成面11S之间的蚀刻选择率(etch selectivity)。形成无机粒子的材料例如是从由无机氧化物、无机氮化物、无机硼化物、无机硫化物、无机硒化物、金属化合物、金属构成的群组中所选择的一种。
无机氧化物例如是从由二氧化硅、氧化铝、氧化锆、氧化钛、氧化铈、氧化锌、氧化锡、钇铝石榴石(YAG)构成的群组中所选择的一种。无机氮化物例如是从由氮化硅、氮化铝、氮化硼构成的群组中所选择的一种。无机硼化物是例如从由ZrB2、CrB2构成的群组中所选择的一种。无机硫化物例如是从由硫化锌、硫化钙、硫化镉、硫化锶构成的群组中所选择的一种。无机硒化物例如是从由硒化锌、硒化镉构成的群组中所选择的一种。金属粒子是从由Si、Ni、W、Ta、Cr、Ti、Mg、Ca、Al、Au、Ag、及Zn构成的群组中所选择的一种。
此外，形成大径粒子SL的材料的构成元素的一部分，也可以被和它不同的其他元素取代。例如，形成大径粒子SL的材料可以是由硅、铝、氧、氮构成的硅铝氮氧化物(SiAlON)。此外，大径粒子SL可以是由不同材料形成的两种以上粒子的混合物。此外，大径粒子SL也可以是由不同材料形成的层积体，例如，由无机氮化物形成的无机粒子被无机氧化物包覆而成的粒子。此外，大径粒子SL可以是在无机粒子中导入有铈、铕等活化剂的萤光体粒子。此外，在上述材料中，从大径粒子SL形状的稳定性的观点来判断，优选形成大径粒子SL的材料为无机氧化物，其中更优选二氧化硅。
为了形成上述各实施方式和变形例中所例示的大小的大径突部12，优选大径粒子SL的粒径为300nm以上且5μm以下。
在大径粒子膜形成工序中，可使用下述三种方法中的任何一种。
·朗缪尔-布洛吉特(LB,Langmuir-Blodgett)法
·粒子吸附法
·粘合层固定法
在LB法中，可以使用由粒子分散在比重低于水的溶剂中而成的分散液，首先，使分散液滴落至水的液面。接着，通过使溶剂从分散液挥发出来，从而在水面形成由粒子构成的单粒子膜。然后，通过将形成于水面的单粒子膜移转至发光构造体形成面11S，从而在发光构造体形成面11S上形成单粒子膜。
在粒子吸附法中，首先，使元件用基板11浸渍于胶体粒子的悬浮液中。接着，去除第二层以上的粒子，而仅残留与发光构造体形成面11S静电耦合的第一层的粒子层。从而在发光构造体形成面11S上形成单粒子膜。
在粘合层固定法中，首先，在发光构造体形成面11S上形成粘合层，在粘合层上涂布粒子的分散液。接着，通过加热而软化粘合层，使得仅第一层的粒子层埋入至粘合层之中，第二层以上的粒子则被冲洗脱落。从而在发光构造体形成面11S上形成单粒子膜。
大径粒子膜形成工序中所采用的成膜方法，可以是使下述式(1)中所示的填充程度D(％)为15％以下的方法。其中，从单层化的精度、成膜所需操作的简便性、大径粒子膜的面积的扩张性、大径粒子膜所具有特性的再现性等观点来看，优选LB法。
填充程度D[％]＝|B-A|×100/A…(1)
在式(1)中，A为粒子的平均粒径，B为相邻粒子间的间距中的最频值，|B-A|为A和B之差的绝对值。
填充程度D表示在单粒子膜中，粒子填充最密集程度的指标。填充程度D越小，则粒子呈紧密堆积的程度就越高，在粒子间隔经调整过的状态下，单粒子膜中的粒子排列精度较高。由提升单粒子膜中的粒子密度的观点来看，填充程度D优选为10％以下，更优选为1.0％以上且3.0％以下。
粒子的平均粒径A是构成单粒子膜的粒子的平均一次粒径。粒子的平均一次粒径可由粒度分布的峰值而求出。粒度分布可以由通过粒子动态光散射法求出的粒度分布的近似值而得到。此外，为使填充程度D为15％以下，粒子的粒径的变异系数(标准偏差除以平均值而得的值)优选为20％以下，更优选为10％以下，进一步优选为5％以下。
粒子间的间距的最频值是相邻两个粒子的顶点和顶点间的距离的最频值。此外，当粒子为球形且粒子间没有缝隙地相互接触时，相邻粒子的顶点和顶点间的距离即为相邻粒子的中心和中心间的距离。此外，与大径突部12的间距PL相同地，粒子间的间距的最频值可基于单粒子膜的原子力显微镜图像而得到。
接着，作为形成单粒子膜的方法的一例，说明使用LB法的方法。
首先，准备储存有水的水槽和分散液。在分散液中，在比重小于水的溶剂中分散有大径粒子SL。大径粒子SL的表面优选具有疏水性，在分散介质中的溶剂也是优选具有疏水性。若大径粒子SL及溶剂均具有疏水性，则大径粒子SL就会在水面进行自组织化(self-organization)，因而能够容易形成二维最密填充的单粒子膜。分散介质中的溶剂优选具有高挥发性。作为挥发性高且具有疏水性的溶剂，可采用从由三氯甲烷、甲醇、乙醇、异丙醇、丙酮、甲基乙基酮、乙基乙基酮(Ethyl ethyl ketone)、甲苯、己烷、环己烷、乙酸乙酯、乙酸丁酯构成的群组中所选择的一种以上的挥发性有机溶剂。
当大径粒子SL为无机粒子时，大径粒子SL的表面通常具有亲水性。因此，当大径粒子SL为无机粒子时，大径粒子SL的表面优选为经由疏水化剂而疏水化。作为用于大径粒子SL的疏水化的疏水化剂，例如，可采用表面活性剂、金属硅氧烷等。
分散液优选通过薄膜过滤器等进行精密过滤，去除分散液中所含的凝聚粒子、即由多个一次粒子(primary particles)所聚集而成的二次粒子(secondary particles)。只要是已经过精密过滤的分散液，难以在单粒子膜上产生粒子层叠两层以上的地方或没有粒子的地方，因此可容易获得高精度的单粒子膜。
如图24所示，当分散液滴落至水面L，分散液中的溶剂挥发时，大径粒子SL便会沿着水面L以单层展开。此时，当分散于水面的大径粒子SL聚集时，在相邻的大径粒子SL之间便会因其间所存在的溶剂而产生表面张力。其结果，相邻的大径粒子SL彼此之间不是随机存在，而是通过二维的自组织化(self-organization)而形成最密填充构造。因此，形成了二维最密填充的单粒子膜FL。
此外，在分散液中的大径粒子SL的浓度优选为1质量％以上且40质量％以下；分散液的滴落速度优选为0.001ml/秒以上且10ml/秒以下。只要分散液中的大径粒子SL的浓度以及分散液滴落的速度处于上述范围，则能够抑制大径粒子SL凝聚成团簇状而层叠成两层以上的情况发生。此外，由于可抑制产生没有大径粒子SL的缺陷处，故容易获得二维地最密堆积的单粒子膜。
此外，大径粒子膜形成工序优选对水面L照射超声波的条件下实施。当一边对水面L照射超声波一边使分散液的溶剂挥发时，大径粒子SL逐渐形成最密填充。此外，当一边对水面L照射超声波一边使分散液的溶剂挥发时，大径粒子SL的松软凝聚体就会受到破坏，之前产生的点缺陷、线缺陷、或是晶体转变等可得到修复。
形成在水面L上的单粒子膜FL在保持单层状态的情况下被移转至元件用基板11。将单粒子膜FL移转至元件用基板11的方法，例如使具有疏水性的发光构造体形成面11S和单粒子膜FL的主面保持大致平行，使发光构造体形成面11S从单粒子膜FL的上方接触该单粒子膜FL。接着，通过具有疏水性的单粒子膜FL和同样具有疏水性的发光构造体形成面11S的亲合力，单粒子膜FL被移转至元件用基板11上。或者，在形成单粒子膜FL之前，事先已配置在水中的发光构造体形成面11S配置成大致平行于水面L，当单粒子膜FL形成在水面L之后，水面L逐渐下降，单粒子膜FL移转至发光构造体形成面11S上。
只要是这种方法，则不必使用特别的装置，便可使单粒子膜FL移转至发光构造体形成面11S。另一方面，从使大面积的单粒子膜FL在保持最密填充状态的情况下移转至发光构造体形成面11S的观点来看，优选采用下述的LB沟槽(trough)法。
如图25所示，在LB沟槽法中，首先，在元件用基板11竖立的状态下，先将元件用基板11浸渍于水面L之下，再于水面L形成单粒子膜FL。然后，在元件用基板11竖立的状态下，缓缓地向上方拉起元件用基板11，从而单粒子膜FL移转至元件用基板11上。此时，已移转至发光构造体形成面11S的单粒子膜FL，很少在其整体上具有完整的最密填充构造。因此，已移转至发光构造体形成面11S的单粒子膜FL由相互区划的多个膜要素构成，在多个膜要素的每一个中，大径粒子SL的六方填充构造连续。
此外，虽然在图25中示出了单粒子膜FL移转至元件用基板11的两面的状态，但只要是能够使单粒子膜FL移转至发光构造体形成面11S即可。此外，由于单粒子膜FL以单层形成于水面L上，故而即便元件用基板11的拉起速度等多少有些变动，单粒子膜FL也不会崩解而造成多层化。
也可以对已移转至发光构造体形成面11S的单粒子膜FL进行固定处理，将单粒子膜FL固定至发光构造体形成面11S。有关将单粒子膜FL固定至发光构造体形成面11S的方法，可采用通过粘合剂将大径粒子SL和发光构造体形成面11S接合的方法、或使大径粒子SL和发光构造体形成面11S熔融粘合在一起的烧结法。
在使用粘合剂的固定方法中，将粘合剂溶液供给至已移转有单粒子膜FL的发光构造体形成面11S，使粘合剂溶液浸透到构成单粒子膜FL的大径粒子SL和发光构造体形成面11S之间。此时，粘合剂的使用量优选为单粒子膜FL的质量的0.001倍以上且0.02倍以下。若粘合剂的使用量在该范围，则可抑制因粘合剂过多而造成粘合剂将相邻的大径粒子SL之间堵塞的情况，并且能够将大径粒子SL固定于发光构造体形成面11S。粘合剂可采用金属硅氧烷、一般的有机粘合剂、无机粘合剂等。
在烧结法中，对已移转有单粒子膜FL的元件用基板11进行加热，使构成单粒子膜FL的大径粒子SL与发光构造体形成面11S熔融粘合。此时，元件用基板11的加热温度可根据形成大径粒子SL的材料以及形成元件用基板11的材料而适当决定。此外，当在空气中加热元件用基板11时，则会有元件用基板11或大径粒子SL被氧化的可能性。因此，在采用烧结法时，优选在惰性气体气氛中加热元件用基板11。
[大径粒子蚀刻工序]
如图26所示，由单层大径粒子SL构成的单粒子膜FL被形成在发光构造体形成面11S。在发光构造体形成面11S的俯视图中，单粒子膜FL具有大径粒子SL为二维最密填充的六方填充构造。
在大径粒子蚀刻工序中，虽然可以在大径粒子SL和元件用基板11一起被蚀刻的条件下进行蚀刻，但优选在元件用基板11实质上不被蚀刻的蚀刻条件下，对构成单粒子膜FL的大径粒子SL进行蚀刻。此时，构成单粒子膜FL的大径粒子SL的粒径，由于选择性蚀刻而缩小，因而在相邻的大径粒子SL之间形成新的间隙。
发光构造体形成面11S不被实质性蚀刻的蚀刻条件，优选为发光构造体形成面11S的蚀刻速度相对于大径粒子SL的蚀刻速度的比例为25％以下。发光构造体形成面11S的蚀刻速度相对于大径粒子SL的蚀刻速度的比例，更优选为15％以下，特别优选为10％以下。此外，该蚀刻条件，只要适当地选择使用于反应性蚀刻的蚀刻气体便可。例如，在元件用基板11为蓝宝石而大径粒子SL为二氧化硅的情况下，可将从由CF4、SF6、CHF3、C2F6、C3F8、CH2F2、NF3构成的群组中选择的一种以上的气体作为蚀刻气体使用。此外，优选根据蚀刻元件用基板11的需要，在蚀刻气体内添加Ar等稀有气体、或O2等添加气体。此外，蚀刻气体不限于此，可根据构成单粒子膜FL的粒子材质而适当地选择。
其次，如图27所示，使用已缩径的大径粒子SL作为掩模来蚀刻发光构造体形成面11S。此时，使发光构造体形成面11S通过相邻的大径粒子SL之间的空隙而暴露在作为蚀刻剂的蚀刻气体中，构成单粒子膜FL的大径粒子SL也暴露在作为蚀刻剂的蚀刻气体中。
在此，在发光构造体形成面11S中，与发光构造体形成面11S对置的大径粒子SL的部位越是远离大径粒子SL中心的部位，就会越先进行蚀刻。然后，随着大径粒子SL的消失，蚀刻也随之往与大径粒子SL的中心对置的区域进行。
如图28所示，其结果，在发光构造体形成面11S中形成原型突部16，该原型突部16具有以与大径粒子SL的中心对置的部分为顶点的半球形状。原型突部16成为大径突部12的原型。原型突部16的间距PL与在单粒子膜FL中相邻的大径粒子SL间的间隔相等，而原型突部16的配置也与大径粒子SL的配置相同。此外，在大径粒子SL缩径以前的状态，与相邻的大径粒子SL的缝隙对置的区域以及与大径粒子SL的外表面附近对置的区域，由于暴露于蚀刻气体中的时间特别长，因此蚀刻程度增大，其结果成为平坦状。
在大径粒子蚀刻工序中，优选发光构造体形成面11S的蚀刻速度高于大径粒子SL的蚀刻速度。发光构造体形成面11S的蚀刻速度相对于大径粒子SL的蚀刻速度的比例，优选为200％以上，更优选为300％以下。此外，有关该蚀刻条件，只要适当地选择可用于反应性蚀刻的蚀刻气体即可。例如，当元件用基板11为蓝宝石、大径粒子SL为二氧化硅的情况下，可以使用从由Cl2、BCl3、SiCl4、HBr、HI、HCl、Ar构成的群组中所选择的一种以上的气体作为蚀刻气体。此外，在蚀刻发光构造体形成面11S时所用的蚀刻气体并不限于此，可根据形成元件用基板11的材料而适当地选择。
[小径粒子膜形成工序]
在小径粒子工序中使用的构成单粒子膜的小径粒子SS，其粒径不同于大径粒子SL。另一方面，小径粒子SS的材料可采用在上述大径粒子膜形成工序中所例示的各种材料。
为了形成在上述各实施方式及变形例中所例示的大小的小径突部13，小径粒子SS的粒径优选为100nm以上且1μm以下。并且，小径粒子SS的粒径更优选为大径粒子SL的粒径的1/50以上且1/3以下。当小径粒子SS的粒径为大径粒子SL的粒径的1/50以上时，由于可适当地确保小径粒子SS的大小，故由小径粒子SS构成的单粒子膜容易作为掩模发挥作用。此外，当小径粒子SS的粒径为大径粒子SL的粒径的1/3以下时，由于小径突部13相对于所形成的大径突部12而言不至于过大，因此比较容易在各个突部12、13分别获得在第一实施方式中说明的通过大径突部12来调整光线反射角度的效果、通过小径突部13来引起光线衍射的效果。
在小径粒子膜形成工序中，采用在大径粒子膜形成工序中所例示的单粒子膜形成方法中的任一种方法，在已形成有原型突部16的发光构造体形成面11S上，形成由小径粒子SS构成的单粒子膜FS。作为在发光构造体形成面11S上形成单粒子膜FS的方法，与大径粒子膜形成工序同样地优选使用LB沟槽法。在这种单粒子膜FS的形成方法中的各种条件，可适用与在大径粒子膜形成工序中所例示的条件相同的条件。
[小径粒子蚀刻工序]
如图29所示，由单层小径粒子SS构成的单粒子膜FS形成在通过大径粒子蚀刻工序而形成有原型突部16的发光构造体形成面11S上。在发光构造体形成面11S的俯视图中，单粒子膜FS具有小径粒子SS呈二维最密填充的六方填充构造。小径粒子SS排列在原型突部16的外表面上以及相邻的原型突部16之间的平坦部分。
在小径粒子蚀刻工序中，通过与大径粒子蚀刻工序相同的流程，以小径粒子SS为掩模来蚀刻发光构造体形成面11S。
首先，优选在实质上不蚀刻元件用基板11的蚀刻条件下，蚀刻构成单粒子膜FS的小径粒子SS。此时，构成单粒子膜FS的小径粒子SS的粒径通过选择性蚀刻而缩小，在相邻的小径粒子SS之间形成新的间隙。此外，实质上不蚀刻发光构造体形成面11S的蚀刻条件，适用与在大径粒子蚀刻工序中所例示的条件相同的条件。
接着，以经缩径的小径粒子SS为掩模，蚀刻发光构造体形成面11S。此时，发光构造体形成面11S通过相邻的小径粒子SS间的空隙而暴露在作为蚀刻剂的蚀刻气体中，而构成单粒子膜FS的小径粒子SS也暴露在作为蚀刻剂的蚀刻气体中。
在发光构造体形成面11S中，与发光构造体形成面11S对置的小径粒子SS的部位越是远离小径粒子SS的中心的部位，则越先进行蚀刻。然后，与小径粒子SS的中心对置的区域也会随着小径粒子SS的消失而进行蚀刻。
如图30所示，其结果，在发光构造体形成面11S上形成：具有与原型突部16形状一致的形状的大径突部12；位于与小径粒子SS对置的部分，具有锥体状的小径突部13；以及位于与相邻的原型突部16间的平坦部分相对应的位置上的平坦部14。如上所述，在发光构造体形成面11S形成有单粒子膜FS的状态下，由于小径粒子SS排列在原型突部16的外表面上以及相邻的原型突部16之间的平坦部分，所以小径突部13形成在大径突部12的外表面上以及平坦部14上。
在此，在发光构造体形成面11S上形成有单粒子膜FS的状态中，由于小径粒子SS沿着半球状的原型突部16的外表面排列，因此在原型突部16的基端附近，在垂直于发光构造体形成面11S的方向上，将会层叠配置有比一个还多的小径粒子SS。由于从原型突部16的前端朝向基端，垂直方向上的小径粒子SS的层叠增多，因此发光构造体形成面11S暴露在蚀刻气体中的时间随着从原型突部16的前端朝向基端而缩短。其结果，由于从原型突部16的前端朝向基端，蚀刻的进行减缓，故小径突部13的高度随着从原型突部16的前端朝向基端而变小。此外，因小径粒子SS在垂直方向上层叠，从而被小径粒子SS覆盖而使得蚀刻的进行减缓的区域扩大。其结果，小径突部13的宽度从原型突部16的前端朝向基端而变大。
此外，蚀刻发光构造体形成面11S时的蚀刻条件，适用与在大径粒子蚀刻工序中所例示的条件相同的条件。
如上述说明，通过第三实施方式的制造方法而制造了第一实施方式的半导体发光元件用基板。
此外，在大径粒子蚀刻工序中，可以在发光构造体形成面11S的蚀刻开始以后、构成单粒子膜FL的大径粒子SL因蚀刻而消除之前，停止发光构造体形成面11S的蚀刻，接着从发光构造体形成面11S去除单粒子膜FL，然后再接着进行小径粒子膜形成工序。
具体而言，在单粒子膜FL的除去工序中可以采用30kHz以上且1.5MHz以下，优选为40kHz以上且900kHz以下的超声波清洗；1MPa以上且15MPa以下，优选为5MPa以上且15MPa以下的高压清洗；或者擦净(wiping)法，具体来说，使用通过棉布或PVA制刷子所进行的接触清洗等方法，物理性地去除单粒子膜FL；也可以采用使用了CF4等气体的干式蚀刻、或使用了HF等的湿式蚀刻等方法，化学选择性地只去除单粒子膜FL。在此情况下，由于直至去除单粒子膜FL之前，发光构造体形成面11S中的与大径粒子SL对置的区域没有被蚀刻，所以成为平坦状。因此，形成前端部分平坦的大径突部22。利用这种制造方法，可制造第一变形例的半导体发光元件用基板。
另外，在小径粒子蚀刻工序中，可以在发光构造体形成面11S的蚀刻开始后、构成单粒子膜FS的小径粒子SS因蚀刻而消失之前，停止发光构造体形成面11S的蚀刻，接着再从发光构造体形成面11S去除单粒子膜FS。在此情况下，由于直至单粒子膜FS即将被去除之前，发光构造体形成面11S中的与小径粒子SS对置的区域的中央没有被蚀刻，所以成为平坦状。因此，可形成前端部分平坦的小径突部23。利用这种制造方法，可制造第二变形例的半导体发光元件用基板。
此外，在大径粒子蚀刻工序和小径粒子蚀刻工序这两个工序中，也可以在粒子消失前停止蚀刻。也就是说，在大径粒子蚀刻工序中，在发光构造体形成面11S的蚀刻开始进行之后、构成单粒子膜FL的大径粒子SL因蚀刻而消失之前，停止发光构造体形成面11S的蚀刻，接着从发光构造体形成面11S去除单粒子膜FL，然后再进行小径粒子膜形成工序。另外，在小径粒子蚀刻工序中，在发光构造体形成面11S的蚀刻开始进行之后、构成单粒子膜FS的小径粒子SS因蚀刻而消失之前，停止发光构造体形成面11S的蚀刻，接着从发光构造体形成面11S去除单粒子膜FS。在这种情况下，形成前端部分平坦的大径突部22以及前端部分平坦的小径突部23。利用这种制造方法，可制造第三变形例的半导体发光元件用基板。
此外，在上述的制造方法中已说明了如下这样进行蚀刻的例子：在大径粒子蚀刻工序中，发光构造体形成面11S所包含的区域中的在大径粒子SL缩径以前的状态下与相邻的大径粒子SL的缝隙对置的第一区域以及与大径粒子SL的外表面的附近对置的第二区域成为平坦状为止，进行蚀刻。取而代之，利用这些区域的蚀刻的进行程度之差，可形成桥接部15。具体而言，在大径粒子SL缩径之前的状态下，由于与相邻的大径粒子SL的缝隙对置的第一区域并未被大径粒子SL所遮蔽，因此蚀刻进行的程度将略大于与大径粒子SL的外表面的附近对置的第二区域。尤其，上述缝隙越大的情况，则蚀刻进行程度的差异越大。此外，通过蚀刻气体的变更，该蚀刻进行程度的差异发生变化。从而，通过调整大径粒子SL的粒径、蚀刻气体的种类等蚀刻条件，从而在发光构造体形成面11S上，与大径粒子SL的外表面的附近对置的第二区域之中，与相邻的大径粒子SL所接触的部分对置的区域的凹陷深度变成比与相邻的大径粒子SL的缝隙对置的第一区域浅。从而可形成桥接部15。利用这种制造方法，可制造第六变形例的半导体发光元件用基板。
此外，在上述制造方法及其变形例中，可以在相邻的原型突部16间的平坦部分上形成不会被蚀刻气体蚀刻的掩模之后，再实施小径粒子膜形成工序和小径粒子蚀刻工序。利用这种制造方法，可制造在平坦部14未形成小径突部13的第二实施方式以及第七变形例至第九变形例的半导体发光元件用基板。
此外，在第三实施方式中，大径粒子膜形成工序是第一粒子膜形成工序；大径粒子蚀刻工序是第一粒子蚀刻工序；小径粒子膜形成工序是第二粒子膜形成工序；小径粒子蚀刻工序是第二粒子蚀刻工序。
如上述说明，通过第三实施方式将可获得下述的效果。
(6)通过采用大小不同的两种粒子来蚀刻基板，从而能制造出获得上述(1)、(3)、(4)的效果的半导体发光元件用基板。
(7)在使用了大径粒子SL的蚀刻工序之后，进行使用了小径粒子SS的蚀刻工序。这种制造方法适用于在平坦部14也形成有小径突部13的半导体发光元件用基板，也就是说，获得上述(2)的效果的半导体发光元件用基板的制造。
(8)大径粒子SL的粒径为300nm以上且5μm以下，小径粒子SS的粒径为100nm以上且1μm以下，且小径粒子SS的粒径为大径粒子SL的粒径的1/50以上且1/3以下。根据这种构成，能够形成具有可容易发挥上述(1)的效果的形状的突部12、13。
(9)当在大径粒子蚀刻工序和小径粒子蚀刻工序中的至少任一工序中，在单粒子膜消失之前，停止发光构造体形成面11S的蚀刻，接着再从发光构造体形成面11S去除单位粒子膜，便可形成锥台形状的突部22、23。根据这种制造方法，与进行蚀刻直到单粒子膜消失为止的情况相比，能够在短时间内制造出可获得如同上述(1)、(3)、(4)的效果的半导体发光元件用基板。
(第四实施方式)
参照图31至图35，说明本发明的第四实施方式的半导体发光元件用基板的制造方法的实施方式。第四实施方式相比于第三实施方式而言，大径粒子工序和小径粒子工序的顺序不同。以下，以与第三实施方式的差异点为中心进行说明，对于与第三实施方式相同的构造则给予相同的符号并省略其说明。
[半导体元件用基板的制造方法]
在第四实施方式的半导体发光元件用基板的制造方法中，小径粒子工序的处理早于大径粒子工序。
小径粒子工序包含小径粒子膜形成工序和小径粒子蚀刻工序；大径粒子工序包括大径粒子膜形成工序和大径粒子蚀刻工序。
在小径粒子膜形成工序中，在发光构造体形成面11S上形成由小径粒子SS构成的单粒子膜FS；在小径粒子蚀刻工序中，以单粒子膜FS为掩模来蚀刻发光构造体形成面11S。在大径粒子膜形成工序中，在于小径粒子蚀刻工序中蚀刻过的发光构造体形成面11S上形成由大径粒子SL构成的单粒子膜FL，再进一步以单粒子膜FL为掩模来蚀刻发光构造体形成面11S。以下，依照处理的顺序，说明半导体发光元件用基板的制造方法中所包括的各工序。
[小径粒子膜形成工序]
在小径粒子工序中采用的构成单粒子膜FS的小径粒子SS的粒径、材料与第三实施方式所例示的粒径、材料相同。然而，在第四实施方式中，小径粒子SS的粒径优选为大径粒子SL粒径的1/10以上且1/3以下。在第四实施方式中，由于是先以由小径粒子SS构成的单粒子膜FS为掩模进行蚀刻，因此形成在发光构造体形成面11S的原型突部的大小小于第三实施方式的原型突部的大小。而且，在以由大径粒子SL构成的单粒子膜FL为掩模进行蚀刻的期间，该小的原型突部暴露在蚀刻气体内。当小径粒子SS的粒径为大径粒子SL的粒径的1/10以上时，则原型突部即使经过大径粒子蚀刻工序仍不会消失，因而作为小径突部13，可形成足够大小的突部。
在小径粒子膜形成工序中，通过与在第三实施方式所例示的单粒子膜形成方法相同的方法，在发光构造体形成面11S上形成由小径粒子SS构成的单粒子膜FS。
[小径粒子蚀刻工序]
如图31所示，在发光构造体形成面11S上形成由单层的小径粒子SS构成的单粒子膜FS。在发光构造体形成面11S的俯视图中，单粒子膜FS具有小径粒子SS呈最密填充的二维六方填充构造。
在小径粒子蚀刻工序中，首先，优选在元件用基板11实质上不会被蚀刻的蚀刻条件下，蚀刻构成单粒子膜FS的小径粒子SS。此时，构成单粒子膜FS的小径粒子SS的粒径因选择性蚀刻而被缩小，而在相邻的小径粒子SS之间形成新的间隙。此外，发光构造体形成面11S实质上不被蚀刻的蚀刻条件，适用与在第三实施方式所例示的条件相同的条件。
如图32所示，接着，以已缩径的小径粒子SS作为掩模来蚀刻发光构造体形成面11S。此时，发光构造体形成面11S通过相邻的小径粒子SS间的空隙而暴露在作为蚀刻剂的蚀刻气体中，而且构成单粒子膜FS的小径粒子SS也暴露在作为蚀刻剂的蚀刻气体中。在发光构造体形成面11S中，与发光构造体形成面11S对置的小径粒子SS的部位越是远离小径粒子SS的中心的部位，就越先进行蚀刻。从而，伴随于小径粒子SS的消失，与小径粒子SS的中心对置的区域也进行蚀刻。
如图33所示，其结果，在发光构造体形成面11S中形成原型突部17，该原型突部17具有以与小径粒子SS的中心对置的部分为顶点的半球状。原型突部17的间距PS与在单粒子膜FS中相邻的小径粒子SS间的间隔相同，原型突部17的配置也与小径粒子SS的配置相同。此外，由于在小径粒子SS缩径前的状态中，与相邻的小径粒子SS的缝隙对置的区域以及与小径粒子SS的外表面的附近对置的区域，暴露于蚀刻气体中的时间特别长，因此蚀刻的进行程度变大，其结果变为平坦状。
此外，蚀刻发光构造体形成面11S时的蚀刻条件可适用与在第三实施方式中所例示的条件相同的条件。
[大径粒子膜形成工序]
在大径粒子工序中采用的构成单粒子膜的大径粒子SL的粒径、材料与第三实施方式中所例示的粒径、材料相同。
在大径粒子膜形成工序中，采用与在第三实施方式中所例示的单粒子膜形成方法相同的方法，在已形成有原型突部17的发光构造体形成面11S上形成由大径粒子SL构成的单粒子膜FL。因此，虽然在第三实施方式中，相对于原型突部16的大小而言，配置于其上方的小径粒子SS的大小较小；然而在第四实施方式中，相对于原型突部17的大小而言，配置于其上方的大径粒子SL的大小较大。因此，相比于第三实施方式而言，在以第四实施方式来实施时，在形成原型突部之后形成于发光构造体形成面11S的单粒子膜容易成为平坦状，粒子也容易规律整齐地排列于发光构造体形成面11S。其结果，相比于第三实施方式而言，第四实施方式的突部12、13于发光构造体形成面11S中的配置的均匀性有所提高。
[大径粒子蚀刻工序]
如图34所示，在通过小径粒子蚀刻工程而形成有原型突部17的发光构造体形成面11S上形成由单层大径粒子SL构成的单粒子膜FL。在发光构造体形成面11S的俯视图中，单粒子膜FL具有大径粒子SL呈二维最密填充的六方填充构造。
在大径粒子蚀刻工序中，首先，优选在元件用基板11实质上不会被蚀刻的蚀刻条件下，蚀刻构成单粒子膜FL的大径粒子SL。此时，构成单粒子膜FL的大径粒子SL的粒径通过选择性蚀刻而缩小，在相邻的大径粒子SL之间形成新的间隙。此外，发光构造体形成面11S实质上不会被蚀刻的蚀刻条件可适用与在第三实施方式中所例示的条件相同的条件。
接着，以已缩径的大径粒子SL为掩模，蚀刻发光构造体形成面11S。此时，发光构造体形成面11S通过相邻的大径粒子SL间的空隙而暴露在作为蚀刻剂的蚀刻气体中，构成单粒子膜FL的大径粒子SL也暴露在作为蚀刻剂的蚀刻气体中。
在发光构造体形成面11S中，与发光构造体形成面11S对置的大径粒子SL的部位越是远离大径粒子SL的中心的部位，越先进行蚀刻。并且，伴随着大径粒子SL的消失，与大径粒子SL的中心对置的区域也进行蚀刻。
如图35所示，其结果，在发光构造体形成面11S上形成：具有以与大径粒子SL的中心对置的部分为顶点的锥体状的大径突部12；以及位于与原型突部17的位置相对应的位置上的小径突部13。大径突部12的间距PL与单粒子膜FL中的相邻的大径粒子SL间的间隔相等，而大径突部12的配置也与大径粒子SL的配置相同。
此处，发光构造体形成面11S暴露在蚀刻气体的时间，随着从大径突部12的中心朝向与发光构造体形成面11S平行的方向的外侧而变长。其结果，对原型突部17的蚀刻程度从大径突部12的前端朝向基端而逐渐变大，因此小径突部13的高度从大径突部12的前端朝向基端而逐渐变小。此外，由于大径突部12的外表面因蚀刻进行程度的差异而产生倾斜，所以小径突部13的形状沿着倾斜而伸长。其结果，小径突部13的宽度从大径突部12的前端朝向基端而变大。
此外，在大径粒子SL缩径之前的状态下，与相邻的大径粒子SL的缝隙对置的区域以及与大径粒子SL的外表面的附近对置的区域暴露在蚀刻气体中的时间特别长。当原型突部17和大径粒子SL的大小差异大时，在大径粒子SL的蚀刻进行期间，因为蚀刻会进行至原型突部17消失为止，所以上述这些区域便会成为平坦状。其结果，在平坦部14上不会形成小径突部13。
此外，蚀刻发光构造体形成面11S时的蚀刻条件可适用与在第三实施方式中所例示的条件相同的条件。
如上述说明，通过第四实施方式的制造方法来制造第二实施方式的半导体发光元件用基板。
此外，在大径粒子蚀刻工序中，也可以在发光构造体形成面11S的蚀刻开始后、构成单粒子膜FL的大径粒子SL被蚀刻而消失之前，停止对发光构造体形成面11S的蚀刻，接着再从发光构造体形成面11S去除单粒子膜FL。在此情况下，由于直至单粒子膜FL去除之前，发光构造体形成面11S中的与大径粒子SL对置的区域没有被蚀刻，因此形成在平坦部分上的原型突部17就会残留下来。因此，形成前端部分平坦的大径突部22。利用这种制造方法，可制造第七变形例的半导体发光元件用基板。
此外，在小径粒子蚀刻工序中，也可以在发光构造体形成面11S的蚀刻开始后、构成单粒子膜FS的小径粒子SS被蚀刻而消失之前，停止发光构造体形成面11S的蚀刻，接着再从发光构造体形成面11S去除单粒子膜FS后，再进行大径粒子膜形成工序。在此情况下，由于直至单粒子膜FS去除之前，发光构造体形成面11S中的与小径粒子SS对置的区域没有被蚀刻，因此成为平坦状。因此，形成前端部分平坦的小径突部23。利用这种制造方法，可制造第八变形例的半导体发光元件用基板。
此外，也可以在大径粒子蚀刻工序和小径粒子蚀刻工序这两个工序中，在粒子消失前停止蚀刻。也就是说，在小径粒子蚀刻工序中，发光构造体形成面11S的蚀刻开始后、构成单粒子膜FS的小径粒子SS被蚀刻而消失之前，停止发光构造体形成面11S的蚀刻，接着，从发光构造体形成面11S去除单粒子膜FS，再进行大径粒子膜形成工序。此外，在大径粒子蚀刻工序中，在发光构造体形成面11S的蚀刻开始之后、构成单粒子膜FL的大径粒子SL被蚀刻而消失之前，停止发光构造体形成面11S的蚀刻，接着再从发光构造体形成面11S去除单粒子膜FL。在这种情况下，可形成前端部分平坦的大径突部22和前端部分平坦的小径突部23。利用这种制造方法，可制造第九变形例的半导体发光元件用基板。
此外，如同已说明的第四变形例的制造方法，在大径粒子蚀刻工序中，利用发光构造体形成面11S所包含的区域中的、在大径粒子SL缩径之前的状态下与相邻的大径粒子SL的缝隙对置的区域以及与大径粒子SL的外表面的附近对置的区域的蚀刻进行程度之差，形成桥接部15。利用这种制造方法，可制造第十二变形例的半导体发光元件用基板。
此外，小径粒子SS与大径粒子SL的粒径之差越小，则原型突部与17与大径粒子SL的大小之差越小。其结果，在大径粒子蚀刻工序中，在大径粒子SL缩径之前的状态下，与相邻的大径粒子SL的缝隙对置的区域以及与大径粒子SL的外表面的附近对置的区域，也会残留下原型突部17而形成有小径突部13。利用这种制造方法，可制造出第一实施方式、第一至第三、第六变形例的半导体发光元件用基板。
此外，在第四实施方式中，小径粒子膜形成工序是第一粒子膜形成工序；小径粒子蚀刻工序是作为第一工序的一例的第一粒子蚀刻工序。大径粒子膜形成工序是第二粒子膜形成工序；大径粒子蚀刻工序是作为第二工序的一例的第二粒子蚀刻工序。
如上述说明，通过第四实施方式，除了第三实施方式的(6)、(9)的效果，还可获得下述效果。
(10)在使用了小径粒子SS的蚀刻工序之后，进行使用了大径粒子SL的蚀刻工序。这种制造方法为适用于在平坦部14未形成有小径突部13的半导体发光元件用基板、即获得上述(5)的效果的半导体发光元件用基板的制造。此外，由于在先进行了蚀刻工序的发光构造体形成面11S上所形成的单粒子膜容易形成为平坦状，粒子容易规律地排列于发光构造体形成面11S上，所以在发光构造体形成面11S上的突部12、13的配置的均匀性有所提高。
(11)大径粒子SL的粒径为300nm以上且5μm以下，小径粒子SS的粒径为100nm以上且1μm以下，且小径粒子SS的粒径为大径粒子SL的粒径的1/10以上且1/3以下。利用这种构成，能够形成具有容易发挥上述(1)的效果的大小的突部12、13。
(第五实施方式)
参照图36至图38，说明本发明的第五实施方式的半导体发光元件用基板的制造方法的实施方式。第五实施方式相比于第四实施方式而言，形成各单粒子膜的工序以及将各单粒子膜作为掩模进行蚀刻的工序的顺序有所不同。以下，以与第四实施方式的差异点为中心进行说明，对于与第四实施方式相同的构造则给予相同的符号并省略其说明。
[半导体元件用基板的制造方法]
在第五实施方式的半导体发光元件用基板的制造方法中，小径粒子膜形成工序先于大径粒子膜形成工序进行。此外，在依次进行小径粒子膜形成工序和大径粒子膜形成工序之后，再同时进行以由小径粒子SS构成的单粒子膜FS为掩来进行蚀刻的第一工序和以由大径粒子SL构成的单粒子膜FL为掩模来进行蚀刻的第二工序。
在小径粒子膜形成工序中，在发光构造体形成面11S上形成由小径粒子SS构成的单粒子膜FS。在大径粒子膜形成工序中，在由小径粒子SS构成的单粒子膜FS上，层叠由大径粒子SL构成的单粒子膜FL。
在蚀刻工序中，将单粒子膜FL作为掩模来蚀刻发光构造体形成面11S，并且将位于相邻的大径粒子SL之间的单粒子膜FS作为掩模来蚀刻发光构造体形成面11S。以下，依照处理顺序，说明半导体发光元件用基板的制造方法包含的各个工序。
如图36所示，首先，通过小径粒子膜形成工序，在发光构造体形成面11S上形成由单层小径粒子SS构成的单粒子膜FS。在小径粒子膜形成工序中，通过与第四实施方式所例示的单粒子膜形成方法相同的方法，在发光构造体形成面11S上形成单粒子膜FS。小径粒子SS的粒径、材料与第四实施方式中所例示的粒径、材料相同。在发光构造体形成面11S的俯视图中，单粒子膜FS具有小径粒子SS二维最密填充的六方填充构造。
接着，在大径粒子膜形成工序中，在单粒子膜FS上层叠由单层大径粒子SL构成的单粒子膜FL。在大径粒子膜形成工序中，利用与第四实施方式所例示的单粒子膜形成方法相同的方法，在发光构造体形成面11S上形成单粒子膜FL。大径粒子SL的粒径、材料与第四实施方式中所例示的粒径、材料相同。在大径粒子膜形成工序中，利用与第四实施方式所例示的单粒子膜形成方法相同的方法，在单粒子膜FS上层叠单粒子膜FL。大径粒子SL的粒径、材料与第四实施方式中所例示者的粒径、材料相同。在发光构造体形成面11S的俯视图中，单粒子膜FL具有大径粒子SL二维最密填充的六方填充构造。
通过这两种单粒子膜FS、FL的层叠，发光构造体形成面11S被区划成：被大径粒子SL覆盖的部分、在相邻的大径粒子SL的间隙中被小径粒子SS覆盖的部分、以及没有被粒子SS、SL覆盖的部分。
如图37所示，在蚀刻工序中，首先，优选在元件用基板11实质上不会被蚀刻的蚀刻条件下，蚀刻单粒子膜FS和单粒子膜FL。藉此，构成单粒子膜FL的大径粒子SL的粒径缩小，在相邻的大径粒子SL之间形成新的间隙。此时，通过相邻的大径粒子SL的缝隙而进行蚀刻，从而构成单粒子膜FS的小径粒子SS的粒径缩小，在相邻的小径粒子SS之间形成新的间隙。其结果，以经缩径的大径粒子SL以及经缩径的小径粒子SS为掩模，蚀刻发光构造体形成面11S。
接着，在元件用基板11、单粒子膜FS以及单粒子膜FL被蚀刻的蚀刻条件，各自分别地进行蚀刻。此时，发光构造体形成面11S通过相邻的小径粒子SS间的空隙而暴露在作为蚀刻剂的蚀刻气体中，构成单粒子膜FS的小径粒子SS也暴露在作为蚀刻剂的蚀刻气体中。在发光构造体形成面11S中，越是远离小径粒子SS的中心的部位越先进行蚀刻。越是远离大径粒子SL的中心的部位蚀刻进行的越快。随着小径粒子SS的消失，与小径粒子SS的中心对置的区域也进行蚀刻。
如图38所示，在发光构造体形成面11S中，在相邻的大径粒子SL间的中央，小径粒子SS最快消失。此外，蚀刻在大径粒子SL消失之前结束。
此时，在相邻的大径粒子SL间的中央处，暴露在蚀刻气体中的时间特别长，在小径粒子SS消失后，蚀刻的进行程度变大。在大径粒子SL的蚀刻持续进行的期间，通过小径粒子SS的掩模而形成的高低差消失，该区域成为平坦状。其结果，在发光构造体形成面11S中，在相邻的大径粒子SL间的中央处形成平坦部14。
另一方面，平坦部14的周围暴露在蚀刻气体中的时间相比于平坦部14较短，而且越是靠近大径粒子SL的中心的部位，暴露于蚀刻气体的时间越短。利用这种蚀刻进行程度之差，可在被平坦部14围绕的部位上形成具有从平坦部14突出的锥台形状的大径突部22。大径突部22的间距PL和在单粒子膜FL上的相邻的大径粒子SL间的间隔相同，大径突部22的配置也与大径粒子SL的配置相同。
此外，在大径突部22的外表面形成具有以与小径粒子SS的中心对置的部分为顶点的半球状的小径突部13。如上所述，由于大径突部22的外表面因蚀刻进行程度的差异而倾斜，因此小径突部13的形状沿着倾斜而伸长。其结果，小径突部13的宽度从大径突部22的前端朝向基端变大。从而，在发光构造体形成面11S上，在被缩小的大径粒子SL覆盖的部分残留与蚀刻工序前相同的平坦面。
此外，在第五实施方式中，以由小径粒子SS构成的单粒子膜FS为掩模的蚀刻以及以由大径粒子SL构成的单粒子膜FL为掩模的蚀刻同时进行。因此，在通过以小径粒子SS为掩模的蚀刻来形成小径突部13的期间，大径粒子SL将持续地保护大径突部22的前端使其保持平坦面。故而如第四实施方式所示，即使小径粒子SS的粒径不是大径粒子SL的粒径的1/10以上且1/3以下，仍可作为小径突部13形成充分大小的突部。
如上述说明，通过第五实施方式的制造方法来制造第十变形例的半导体发光元件用基板。
此外，在蚀刻工序中，也可以在通过小径粒子SS的掩模而形成的高低差在平坦部14中消失、且在大径突部22的外周面残留有已缩径的小径粒子SS时，停止蚀刻发光构造体形成面11S。在此情况下，与已缩径的小径粒子SS对置的区域作为具有锥台形状的小径突部23残留。利用这种制造方法，可制造出第十一变形例的半导体发光元件用基板。
此时，为了在平坦部14消除通过小径粒子SS的掩模而形成的高低差，对于通过小径粒子SS的掩模而形成的高低差，在平坦部14上的蚀刻量需要足够大。在这种蚀刻条件下，作为第一阶的小径突部23的掩模发挥作用的小径粒子SS也容易与平坦部14的高低差一起消失。另一方面，作为第二阶的小径突部23的掩模发挥作用的小径粒子SS相比于作为第一阶的小径突部23的掩模发挥作用的小径粒子SS难以消除。因此，如第十一变形例中的记载，优选小径突部23中的第二阶的小径突部23呈锥台形状，而另一方面，第一阶的小径突部23呈锥体状。通过这种构造，能够抑制对用于形成小径突部23的蚀刻条件的限制。此外，同样地，在具有三阶以上的小径突部23的构造中也同样优选为：小径突部23所包含的阶数越小，小径突部23越呈锥体状。
此外，在蚀刻工序中，也可以是在小径粒子SS消失后、且在平坦部14上残留有通过小径粒子SS的掩模所形成的高低差时，停止发光构造体形成面11S的蚀刻。在这种情况下，在发光构造体形成面11S中，与小径粒子SS对置的区域作为小径突部13残留。利用这种制造方法，可制造出第四变形例的半导体发光元件用基板。
此外，在蚀刻工序中，也可以是在小径粒子SS消失之前，停止对发光构造体形成面11S进行蚀刻。在这种情况下，在发光构造体形成面11S中，与小径粒子SS对置的区域具有锥台形状。利用这种制造方法，可制造出第五变形例的半导体发光元件用基板。此时，为了形成大径突部22，要求小径粒子SS的蚀刻量适当地比大径粒子SL的蚀刻量大。在这种蚀刻条件下，作为第一阶的小径突部23的掩模发挥作用的小径粒子SS、作为从平坦部14突出的小径突部23的掩模发挥作用的小径粒子SS，容易与大径粒子SL的蚀刻一起消失。另一方面，作为第二阶的小径突部13的掩模发挥作用的小径粒子SS相比于作为第一阶的小径突部23的掩模发挥作用的小径粒子SS难以消失。因此，如同在第五变形例中的记载，小径突部23中的第二阶小径突部23呈锥台形状，另一方面，第一阶小径突部23优选为锥体状。通过这种构造，可抑制对用于形成小径突部23的蚀刻条件的限制。此外，在具有三阶以上的小径突部23的构造中，也同样优选为：小径突部23所包含的阶数越小，小径突部23越呈锥体状。
此外，如同已说明的第六变形例的制造方法，当在蚀刻工序中，在发光构造体形成面11S所包含的区域中，在大径粒子SL缩径前的状态下，利用与相邻的大径粒子SL的缝隙对置的区域以及与大径粒子SL的外表面的附近对置的区域的蚀刻进行程度之差，形成桥接部15。
此外，在蚀刻之前及在进行蚀刻作业中，为了不使小径粒子SS从大径突部22外表面掉落，也可以在将单粒子膜FL层叠至单粒子膜FS之前，预先在单粒子膜FS上涂布用于固定小径粒子SS的粘合剂。用于将小径粒子SS固定于发光构造体形成面11S的粘合剂有树脂、硅烷耦合剂等。这种粘合剂只要具有将小径粒子SS固定于发光构造体形成面11S的功能、且蚀刻速度比小径粒子SS还快速即可。
如上述说明，通过第五实施方式，除了可获得在第四实施方式中的(6)、(9)的效果之外，还可获得下述效果。
(12)由于将小径粒子SS用作掩模的蚀刻和将大径粒子SL用作掩模的蚀刻同时进行，因此与分别进行这些蚀刻的方法，能够减少制造工序的工序数目。
(13)在对发光构造体形成面11S实施蚀刻的整个期间，大径突部22的前端持续被大径粒子SL覆盖。因此，在发光构造体形成面11S所具有的结晶面与大径突部22的前端所具有的结晶面之间，容易使面方位(surface orientation)整合。
此外，以由小径粒子SS构成的单粒子膜FS以及由大径粒子SL构成的单粒子膜FL为掩模的蚀刻，也可以进行到大径粒子SL消失为止。在这种情况下，与大径粒子SL对置的区域作为具有锥台形状的大径突部12残留。利用这种制造方法，可制造出第一实施方式、第二实施方式、第一至第三变形例、以及第七至第九变形例中分别记载的半导体发光元件用基板。
此外，也可以将由大径粒子SL构成的单粒子膜FL层叠至发光构造体形成面11S上，在由大径粒子SL构成的单粒子膜FL上层叠由小径粒子SS构成的单粒子膜FS。在这种情况下，由于是以小径粒子SS为掩模来蚀刻大径粒子SL的表面，所以在作为发光构造体形成面11S的掩模发挥作用的大径粒子SL的外表面本身上形成凹凸。即便是这种制造方法，仍可制造出在第一实施方式、第二实施方式、第一至第三变形例、以及第七至第九变形例中分别记载的半导体发光元件用基板。
(第六实施方式)
参照图39，对作为本发明的第六实施方式的半导体发光元件的实施方式进行说明。
[半导体发光元件]
如图39所示，半导体发光元件具有作为基材的元件用基板11。元件用基板11可采用上述各实施方式和变形例的半导体发光元件用基板。半导体发光元件构成为，在元件用基板11的发光构造体形成面11S上具有覆盖发光构造体形成面11S的凹凸构造的发光构造体21。发光构造体21具有由多个半导体层构成的层积体，通过电流的供给使载体再结合而发光。多个半导体层分别依次层叠于发光构造体形成面11S。
用于形成多个半导体层的各层的材料优选为GaN、InGaN、AlGaN、InAlGaN、GaAs、AlGaAs、InGaAsP、InAlGaAsP、InP、InGaAs、InAlAs、ZnO、ZnSe、ZnS等化合物半导体。其中，用于形成多个半导体层的各层的材料优选为V族元素为氮气的III-V族半导体。
多个半导体层所具有的机能，优选包含：n型导电性、p型导电性、使载体再结合的活性。于多个半导体层中的层积构造，可以是在n型半导体层和p型半导体层之间夹有活性层的双异质结构，也可以是层叠多个量子井构造的多重量子井构造。
多个半导体层也可以包含缓冲层。缓冲层层积于发光构造体形成面11S，使发光构造体形成面11S的结晶性反映于缓冲层以外的半导体层。作为具体的半导体层的构成例，可以举出例如由GaN、AlN等形成的缓冲层、由n-GaN、n-AlGaN等形成的具有n型导电性的层(包覆层)、由InGaN、GaN等形成的发光层、由未掺杂GaN、P-GaN等形成的具有p型导电性的层(包覆层)、由Mg掺杂AlGaN、Mg掺杂GaN所形成的覆盖层依次层积所形成的多层膜。
半导体发光元件也可以含有波长转换层。波长转换层层积于发光元件的上表面中的出光的上表面，调整于活性层上产生的光线的波长。例如，当在活性层产生的光线包含较多的紫外线区域的光时，波长转换层将紫外线区域的光转换成适合照明用的白光。这种波长转换层包含：发出峰值波长410至483nm的萤光的蓝色萤光体、发出峰值波长490至556nm的萤光的绿色萤光体、以及发出峰值波长585至770nm的萤光的红色萤光体。此外，当在活性层产生的光线包含较多的蓝色区域的光时，波长转换层将蓝色区域的光转换成适合照明用的白光。这种波长转换层包含发出峰值波长570至578nm的萤光的黄色萤光体。
(第七实施方式)
对作为本发明的第七实施方式的半导体发光元件的制造方法的实施方式进行说明。
[半导体发光元件的制造方法]
半导体发光元件的制造方法包含：通过上述各实施方式的半导体发光元件用基板的制造方法来制造元件用基板11的工序、以及在元件用基板11的发光构造体形成面11S形成发光构造体21的工序。
形成在发光构造体21中的化合物半导体层的方法，有外延成长法、反应性溅射法等。外延成长法包括气相外延成长法、液相外延成长法、分子线外延成长法等。反应性溅射法通过使由化合物半导体层的构成元素形成的标靶进行溅射，通过从标靶溅射的粒子和气相中的杂质元素之间产生反应，从而生成半导体层的形成材料。形成n型半导体层的方法可以是添加n型杂质的外延成长法或反应性溅射法。形成p型半导体层的方法，可以是添加p型杂质的外延成长法或反应性溅射法。
在液相外延成长法中，在含有化合物半导体层的形成材料的过饱和溶液保持固相和液相间的平衡状态下，使化合物半导体层的形成材料在发光构造体形成面11S上作为结晶成长。在气相外延成长法中，原料气体流动的气氛生成化合物半导体层的形成材料，使化合物半导体层的形成材料在发光构造体形成面11S上作为结晶成长。在分子线外延成长法中，将由化合物半导体层的构成元素构成的分子或原子的光束照射于发光构造体形成面11S上，使化合物半导体层的形成材料在发光构造体形成面11S上作为结晶成长。其中，从成长的化合物半导体层的厚度较大的观点来看，优选采用如AsH3或PH3的氢化物作为V族原料的卤化物气相成长法。
(实施例)
使用以下所列举的具体实施例，来说明上述半导体发光元件用基板、半导体发光元件及其制造方法。
＜实施例1：半导体发光元件的制作(平坦部的小径突部：有，大径突部的形状：锥体，小径突部的形状：锥体)＞
在大径粒子工序之后进行小径粒子工序而得到实施例1的半导体发光元件用基板和半导体发光元件。制造方法的详细内容如下所示。
[大径粒子工序]
通过国际公开第2008/001670号中揭示的单层涂布法，将的SiO2硅溶胶(Colloidal Silica)粒子，单层涂布到直径2英寸、厚度0.42mm的蓝宝石基板上。
具体而言，准备了平均粒径为1.02μm的SiO2硅溶胶粒子(粒径的变异系数＝2.69％)的球形硅溶胶的3.0质量％水分散体(分散液)。
接着，在该分散液中添加浓度50质量％的十六烷基三甲基溴化铵(表面活性剂)直至成为2.5mmol/L，搅拌30分钟，使十六烷基三甲基溴化铵吸附在硅溶胶粒子的表面。此时，混合分散液和十六烷基三甲基溴化铵，直到十六烷基三甲基溴化铵的质量成为硅溶胶粒子的质量的0.04倍。
接着，在该分散液中添加与该分散液的体积相同体积的三氯甲烷，充分搅拌，油相萃取已疏水化的硅溶胶。
将这样得到的浓度1.5质量％的疏水化硅溶胶分散液，以0.01ml/秒的滴下速度，滴落至具备表面压力感测器及可动阻隔片的水槽(LB沟槽装置)中的液面(使用水作为下层水，水温25℃)；所述表面压力感测器用来测量单粒子膜的表面压，所述可动阻隔片将单粒子膜沿着液面方向压缩。此外，在水槽的下层水中，事先已沉浸有上述蓝宝石基板。
在滴下作业中，一边由下层水中往水面照射超声波(输出功率120W，频率1.5MHz)而促使粒子二维最密填充，同时一边使作为分散液的溶剂的三氯甲烷挥发而形成单粒子膜。
接着，通过可动阻隔片将该单粒子膜压缩至直到扩散压成为18mNm-1为止，以5mm/分钟的速度拉起蓝宝石基板，将单粒子膜移取到基板的单面上，得到附有由硅溶胶构成的单粒子膜蚀刻掩模的蓝宝石基板。
对这样得到的蓝宝石基板进行了干式蚀刻加工。具体而言，在天线功率(antennapower)1500W、偏压300W、压力1Pa、Cl2气体的条件下，对SiO2掩模/蓝宝石基板进行干式蚀刻加工，得到具备多个大径的原型突部(锥体状)的蓝宝石基板。原型突部的最频间距(mostfrequent pitch)为1.0μm、构造高度为0.4μm、平坦部距离为0.22μm。
[小径粒子工序]
接着，使用平均粒径为305nm的SiO2硅溶胶粒子(粒径的变异系数＝3.4％)，在具备原型突部的蓝宝石基板上，采用与大径粒子工序相同的方法，通过粒子掩模法进行微细加工，得到实施例1的半导体发光元件用基板，也就是在大径突部上设有多个小径突部的具有多重构造的蓝宝石基板。大径突部顶部附近的小径突部的最频间距为300nm、构造高度为120nm、平坦部距离为60nm。
[形成半导体发光元件]
在这样得到的半导体发光元件用基板的形成有上述突部的面上，依次层积n型半导体层、活性层、p型半导体层，接着形成p电极和n电极，从而完成实施例1的半导体发光元件。各GaN的半导体层采用一般广泛利用的MOCVD(Metal-organic Chemical VaporDeposition，有机金属化学气相沉积)法来形成。在MOCVD法中，于700℃至1000℃的温度环境中，将氨气和III族元素的三甲基镓、三甲基铵(trimethylammonium)、三甲基铟等烷基化合物气体供给至蓝宝石基板上，使其进行热分解反应，通过外延成长成将目标的结晶成膜于基板上。
作为n型半导体层，依次层积作为低温成长缓冲层的15nm的Al0.9Ga0.1N、4.5μm的未掺杂GaN、以及作为n包覆层的3μm的Si掺杂GaN、250nm的未掺杂GaN。
作为活性层，为了提高再结合概率，夹着多层带隙(Band gap)窄的层，形成了提高内部量子效率的多重量子井。作为其构成，交替成膜4nm膜厚的未掺杂In0.15Ga0.85N(量子井层)、10nm膜厚的Si掺杂GaN(障碍层)，层积了9层的未掺杂In0.15Ga0.85N、10层的Si掺杂GaN。
作为p型半导体层，层积了15nm的Mg掺杂AlGaN、200nm的未掺杂GaN、15nm的Mg掺杂GaN。
在形成n电极的区域中，从作为最表层的p型半导体层的Mg掺杂GaN蚀刻去除至n型半导体层的未掺杂GaN为止，露出Si掺杂GaN层。在该露出面形成由Al和W构成的n电极，在n电极上形成由Pt和Au构成的n电极垫。
在p型半导体层的整个表面形成由Ni和Au构成的p电极，在p电极上形成由Au构成的p电极垫。
通过上述操作，形成了裸晶状态的半导体元件(一个元件的尺寸为300μm×350μm)。
图40和图41示出实施例1的半导体发光元件用基板的扫描式电子显微镜照片。如图40和图41所示，在实施例1中，在半导体发光元件用基板的上表面形成有锥体状的大径突部和小径突部。此外，小径突部形成在大径突部的外表面和平坦部。
＜实施例2：半导体发光元件的制作(平坦部的小径突部：有，大径突部的形状：锥台，小径突部的形状：锥体)＞
在大径粒子工序之后进行小径粒子工序，得到实施例2的半导体发光元件用基板和半导体发光元件。制造方法的详细内容如下所示。
[大径粒子工序]
采用国际公开第2008/001670号中所揭示的单层涂布法，将的SiO2硅溶胶粒子单层涂布在直径2英寸、厚度0.42mm的蓝宝石基板上。
具体而言，准备了平均粒径3.02μm的SiO2硅溶胶粒子(粒径的变异系数＝0.85％)的球形硅溶胶的3.0质量％水分散体(分散液)。
接着，在该分散液中添加浓度50质量％的十六烷基三甲基溴化铵(表面活性剂)直至成为2.5mmol/L，搅拌30分钟，使十六烷基三甲基溴化铵吸附在硅溶胶粒子的表面。此时，混合分散液和十六烷基三甲基溴化铵，直到十六烷基三甲基溴化铵的质量成为硅溶胶粒子的质量的0.04倍。
接着，在该分散液中添加与该分散液的体积相同体积的三氯甲烷，并加以充分搅拌，油相萃取已疏水化的硅溶胶。
将这样得到的浓度1.5质量％的疏水化硅溶胶分散液，以0.01ml/秒的滴下速度，滴落至具备表面压力感测器和可动阻隔片的水槽(LB沟槽装置)中的液面(作为下层水，使用水，水温25℃)；所述表面压力感测器用来测量单粒子膜的表面压，所述可动阻隔片将单粒子膜沿着液面方向压缩。此外，在水槽的下层水中，事先已浸渍有上述蓝宝石基板。
在滴下作业中，一边由下层水中往水面照射超声波(输出功率120W，频率1.5MHz)而促使粒子二维最密填充，同时一边使作为分散液的溶剂的三氯甲烷挥发而形成单粒子膜。
接着，利用可动阻隔片将该单粒子膜压缩至直到扩散压成为18mNm-1为止，以5mm/分钟的速度拉起蓝宝石基板，将单粒子膜移取到基板的单面上，得到附有由硅溶胶形成的单粒子膜蚀刻掩模的蓝宝石基板。
对这样得到的蓝宝石基板进行干式蚀刻加工。具体而言，在天线功率1500W、偏压300W、压力1Pa、Cl2气体的条件下，干式蚀刻加工SiO2掩模/蓝宝石基板，在进行途中，变更为天线功率1500W、偏压80W、压力5Pa的条件，利用CF4气体仅对粒子进行干式蚀刻加工，得到具备大径的原型突部(锥台形状)的蓝宝石基板。原型突部的最频间距为3μm、构造高度为0.7μm、平坦部距离为0.3μm。
[小径粒子工序]
接着，使用平均粒径为403nm的SiO2硅溶胶粒子(粒径的变异系数＝3.1％)，在具备原型突部的蓝宝石基板上，采用与实施例1的小径粒子工序相同的方法，通过粒子掩模法进行微细加工，得到实施例2的半导体发光元件用基板，也就是在大径突部上设有多个小径突部的具有多重构造的蓝宝石基板。大径突部顶部附近的小径突部的最频间距为400nm、构造高度为160nm、平坦部距离为80nm。
在这样得到的半导体发光元件用基板的形成有上述突部的面上，依次层积与实施例1相同构成的n型半导体层、活性层、p型半导体层，接着形成p电极和n电极，完成实施例2的半导体发光元件(一个元件的尺寸为300μm×350μm)。
图42和图43示出实施例2的半导体发光元件用基板的扫描式电子显微镜照片。如图42和图43所示，在实施例2中，在半导体发光元件用基板的上表面形成有锥台形状的大径突部和锥体状的小径突部。此外，小径突部形成在大径突部的外表面和平坦部。
＜实施例3：半导体发光元件的制作(平坦部的小径突部：无，大径突部的形状：锥体，小径突部的形状：锥体)＞
在小径粒子工序之后进行大径粒子工序，得到实施例3的半导体发光元件用基板和半导体发光元件。制造方法的详细内容如下所示。
使用平均粒径为403nm的SiO2硅溶胶粒子(粒径的变异系数＝3.1％)，在直径2英寸、厚度0.42mm的蓝宝石基板上，采用与实施例2的小径粒子工序相同的方法，利用粒子掩模法进行微细加工。接着，使用平均粒径为3.02μm的SiO2硅溶胶粒子(粒径的变异系数＝0.85％)，对具备多个小径的原型突部的蓝宝石基板进行蚀刻直到粒子掩模消失为止，除此以外，采用与实施例2的大径粒子工序相同的方法，以粒子掩模法进行微细加工，得到实施例3的半导体发光元件用基板，也就是在大径突部上设有多个小径突部的具有多重构造的蓝宝石基板。大径突部为锥体状，且最频间距为3.0μm、构造高度为1.5μm、平坦部距离为0.5μm。
在这样得到的半导体发光元件用基板的形成有上述突部的面上，依次层积与实施例1相同构成的n型半导体层、活性层、p型半导体层，接着形成p电极和n电极，完成实施例3的半导体发光元件(一个元件的尺寸为300μm×350μm)。
图44和图45示出实施例3的半导体发光元件用基板的扫描式电子显微镜照片。如图44和图45所示，在实施例3中，在半导体发光元件用基板的上表面形成有锥体状的大径突部和小径突部。此外，小径突部仅形成在大径突部的外表面。此外，在半导体发光元件用基板的上表面形成有桥接部。
＜实施例4：半导体发光元件的制作(平坦部的小径突部：无，大径突部的形状：锥台，小径突部的形状：锥体)＞
在小径粒子工序之后进行大径粒子工序，得到实施例4的半导体发光元件用基板和半导体发光元件。制造方法的详细内容如下所示。
使用平均粒径为403nm的SiO2硅溶胶粒子(粒径的变异系数＝3.1％)，在直径2英寸、厚度0.42mm的蓝宝石基板上，采用与实施例2的小径粒子工序相同的方法，利用粒子掩模法进行微细加工。接着，使用平均粒径为3.02μm的SiO2硅溶胶粒子(粒径的变异系数＝0.85％)，在具备多个小径的原型突部的蓝宝石基板上，通过与实施例2的大径粒子工序相同的方法，以粒子掩模法进行微细加工，得到实施例4的半导体发光元件用基板，也就是在大径突部上设有多个小径突部的具有多重构造的蓝宝石基板。大径突部为锥台形状。
在这样得到的半导体发光元件用基板的形成有上述突部的面上，依次层积与实施例1相同构成的n型半导体层、活性层、p型半导体层，接着形成p电极和n电极，完成实施例4的半导体发光元件(单一元件的尺寸为300μm×350μm)。
图46和图47示出实施例4的半导体发光元件用基板的扫描式电子显微镜照片。如图46和图47所示，在实施例4中，在半导体发光元件用基板的上表面形成有锥台形状的大径突部和锥体状的小径突部。此外，小径突部仅形成在大径突部的外表面。此外，在半导体发光元件用基板的上表面形成有桥接部。
＜实施例5：半导体发光元件的制作(平坦部的小径突部：无；大径突部的形状：锥台，前端为平坦面；小径突部的形状：锥体)＞
同时进行将由小径粒子SS构成的单粒子膜FS作为掩模进行蚀刻的第一工序、以及将由大径粒子SL构成的单粒子膜FL作为掩模进行蚀刻的第二工序，得到实施例5的半导体发光元件用基板和半导体发光元件。制造方法的详细内容如下所示。
使用平均粒径为395nm的SiO2硅溶胶粒子(粒径的变异系数＝3.02％)，在直径2英寸、厚度0.42mm的蓝宝石基板上，采用与实施例1中的单粒子膜FS的形成工序相同的方法，得到单粒子膜FS。
接着，使用平均粒径为3.02μm的SiO2硅溶胶粒子(粒径的变异系数＝1.66％)，在具有单粒子膜FS的蓝宝石基板上，通过与在实施例1中的单粒子膜FL形成工序相同的方法，得到单粒子膜FL。
对这样得到的蓝宝石基板，以单粒子膜FS、FL作为掩模而实施干式蚀刻，在大径粒子SL消失之前终止蚀刻。具体而言，在天线功率1500W、偏压300W、压力1Pa、Cl2气体的条件下，对SiO2掩模/蓝宝石基板进行干式蚀刻加工，在该蚀刻途中，将偏压变更为80W，且将压力变更为5Pa，而以CF4气体仅对粒子进行干式蚀刻加工，得到实施例5的半导体发光元件用基板。大径突部为锥台形状，大径突部的前端具有平坦面。
在这样得到的半导体发光元件用基板的形成有上述突部的面上，依次层积与实施例1相同构成的n型半导体层、活性层、p型半导体层，接着形成p电极和n电极，完成实施例5的半导体发光元件(一个元件的尺寸为300μm×350μm)。
图48和图49示出实施例5的半导体发光元件用基板的扫描式电子显微镜照片。如图48和图49所示，在实施例5中，在半导体发光元件用基板的上表面形成有具有锥台形状且前端具有平坦面的大径突部、以及锥体状的小径突部。
＜实施例6：半导体发光元件的制作(平坦部的小径突部：无，大径突部的形状：锥体，小径突部的形状：锥体)＞
同时进行将由小径粒子SS构成的单粒子膜FS作为掩模进行蚀刻的第一工序、以及将由大径粒子SL构成的单粒子膜FL作为掩模进行蚀刻的第二工序，得到实施例6的半导体发光元件用基板和半导体发光元件。制造方法的详细内容如下所示。
使用平均粒径为395nm的SiO2硅溶胶粒子(粒径的变异系数＝3.02％)，在直径2英寸、厚度0.42mm的蓝宝石基板上，通过与在实施例1中的单粒子膜FS形成工序相同的方法而得到单粒子膜FS。
接着，使用平均粒径为3.02μm的SiO2硅溶胶粒子(粒径的变异系数＝1.66％)，在具有单粒子膜FS的蓝宝石基板上，通过与在实施例1中的单粒子膜FL形成工序相同的方法而得到单粒子膜FL。
对这样得到的蓝宝石基板，以单粒子膜FS、FL作为掩模而实施干式蚀刻，在大径粒子SL消失后终止蚀刻。具体而言，在天线功率1500W、偏压300W、压力1Pa、Cl2气体的条件下，对SiO2掩模/蓝宝石基板进行干式蚀刻加工，得到实施例6的半导体发光元件用基板。大径突部、以及小径突部分别具有锥体状。
在这样得到的半导体发光元件用基板的形成有上述突部的面上，依次层积与实施例1相同构成的n型半导体层、活性层、p型半导体层，接着形成p电极和n电极，完成实施例6的半导体发光元件(一个元件的尺寸为300μm×350μm)。
图50至图52示出实施例6的半导体发光元件用基板的扫描式电子显微镜照片。如图50至图52所示，在实施例6中，在半导体发光元件用基板的上表面形成有具有锥体状的大径突部以及具有锥体状的小径突部。
＜比较例1：半导体发光元件的制作(大径突部：无，小径突部：无)＞
作为基板，使用蓝宝石基板，不进行大径粒子工序和小径粒子工序，依次层积与实施例1相同构成的n型半导体层、活性层、p型半导体层，接着形成p电极和n电极，完成比较例1的半导体发光元件(一个元件的尺寸为300μm×350μm)。
＜比较例2：半导体发光元件的制作(大径突部：锥体，小径突部：无)＞
作为基板，使用蓝宝石基板，除了不进行小径粒子工序以外，采用与实施例3相同的方法，以粒子掩模法进行微细加工，得到设有多个锥体状大径突部的蓝宝石基板、即比较例2的半导体发光元件用基板。
在这样得到的半导体发光元件用基板的形成有上述突部的面上，依次层积与实施例1相同构成的n型半导体层、活性层、p型半导体层，接着形成p电极和n电极，完成比较例2的半导体发光元件(一个元件的尺寸为300μm×350μm)。
＜评估方法＞
[外部量子效率]
将在各实施例、比较例中得到的半导体发光元件(灌入树脂前的裸晶)，在维持裸晶的状态下，固着于小型探测机(ESS科技公司制sp-0-2Ls)，利用开放式探针以20-40mA的驱动电流点亮半导体发光元件。为了确认光取出效率的提升效果，以Labsphere公司制的Spectraflect(商标·商品名)积分球和CDS-600型的分光器测定外部量子效率。
[螺型位错(screw dislocation)密度和刃型位错(edge dislocation)密度]
在已成膜于各实施例、比较例的半导体发光元件用基板上的GaN中，使用理学公司制的水平型X线衍射装置SmartLab，以摇摆曲线(Rocking Curve)法对倾斜(成长方位的结晶轴的倾斜)分布、扭转(表面面内的结晶轴的回转)分布进行评估，求出螺型位错密度ρscrew(cm-2)以及刃型位错密度ρedge(cm-2)。此外，伯格斯矢量使用了b screw(cm)：5.185×10-8、b edge(cm)：3.189×10-8。在求得螺型位错密度的倾斜测定、以及求得刃型位错密度的扭转测定中，分别使用1.0mm的缝隙受光宽度。倾斜测定的扫描角度(ω)为±5°，扭转测定下的扫描角度使用了±0.5°。有关已测定的结晶面，对于螺型位错密度使用了GaN(002)面，对于刃型位错密度使用了GaN(302)面。
在表1中示出形成在实施例1至实施例6、以及比较例1和比较例2的半导体发光元件用基板上的大径突部和小径突部的形状特征。此外，在表1中，小径突部的最频间距PS、高度HS、宽度DS，针对大径突部顶部附近的小径突部来测定。
另外，将外部量子效率、螺型位错密度、以及刃型位错密度的评估结果示于表2。
〔表1〕
〔表2〕
如表2所示，在使用具有大径突部和小径突部的半导体发光元件用基板的实施例1至实施例6的半导体发光元件中，与不具有大径突部和小径突部双方的比较例1的半导体发光元件、以及不具有小径突部的比较例2的半导体发光元件相比，可确认到前者的实施例1至实施例6的光取出效率有提升、螺型位错密度及刃型位错密度变小。从而，显现出半导体发光元件用基板通过具有大径突部和小径突部，将可提升光取出效率、且可降低结晶缺陷。
附图标记说明
SL…大径粒子 SS…小径粒子
FL、FS…单粒子膜 PL、PS…间距
11…元件用基板 11S…发光构造体形成面
12、22…大径突部 13、23…小径突部
14…平坦部 15…桥接部
16、17…原型突部 21…发光构造体

Claims (15)

1.一种半导体发光元件用基板的制造方法，包含：
第一工序，使用第一单粒子膜作为掩模，对基板的上表面进行蚀刻，所述第一单粒子膜是具有第一粒径且被二维最密地填充的第一粒子的单层；以及
第二工序，使用第二单粒子膜作为掩模，对基板的所述上表面进行蚀刻，所述第二单粒子膜是具有第二粒径且被二维最密地填充的第二粒子的单层，所述第二粒径与所述第一粒径不同，
所述第一粒径小于所述第二粒径，
所述制造方法还包括：
在所述基板的所述上表面形成所述第一单粒子膜的工序；以及
在所述第一工序后，在所述基板的所述上表面形成所述第二单粒子膜的工序。
2.根据权利要求1所述的半导体发光元件用基板的制造方法，还包含：
在所述第一工序的蚀刻后实施所述第二工序的蚀刻。
3.根据权利要求1所述的半导体发光元件用基板的制造方法，其中，
所述第一粒径为100nm以上且1μm以下，
所述第二粒径为300nm以上且5μm以下，
所述第一粒径为所述第二粒径的1/10以上且1/3以下。
4.根据权利要求2所述的半导体发光元件用基板的制造方法，其中，
在所述第一工序和所述第二工序中的至少一个工序中，在该工序中作为掩模采用的单粒子膜消失之前，从所述基板的上表面去除该单粒子膜。
5.根据权利要求1所述的半导体发光元件用基板的制造方法，其中，
通过所述第一工序和所述第二工序，在所述基板的上表面形成如下部分：
沿着所述基板的一个结晶面展开的平坦部；
从所述平坦部突出的多个大径突部；以及
小于所述大径突部的多个小径突部，
所述多个小径突部包含从所述大径突部的外表面突出的第一小径突部。
6.根据权利要求5所述的半导体发光元件用基板的制造方法，其中，
所述多个小径突部包含从所述平坦部突出的第二小径突部。
7.根据权利要求5所述的半导体发光元件用基板的制造方法，其中，
所述大径突部具有与所述平坦部连接的基端和前端，而且具有从所述基端朝向所述前端变细的锥体状。
8.根据权利要求5所述的半导体发光元件用基板的制造方法，其中，
所述大径突部具有与所述平坦部连接的基端和前端，而且具有从所述基端朝向所述前端变细且在所述前端具有平坦面的锥台形状。
9.根据权利要求8所述的半导体发光元件用基板的制造方法，其中，
所述第一小径突部在所述大径突部的外表面中位于所述平坦面以外的位置。
10.根据权利要求5所述的半导体发光元件用基板的制造方法，其中，
所述多个小径突部具有与所述多个小径突部突出的面连接的基端和前端，且具有从所述基端朝向所述前端变细的锥体状。
11.根据权利要求5所述的半导体发光元件用基板的制造方法，其中，
所述多个小径突部具有与所述多个小径突部突出的面连接的基端和前端，并具有从所述基端朝向所述前端变细且在所述前端具有平坦面的锥台形状。
12.根据权利要求5所述的半导体发光元件用基板的制造方法，其中，
通过所述第一工序和所述第二工序，在所述基板的上表面进一步形成从所述平坦部突出的桥接部，所述桥接部将在所述平坦部上相邻的各个所述大径突部连结。
13.一种半导体发光元件用基板的制造方法，包含：
在基板的上表面形成第一单粒子膜的工序，所述第一单粒子膜是具有第一粒径且被二维最密地填充的第一粒子的单层；以及
在所述第一单粒子膜上层叠第二单粒子膜的工序，所述第二单粒子膜是具有比所述第一粒径小的第二粒径且被二维最密地填充的第二粒子的单层；以及
同时使用所述第一单粒子膜和所述第二单粒子膜作为掩模对所述基板的上表面进行蚀刻的工序。
14.根据权利要求13所述的半导体发光元件用基板的制造方法，其中，
所述蚀刻在所述第一粒子消失之前终止。
15.一种半导体发光元件的制造方法，包含：
通过权利要求1至14中的任一项所述的半导体发光元件用基板的制造方法形成半导体发光元件用基板，利用所述蚀刻而在所述基板的所述上表面形成高低差的工序；以及
在所述上表面形成包含半导体层的发光构造体的工序。
CN201480055435.4A 2013-10-11 2014-10-09 半导体发光元件用基板的制造方法、半导体发光元件的制造方法、半导体发光元件用基板以及半导体发光元件 Expired - Fee Related CN105706255B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910194013.XA CN110047981A (zh) 2013-10-11 2014-10-09 半导体发光元件用基板以及半导体发光元件

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013-213492 2013-10-11
JP2013213492 2013-10-11
JP2014-062605 2014-03-25
JP2014062605 2014-03-25
PCT/JP2014/077067 WO2015053363A1 (ja) 2013-10-11 2014-10-09 半導体発光素子用基板の製造方法、半導体発光素子の製造方法、半導体発光素子用基板、および、半導体発光素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910194013.XA Division CN110047981A (zh) 2013-10-11 2014-10-09 半导体发光元件用基板以及半导体发光元件

Publications (2)

Publication Number Publication Date
CN105706255A CN105706255A (zh) 2016-06-22
CN105706255B true CN105706255B (zh) 2019-04-09

Family

ID=52813178

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480055435.4A Expired - Fee Related CN105706255B (zh) 2013-10-11 2014-10-09 半导体发光元件用基板的制造方法、半导体发光元件的制造方法、半导体发光元件用基板以及半导体发光元件
CN201910194013.XA Pending CN110047981A (zh) 2013-10-11 2014-10-09 半导体发光元件用基板以及半导体发光元件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910194013.XA Pending CN110047981A (zh) 2013-10-11 2014-10-09 半导体发光元件用基板以及半导体发光元件

Country Status (7)

Country Link
US (1) US9911897B2 (zh)
EP (1) EP3057144B1 (zh)
JP (3) JP6308220B2 (zh)
KR (1) KR101841375B1 (zh)
CN (2) CN105706255B (zh)
TW (1) TWI632696B (zh)
WO (1) WO2015053363A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614136B2 (en) * 2012-04-02 2017-04-04 Asahi Kasei Kabushiki Kaisha Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
TWI605616B (zh) * 2015-08-12 2017-11-11 固美實國際股份有限公司 用於發光二極體的圖案化基板
EP3358632A4 (en) * 2015-09-30 2018-10-03 Asahi Kasei Kabushiki Kaisha Optical substrate, substrate for semiconductor light emitting element, and semiconductor light emitting element
JP6822417B2 (ja) * 2016-01-22 2021-01-27 王子ホールディングス株式会社 半導体発光素子用基板、および、半導体発光素子用基板の製造方法
JP6871706B2 (ja) 2016-09-30 2021-05-12 日機装株式会社 半導体発光素子の製造方法
CN107863428B (zh) * 2017-10-26 2023-09-26 山西中科潞安紫外光电科技有限公司 一种纳米级图形化衬底及其制作方法
CN110673427B (zh) * 2018-07-02 2021-08-24 中强光电股份有限公司 光波长转换元件及投影装置
US11199764B2 (en) 2018-07-02 2021-12-14 Coretronic Corporation Light wavelength conversion element and projection apparatus
CN112602201A (zh) * 2018-09-14 2021-04-02 王子控股株式会社 突状构造体、衬底、其制造方法、及发光元件
JP7446937B2 (ja) * 2020-07-15 2024-03-11 王子ホールディングス株式会社 蛍光素子
JP2022144381A (ja) * 2021-03-19 2022-10-03 セイコーエプソン株式会社 照明装置およびプロジェクター

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101479031A (zh) * 2006-06-30 2009-07-08 王子制纸株式会社 单粒子膜蚀刻掩模及其制造方法、使用该单粒子膜蚀刻掩模的微细结构体的制造方法及通过该制造方法得到的微细结构体

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005059982A1 (en) 2003-12-17 2005-06-30 Showa Denko K.K. Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof
JP2007019318A (ja) 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
JP4879614B2 (ja) 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
JP2007273746A (ja) * 2006-03-31 2007-10-18 Sumitomo Chemical Co Ltd 固体表面の微細加工方法および発光素子
JP5380803B2 (ja) * 2007-08-03 2014-01-08 王子ホールディングス株式会社 非平面上単粒子膜の製造方法、該単粒子膜エッチングマスクを用いた微細構造体の製造方法および該製造方法で得られた微細構造体。
US7977695B2 (en) * 2007-09-21 2011-07-12 Lg Innotek Co., Ltd. Semiconductor light emitting device and method for manufacturing the same
JP5130481B2 (ja) 2007-10-05 2013-01-30 王子ホールディングス株式会社 透明材料付半導体発光素子
JP4993371B2 (ja) * 2007-11-21 2012-08-08 サンケン電気株式会社 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子
JP5237658B2 (ja) * 2008-03-18 2013-07-17 ペンタックスリコーイメージング株式会社 基板上に規則的に二次元配置した構造体、及びその形成方法
KR20110018560A (ko) 2009-08-18 2011-02-24 우리엘에스티 주식회사 3족 질화물 반도체 발광소자 및 그 제조 방법
WO2010101348A1 (ko) * 2009-03-05 2010-09-10 우리엘에스티 주식회사 3족 질화물 반도체 발광소자 및 그 제조방법
JP5196403B2 (ja) 2009-03-23 2013-05-15 国立大学法人山口大学 サファイア基板の製造方法、および半導体装置
KR20110018563A (ko) * 2009-08-18 2011-02-24 우리엘에스티 주식회사 3족 질화물 반도체 발광소자 및 그 제조 방법
KR101673955B1 (ko) * 2010-07-02 2016-11-08 삼성전자주식회사 반도체 발광소자 및 이를 제조하는 방법
CN101980391A (zh) * 2010-09-14 2011-02-23 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
JP2012109491A (ja) 2010-11-19 2012-06-07 Kyocera Corp 発光素子
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
US8475748B2 (en) 2011-02-25 2013-07-02 Cognis Ip Management Gmbh Metal solvent extraction reagents and use thereof
KR20110088487A (ko) * 2011-07-20 2011-08-03 우리엘에스티 주식회사 질화물계 발광소자 및 그 제조방법
CN102437258B (zh) * 2011-12-06 2014-08-06 上海蓝光科技有限公司 用于控制氮化镓生长成核位置的图形衬底及其制备方法
US9614136B2 (en) * 2012-04-02 2017-04-04 Asahi Kasei Kabushiki Kaisha Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101479031A (zh) * 2006-06-30 2009-07-08 王子制纸株式会社 单粒子膜蚀刻掩模及其制造方法、使用该单粒子膜蚀刻掩模的微细结构体的制造方法及通过该制造方法得到的微细结构体

Also Published As

Publication number Publication date
JP2018061057A (ja) 2018-04-12
JP2019165261A (ja) 2019-09-26
JP6308220B2 (ja) 2018-04-11
TW201521229A (zh) 2015-06-01
CN105706255A (zh) 2016-06-22
JP6589969B2 (ja) 2019-10-16
WO2015053363A1 (ja) 2015-04-16
EP3057144B1 (en) 2021-05-05
JPWO2015053363A1 (ja) 2017-03-09
US20160247965A1 (en) 2016-08-25
US9911897B2 (en) 2018-03-06
EP3057144A1 (en) 2016-08-17
KR101841375B1 (ko) 2018-03-22
KR20160067145A (ko) 2016-06-13
CN110047981A (zh) 2019-07-23
EP3057144A4 (en) 2017-03-08
TWI632696B (zh) 2018-08-11
JP6750713B2 (ja) 2020-09-02

Similar Documents

Publication Publication Date Title
CN105706255B (zh) 半导体发光元件用基板的制造方法、半导体发光元件的制造方法、半导体发光元件用基板以及半导体发光元件
CN1667846B (zh) 发光元件及其制造方法
CN110088921A (zh) 半导体发光元件及其制造方法
CN104584243B (zh) 半导体发光元件用基板及半导体发光元件以及该等之制造方法
TWI427825B (zh) 發光裝置
US7785910B2 (en) Light emitting device having protrusion and recess structure and method of manufacturing the same
KR101060830B1 (ko) 질화갈륨계 화합물 반도체 발광 소자의 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 이를 이용한 램프
EP1191608A2 (en) Light emitting diodes with improved light extraction efficiency
CN108511567A (zh) 与赝配电子和光电器件的平面接触
TW200414573A (en) Light emitting device with enhanced optical scattering
CN101859856A (zh) 发光二极管
JP2006294907A (ja) 窒化ガリウム系化合物半導体発光素子
US8674594B2 (en) Flip-chip type light-emitting device with curved reflective layer
CN104205369A (zh) 在硅衬底上生长的发光器件
CN104868021A (zh) 倒装led芯片及其制造方法
CN210379099U (zh) 一种倒装led芯片
US8618562B2 (en) Light emitting device and method for manufacturing same
JP6638245B2 (ja) 半導体発光素子用基板、および、半導体発光素子
CN106449933B (zh) 一种发光二极管芯片及其制备方法
CN105280777B (zh) Led芯片及制备方法
Lee et al. Fabrication of reflective GaN mesa sidewalls for the application to high extraction efficiency LEDs
CN104733572A (zh) 倒装led芯片及其制造方法
CN215342638U (zh) Led芯片结构及显示模组
CN210379105U (zh) 一种用于背光显示的倒装led芯片
KR20130114987A (ko) 표면 플라즈몬 강화 발광 소자 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190409

CF01 Termination of patent right due to non-payment of annual fee