CN105633030A - 电子部件及其制造方法 - Google Patents

电子部件及其制造方法 Download PDF

Info

Publication number
CN105633030A
CN105633030A CN201510818723.7A CN201510818723A CN105633030A CN 105633030 A CN105633030 A CN 105633030A CN 201510818723 A CN201510818723 A CN 201510818723A CN 105633030 A CN105633030 A CN 105633030A
Authority
CN
China
Prior art keywords
resin bed
resin
electronic unit
conductive layer
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510818723.7A
Other languages
English (en)
Inventor
花冈辉直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN105633030A publication Critical patent/CN105633030A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/0214—Structure of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及一种电子部件及其制造方法。本发明的一个方式为一种电子部件，其包括：半导体基板(11)，其具有电极衬垫(12)；第一树脂层(14)及第三树脂层(15)，其位于所述半导体基板的上方；第二树脂层(16)，其至少一部分位于所述第一树脂层及所述第三树脂层上；树脂突起(17)，其包括所述第一树脂层至第三树脂层，并且与所述第一树脂层相比高度较高；配线层(24)，其与所述电极衬垫电连接，并且从所述树脂突起的上方经过。

Description

电子部件及其制造方法
技术领域
本发明涉及一种电子部件及其制造方法。
背景技术
参照图12～图14对现有的电子部件的制造方法进行说明。图12(A)～(D)、图13(A)～(D)以及图14为对现有的电子部件的制造方法进行说明的剖视图。
如图12(A)所示，在半导体基板101上形成电极衬垫111，在包含该电极衬垫的111整个面上形成钝化膜112。接着，在钝化膜112上形成位于电极衬垫111上的开口部。
接下来，如图12(B)所示，在具有电极衬垫111及钝化膜112的半导体基板101的上方涂敷感光聚酰亚胺膜，并进行曝光及显影。由此，在钝化膜112上形成由聚酰亚胺膜组成的树脂层113。
接下来，通过对该树脂层113进行固化，从而如图12(C)所示，在半导体基板101的上方形成树脂突起(核心树脂)102。
之后，如图12(D)所示，通过溅射而在电极衬垫111、钝化膜112及核心树脂102上形成TiW层114(或TiW层与Ti层的层压膜)。接着，通过溅射而在TiW层114上形成Au层115。
接下来，如图13(A)所示，通过在Au层115上涂敷光刻胶膜并进行曝光以及显影，从而在所述Au层上形成抗蚀图形116。接着，如图13(B)所示，将抗蚀图形116作为掩膜对Au层115进行湿蚀刻。
接下来，如图13(C)所示，将抗蚀图形116剥离。接着，如图13(D)所示，通过将Au层115作为掩膜来对TiW层114进行蚀刻，从而形成包括TiW层114及Au层115的配线层103。该配线层103与电极衬垫111电连接，且从核心树脂102的上方经过(例如，参照专利文献1)。
接下来，如图14所示，准备安装基板104，所述安装基板104具有与从半导体基板101的核心树脂102的上方经过的配线层103相接合的电极(被接合电极106)。接着，以使核心树脂102上的配线层103与被接合电极106对置的方式来进行半导体基板101与安装基板104的对位。接着，通过向半导体基板101和安装基板104施加载荷，从而使核心树脂102上的配线层103接合于被接合电极106上。
由此，半导体基板101被安装在安装基板104上。
但是，存在半导体基板101及安装基板104中的至少一方产生翘曲的情况。尤其是，如果半导体基板101及安装基板104的厚度较薄，则更容易在半导体基板101及安装基板104上产生翘曲。当以这种方式产生翘曲时，由于核心树脂102上的配线层103与被接合电极106之间的距离产生偏差，因此为了实现可靠性较高的接合而要求提高核心树脂102的高度。
另一方面，在标准情况下，核心树脂102以13～14μm的高度而被形成，在此以上的厚膜化以24～25μm为界限。其理由是，根据单层的核心树脂102中所使用的聚酰亚胺的性能(粘度、分辨率)而决定了厚膜化的界限。
此外，通过对核心树脂102进行厚膜化，从而在核心树脂102与作为其基底膜的钝化膜112上将产生高低差。由此，在形成从核心树脂102的上方经过的Au配线等的配线层103时，也需要对被覆在较厚的核心树脂102的高低差上的光刻胶膜进行厚膜化，从而需要较高的覆盖性。当覆盖性较差时，显影后的抗蚀图案的可靠性将会下降，其结果为，配线层103的可靠性将下降。由此，具有在核心树脂102的高低差部分105处因安装时的压力(应力)而使配线层103发生断线的情况。
专利文献1：日本特开2007-12678
发明内容
本发明的几个方式涉及一种即使从树脂突起的上方经过的导电层与被接合电极间的距离产生偏差也能够使所述导电层与所述被接合电极相接合的电子部件或其制造方法。
本发明的一个方式为如下电子部件，所述电子部件包括：基板，其具有电极；第一树脂层，其位于所述基板的上方；第二树脂层，其至少一部分位于所述第一树脂层上；树脂突起，其包括所述第一树脂层及所述第二树脂层，并且与所述第一树脂层相比高度较高；导电层，其与所述电极电连接，且从所述树脂突起的上方经过。
根据上述本发明的一个方式，通过包括位于基板的上方的第一树脂层以及至少一部分位于所述第一树脂层上的第二树脂层，从而能够提高树脂突起的高度。因此，即使从树脂突起的上方经过的导电层与被接合电极之间的距离产生偏差也能够使导电层与被接合电极接合。
此外，本发明的一个方式为如下电子部件，即，在上述本发明的一个方式中，所述电子部件包括第三树脂层，其位于所述基板的上方，且位于与所述第一树脂层相邻的位置处，所述第二树脂层的至少一部分位于所述第三树脂层上，所述树脂突起包括所述第三树脂层，且与所述第三树脂层相比高度较高。由此，能够提高树脂突起的高度。
此外，本发明的一个方式为如下电子部件，即，在上述本发明的一个方式中，所述第一树脂层的宽度与所述第三树脂层的宽度相同。由此，能够通过一次光刻工序而对第一树脂层及第三树脂层进行加工。
此外，本发明的一个方式为如下电子部件，即，在上述的本发明的一个方式中，从位于所述导电层的下方的所述第一树脂层的端部起至所述第三树脂层的端部为止的长度，与位于所述导电层的下方的所述第二树脂层的宽度相比而较大。由此，能够将由于树脂突起而产生的高低差形成为阶梯状。因此，能够改良光刻工序中的光刻胶膜的覆盖性。
此外，本发明的一个方式为如下电子部件，即，在上述本发明的一个方式中，具有绝缘层，所述绝缘层分别位于所述基板与所述第一树脂层之间以及所述基板与所述第三树脂层之间，且分别与所述第一树脂层及所述第三树脂层相接，位于所述第一树脂层与所述第三树脂层之间的所述第二树脂层的一部分与所述绝缘层相接。
根据上述本发明的一个方式，由于第二树脂层的一部分与绝缘层相接，因此与第一树脂层及第三树脂层与绝缘层相接、而第二树脂层与绝缘层不相接的情况相比，能够提高树脂突起与绝缘层的紧贴性。
此外，本发明的一个方式为如下电子部件，即，在上述本发明的一个方式中，以所述第一树脂层的最高部为基准的所述第二树脂层的高度与所述第一树脂层的高度相比而较高。由此，在对从树脂突起的上方经过的导电层与被接合电极进行接合时能够进一步发挥第二树脂层的缓冲性。
此外，本发明的一个方式为如下电子部件，即，在上述本发明的一个方式中，所述基板具有多个所述电极，从所述树脂突起的上方经过的所述导电层为多个，所述多个导电层分别与所述多个电极电连接。
根据上述本发明的一个方式，由于提高树脂突起的高度，因此即使从树脂突起的上方经过的多个导电层各自与多个被接合电极的距离产生偏差，也能够使导电层与被接合电极可靠性良好地接合。
此外，本发明的一个方式为如下电子部件，即，在上述本发明的一个方式中，所述基板为半导体基板。
此外，本发明的一个方式为如下电子部件，即，在上述本发明一个方式中，所述树脂突起上的所述导电层被接合在安装基板的电极上。
本发明的一个方式为如下电子部件的制造方法，所述制造方法包括：在具有电极的基板的上方形成第一树脂层的工序；对所述第一树脂层进行固化的工序；在所述第一树脂层上形成所述第二树脂层的至少一部分的工序；通过对所述第二树脂层进行固化，从而形成包括所述第一树脂层及所述第二树脂层在内、且与所述第一树脂层相比高度较高的树脂突起的工序；形成与所述电极电连接、且从所述树脂突起的上方经过的导电层的工序。
根据上述本发明的一个方式，由于形成有包括第一树脂层及第二树脂层、且与所述第一树脂层相比高度较高的树脂突起，因此即使从树脂突起的上方经过的导电层与被接合电极之间的距离产生偏差也能够使导电层与被接合电极接合。
此外，本发明的一个方式为如下电子部件的制造方法，即，所述电子部件的制造方法包括：在具有电极的基板的上方形成第一树脂层以及位于与该第一树脂层相邻的位置处的第三树脂层的工序；对所述第一树脂层及所述第三树脂层进行固化的工序；在所述第一树脂层及所述第三树脂层上形成第二树脂层的至少一部分的工序；通过对所述第二树脂层进行固化，从而形成包括所述第一树脂层、所述第二树脂层以及所述第三树脂层在内、且分别与所述第一树脂层及所述第三树脂层相比高度较高的树脂突起的工序；形成与所述电极电连接、且从所述树脂突起的上方经过的导电层的工序。
根据上述本发明的一个方式，形成包括第一树脂层、第二树脂层及第三树脂层在内、且分别与所述第一树脂层及所述第三树脂层相比高度较高的树脂突起。因此，即使从树脂突起的上方经过的导电层与被接合电极的距离产生偏差，也能够使导电层与被接合电极接合。
此外，本发明的一个方式为如下电子部件的制造方法，即，在上述本发明的一个方式中，所述第一树脂层的宽度与所述第三树脂层的宽度相同。由此，由此，能够通过一次光刻工序而对第一树脂层及第三树脂层进行加工。
此外，本发明的一个方式为如下电子部件的制造方法，即，在上述本发明的一个方式中，从位于所述导电层的下方的所述第一树脂层的端部起至所述第三树脂层的端部为止的长度，与位于所述导电层的下方的所述第二树脂层的宽度相比而较大。由此，能够将由于树脂突起而产生的高低差形成为阶梯状。因此，能够对光刻工序中的光刻胶膜的覆盖性进行改善。
此外，本发明的一个方式为如下电子部件的制造方法，即，在上述本发明的一个方式中，具有：在形成所述导电层的工序之后，通过在所述导电层上涂敷光刻胶膜、并进行曝光及显影，从而在所述导电层上形成抗蚀图形的工序；将所述抗蚀图形作为掩膜而对所述导电层进行蚀刻的工序。
根据上述本发明的一个方式，由于能够将由于树脂突起而产生的高低差形成为阶梯状，因此在导电层上涂敷光刻胶膜时能够对光刻胶膜的覆盖性进行改善。
附图说明
图1中的(A)为表示本发明的一个方式所涉及的电子部件的俯视图，(B)为表示(A)所示的X-X’的截面的图，(C)为表示(A)所示的Y-Y’的截面的图。
图2为表示图1所示的核心树脂及配线层的立体图。
图3中的(A)～(E)为对图1所示的电子部件的制造方法进行说明的剖视图。
图4中的(A)～(E)为对图1所示的电子部件的制造方法进行说明的剖视图。
图5为表示将本发明的一个方式所涉及的电子部件安装在基板上的状态的一部分的剖视图。
图6中的(A)为表示本发明的一个方式所涉及的电子部件的俯视图，(B)为表示(A)所示的X-X’的截面的图，(C)为表示(A)所示的Y-Y’的截面的图。
图7中的(A)为表示本发明的一个方式所涉及的电子部件的俯视图，(B)为表示(A)所示的X-X'的截面的图，(C)为表示(A)所示的Y-Y'的截面的图。
图8中的(A)为表示本发明的一个方式所涉及的电子部件的俯视图，(B)为表示(A)所示的X-X'的截面的图，(C)为表示(A)所示的Y-Y'的截面的图。
图9中的(A)为表示本发明的一个方式所涉及的电子部件的俯视图，(B)为表示(A)所示的X-X'的截面的图，(C)为表示(A)所示的Y-Y'的截面的图。
图10中的(A)为表示本发明的一个方式所涉及的电子部件的俯视图，(B)为表示(A)所示的X-X'的截面的图，(C)为表示(A)所示的Y-Y'的截面的图。
图11中的(A)为表示本发明的一个方式所涉及的电子部件的俯视图，(B)为表示(A)所示的X-X'的截面的图，(C)为表示(A)所示的Y-Y'的截面的图。
图12中的(A)～(D)为对现有的电子部件的制造方法进行说明的剖视图。
图13中的(A)～(D)为对现有的电子部件的制造方法进行说明的剖视图。
图14为用于对现有的电子部件的制造方法进行说明的剖视图。
具体实施方式
以下，利用附图对本发明的实施方式进行详细说明。然而，本发明并不限定于以下的说明，本领域的技术人员能够理解到，可在不脱离本发明的主旨及其范围的情况下对其方式进行各种变更。因此，本发明并不被限定性地解释为以下所示的实施方式中的记载内容。
第一实施方式
图1(A)为表示本发明的一个方式所涉及的电子部件的俯视图，图1(B)为表示图1(A)所示的X-X'的截面的图，图1(C)为表示图1(A)所示的Y-Y'的截面的图。图2为表示图1所示的核心树脂及配线层的立体图。
如图1(A)～(C)所示，在作为基板的半导体基板11上形成有晶体管等半导体元件(未图示)及配线等(未图示)。另外，作为半导体基板11，既可以是硅晶片等半导体晶片，也可以是硅芯片等半导体芯片。此外，作为基板既可以使用玻璃基板，也可以使用陶瓷基板。
在半导体基板11上形成有电极衬垫12。电极衬垫12及半导体基板11上形成有钝化膜(绝缘层)13，在钝化膜13上形成有位于电极衬垫12上的开口部。
在钝化膜13上形成有第一核心树脂(也称为第一树脂层)14及第二核心树脂(也称为第三树脂层)15。第一核心树脂14及第二核心树脂15分别如图1(A)所示被形成为线状，第一核心树脂14与第二核心树脂15分离而不接触(参照图1(B))。
在第一核心树脂及第二核心树脂14、15上形成有第三核心树脂(也称为第二树脂层)16，第三核心树脂16的一部分与钝化膜13接触。即，第三核心树脂16的一部分与第一核心树脂14接触，第三核心树脂16的一部分与第二核心树脂15接触，第三核心树脂16的一部分与钝化膜13接触。由此，形成了包括第一核心树脂～第三核心树脂14、15、16在内的树脂突起17。
通过使第三核心树脂16与钝化膜13相接，从而和第一核心树脂及第二核心树脂14、15与钝化膜13相接而第三核心树脂16与钝化膜13不相接的情况相比，提高了紧贴强度。
在树脂突起17、钝化膜13及电极衬垫12上形成有TiW层22(或TiW层22与未图示的Ti层的层压膜)，在TiW层22上形成有Au层23。通过该Au层23及TiW层22而形成多个配线层24，配线层24与电极衬垫12电连接，并且从树脂突起17的上方经过(参照图1(A)、(B)及图2)。
优选为，第一核心树脂14的宽度与第二核心树脂15的宽度相同。由此，能够通过一次工序来实施后述的形成第一核心树脂及第二核心树脂14、15时的光刻工序。因此，能够简化制造工序。换言之，由于当第一核心树脂14的宽度与第二核心树脂15的宽度不同时，需要分开形成第一核心树脂14和第二核心树脂15，因此需要两次光刻工序。
从第一核心树脂14的端部起至第二核心树脂15的端部为止的长度19大于第三核心树脂16的宽度18(参照图1(A))。由此，能够缩小由树脂突起17产生的高低差。此外，第三核心树脂16的宽度27小于宽度26(参照图1(B))。由此，能够缩小由于树脂突起17而产生的高低差。其结果为，能够对形成后述的配线层24时的光刻工序中的光刻胶膜的覆盖性进行改善，此外，还能够缓和后述的安装时的应力(压力)集中。即，与现有技术的电子部件相比，能够使安装时的应力分散。
如图1(B)所示，树脂突起17的高度20与第一核心树脂14及第二核心树脂15各自的高度21相比而较高。此外，以第一核心树脂及第二核心树脂14、15的最高部为基准的第三核心树脂16的高度25与第一核心树脂及第二核心树脂14、15的高度21相比而较高。优选为，该高度25为该高度21的1.5倍以上，更优选为该高度21的2倍以上。由此，能够在后述的安装时进一步发挥第三核心树脂16的缓冲性。
在第一核心树脂～第三核心树脂14、15、16中分别应用了聚酰亚胺的情况下，优选为，第三核心树脂16的端部与第一核心树脂以及第二核心树脂14、15各自的端部之间的间隔28隔开50μm以上。由于聚酰亚胺端部因固化后的固化收缩而会隆起，因此通过使端部之间隔开50μm以上，从而能够抑制端部的高度变得过高(参照图1(A)、(C))。
此外，在于第三核心树脂16中应用了聚酰亚胺的情况下，优选为，将第三核心树脂16的端部与配线层24之间的间隔29隔开50μm以上。这是由于，聚酰亚胺端部因固化后的固化收缩而会隆起，因此以不在隆起的部分形成配线层24的方式进行设置。这是由于，当在隆起的部分上形成配线层24时，在后述的形成配线层24时的光刻工序中的光刻胶膜的覆盖性将会变差(参照图1(A)，(C))。
图3(A)～(E)及图4(A)～(E)为对图1所示的电子部件的制造方法进行说明的剖视图。
如图3(A)所示，在半导体基板11上形成电极衬垫12，并在包含该电极衬垫12的整个面上形成钝化膜13。接着，在钝化膜13上形成位于电极衬垫12上的开口部。
接下来，如图3(B)所示，在具有电极衬垫12及钝化膜13的半导体基板11的上方涂敷感光性聚酰亚胺膜，并进行曝光及显影。由此，在钝化膜13上形成由聚酰亚胺膜组成的树脂层14a、15a。树脂层14a、15a的截面形状成为四边形。
接着，通过对该树脂层14a、15a进行固化，从而如图3(C)所示，在半导体基板11的上方形成第一核心树脂及第二核心树脂14、15。第一核心树脂及第二核心树脂14、15各自的截面形状成为接近半圆形的形状。
接下来，如图3(D)所示，在包括第一核心树脂及第二核心树脂14、15的整个面上涂敷感光性聚酰亚胺膜，并进行曝光及显影。由此，在第一核心树脂及第二核心树脂14、15上形成由聚酰亚胺膜组成的树脂层16a。树脂层16a的截面形状为四边形。
接着，通过对该树脂层16a进行固化，从而如图3(E)所示，在第一核心树脂及第二核心树脂14、15上形成第三核心树脂16。第三核心树脂16的截面形状为接近半圆形的形状。以这种方式形成包括第一核心树脂～第三核心树脂14、15、16在内的树脂突起17。
之后，如图4(A)所示，通过溅射而在电极衬垫12、钝化膜13及第一核心树脂～第三核心树脂14、15、16上形成TiW层22(或TiW层22与未图示的Ti层的层压膜)。接着，通过溅射而在TiW层22上形成Au层23。
接下来，如图4(B)所示，通过在Au层23上涂敷光刻胶膜，并进行曝光及显影，从而在Au层23上形成抗蚀图形31。接着，如图4(C)所示，将抗蚀图形31作为掩膜而对Au层23进行湿蚀刻。
接下来，如图4(D)所示，对抗蚀图形31进行剥离。接着，如图4(E)所示，通过将Au层23作为掩膜对TiW层22进行蚀刻，从而形成包括TiW层22及Au层23在内的配线层24。该配线层24与电极衬垫12电连接，并且从树脂突起17的上方经过。
接下来，如图5所示，准备安装基板104，所述安装基板104具有与贯通半导体基板11的树脂突起17的上方的配线层24相接合的电极(被接合电极106)。接着，以使树脂突起17上的配线层24与被接合电极106对置的方式进行半导体基板11与安装基板104的对位。接着，通过向半导体基板11及安装基板104施加载荷，从而将树脂突起17上的配线层24引线接合在被接合电极106上。由此，半导体基板11被安装在安装基板104上。
根据本实施方式，通过在第一核心树脂及第二核心树脂14、15上形成第三核心树脂16，从而能够提高树脂突起17的高度。例如，能够使树脂突起17的高度与现有技术相比而提高2～10μm，并有可能形成高度为30μm左右的树脂突起17。因此，即使在半导体基板11及安装基板104的至少一方上产生翘曲从而使树脂突起17上的配线层24与被接合电极106之间的距离产生偏差，也能够实现可靠性较高的接合。
此外，由于在本实施方式中，即使提高了树脂突起17的高度，也能够利用第一核心树脂～第三核心树脂14、15、16而使树脂突起17形成为阶梯状，因此减小了因树脂突起17而形成的高低差。因此，能够对在形成树脂突起17上的配线层24时的光刻工序中的光刻胶膜的被覆性进行改善。其结果为，能够提高配线层24的可靠性。由此，能够抑制在树脂突起17的高低差部分32a、32b处因安装时的应力集中(压力)而导致配线层24断线的情况。
此外，由于能够以上述的方式对形成配线层24时的光刻工序中的光刻胶膜的被覆性进行改善，因此能够应对配线层24的细微化。
此外，由于在本实施方式中，通过第一核心树脂～第三核心树脂14、15、16而将树脂突起17形成为阶梯状，因此在树脂突起17的高低差部分32a、32b处使安装时的应力分散。通过以这种方法对安装时的应力集中进行缓和，从而能够抑制在安装时配线层24发生断线的情况。其结果为，能够提高配线层24的可靠性。
另外，虽然在本实施方式中，通过聚酰亚胺膜而形成了第一核心树脂～第三核心树脂14、15、16，但也可以通过其他的树脂来形成第一核心树脂～第三核心树脂14、15、16。
第二实施方式
图6(A)～(C)为表示本发明的一个方式所涉及的电子部件的俯视图，对与图1(A)～(C)相同的部分标注相同符号，并仅对不同的部分进行说明。
与图1(A)、(B)所示的被形成为线状的第一核心树脂14和第二核心树脂15被分开配置而不接触的情况相反，在本实施方式中，如图6(A)、(B)所示，第一核心树脂14与第二核心树脂15以接触的方式而配置。
在本实施方式中也能够获得与第一实施方式同样的效果。
此外，在本实施方式中，由于第一核心树脂14与第二核心树脂15以接触的方式而配置，因此与第一实施方式相比能够提高树脂突起17。
第三实施方式
图7(A)～(C)为表示本发明的一个方式所涉及的电子部件的俯视图，与图1(A)～(C)相同的部分标注相同符号，并仅对不同的部分进行说明。
在钝化膜13上形成有第一核心树脂(也称为第一树脂层)33。第一核心树脂33如图7(A)所示被形成为线状。
在第一核心树脂33上形成有第三核心树脂16，第三核心树脂16与钝化膜13不接触。如此形成包括第一核心树脂及第三核心树脂33、16在内的树脂突起17a。
在树脂突起17a、钝化膜13及电极衬垫12上形成有TiW层22，在TiW层22上形成有Au层23。通过该Au层23及TiW层22而构成了多个配线层24，配线层24与电极衬垫12电连接，并且从树脂突起17a的上方经过(参照图7(A)、(B))。
第一核心树脂33的宽度34大于第三核心树脂16的宽度18(参照图7(A))。由此，能够减小由于树脂突起17a而产生的高低差。
在将聚酰亚胺分别应用于第一核心树脂及第三核心树脂33、16中的情况下，优选为，使第三核心树脂16的端部与第一核心树脂33的端部之间的间隔28隔开50μm以上。(参照图7(A)、(C))。
由本实施方式实施的电子部件的制造方法与由第一实施方式实施的电子部件的制造方法的不同点如下。
在具有电极衬垫12及钝化膜13的半导体基板11的上方涂敷感光性聚酰亚胺膜，并进行曝光及显影。由此，在钝化膜13上形成由聚酰亚胺膜组成的树脂层。接着，通过对该树脂层进行固化，从而如图7(B)所示，在半导体基板11的上方形成第一核心树脂33。第一核心树脂33的截面形状为接近椭圆形的形状。
接下来，在包括第一核心树脂33的整个面上涂敷感光性聚酰亚胺膜，并进行曝光及显影。由此，在第一核心树脂33上形成由聚酰亚胺膜组成的树脂层。接着，通过对该树脂层进行固化，从而如图7(B)所示，在第一核心树脂33上形成第三核心树脂16。如此形成了包括第一核心树脂及第三核心树脂33、16在内的树脂突起17a。
从此后形成TiW层22的工序起均与第一实施方式相同。
在本实施方式中，也能够获得与第一实施方式相同的效果。
第四实施方式
图8(A)～(C)为表示本发明的一个方式所涉及的电子部件的俯视图，对与图1(A)～(C)相同的部分标注相同符号，并仅对不同的部分进行说明。
相对于将如图1(A)、(B)所示的第一核心树脂及第二核心树脂14、15各自的截面形状设为接近半圆形的形状的方式，在本实施方式中，如图8(B)所示，将树脂突起17b的第一核心树脂及第二核心树脂14c、15c各自的截面形状设为接近四边形的形状，详细而言，设为梯形。
在本实施方式中，也能够获得与第一实施方式相同的效果。
第五实施方式
图9(A)～(C)为表示本发明的一个方式所涉及的电子部件的俯视图，对与图7(A)～(C)相同的部分标注相同符号，仅对不同的部分进行说明。
在钝化膜13上形成有第一核心树脂(也称为第一树脂层)33a。如图9(B)所示，第一核心树脂33a的截面形状为接近四边形的形状，详细而言，为梯形。
在第一核心树脂33a上形成有第三核心树脂16。以这种方式形成了包括第一核心树脂及第三核心树脂33a、16在内的树脂突起17c。
第一核心树脂33a的宽度34a大于第三核心树脂16的宽度18(参照图9(A))。由此，能够减小由树脂突起17c产生的高低差。
在本实施方式中，也能够获得与第三实施方式相同的效果。
第六实施方式
图10(A)～(C)为表示本发明的一个方式所涉及的电子部件的俯视图，对与图1(A)～(C)相同的部分标注相同符号，并仅对不同的部分进行说明。
与图1(A)、(B)所示的被形成为线状的第一核心树脂14和第二核心树脂15被分开配置而不接触的方式相反，在本实施方式中，如图10(A)所示，第一核心树脂14b与第二核心树脂15b的端部35以被连接的方式而配置。然而，除了该端部35以外，其余部分与第一实施方式同样地第一核心树脂14b与第二核心树脂15b被分开配置。
在本实施方式中，也能够获得与第一实施方式相同的效果。
此外，在本实施方式中，第一核心树脂14b与第二核心树脂15b的端部35被连结在一起。因此，当在第一核心树脂及第二核心树脂14b、15b上涂敷用于形成第三核心树脂16的感光性聚酰亚胺膜时，能够抑制聚酰亚胺在第一核心树脂及第二核心树脂14b、15b的长度方向上流动的情况。由此，能够抑制用于形成第三核心树脂16的感光性聚酰亚胺膜的端部的膜厚度下降。
第七实施方式
图11(A)～(C)为表示本发明的一个方式所涉及的电子部件的俯视图，对与图10(A)～(C)相同的部分标注相同符号，并仅对不同的部分进行说明。
如图11(A)、(B)所示，在钝化膜13上形成包围第一核心树脂及第二核心树脂14b、15b的端部的坝部件36。换句话说，该坝部件36对第一核心树脂及第二核心树脂14b、15b的端部的三个方向进行包围。
在本实施方式中，也能够获得与第六实施方式相同的效果。
此外，在本实施方式中，通过坝部件36来包围第一核心树脂及第二核心树脂14b、15b的端部。因此，能够抑制在第一核心树脂及第二核心树脂14b、15b上涂敷用于形成第三核心树脂16的感光性聚酰亚胺膜时，聚酰亚胺在第一核心树脂及第二核心树脂14b、5b的长度方向上流动的情况。如此，能够抑制用于形成第三核心树脂16的感光性聚酰亚胺膜的端部的膜厚度下降。
此外，虽然在本实施方式中，通过坝部件36对第六实施方式中的第一核心树脂及第二核心树脂14b、15b的端部进行包围，但并不限定于此。例如，能够通过坝部件36而对第一～第五实施方式中的任一个方式中的核心树脂的端部进行包围。
另外，在本发明中，当称为在特定的A(以下称为“A”)之上(或下)形成特定的B(以下称为“B”(B被形成))时，并不限定于直接在A之上(或下)形成B(B被形成)的情况。在不妨碍本发明的作用效果的范围内，也包括经由其他部件而在A之上(或下)形成B(B被形成)的情况。
此外，还能够以适当地对上述的第一～第七实施方式进行相互组合的方式而实施。
符号说明
11…半导体基板；12…电极衬垫；13…钝化膜(绝缘层)；14、14b、14c…第一核心树脂(第一树脂层)；14a…树脂层；15、15b、15c…第二核心树脂(第三树脂层)；15a…树脂层；16…第三核心树脂(第二树脂层)；16a…树脂层；17、17a、17b、17c…树脂突起；18…第三核心树脂的宽度；19…从第一核心树脂的端部起至第二核心树脂的端部为止的长度；20…树脂突起的高度；21…第一核心树脂及第二核心树脂的高度；22…TiW层；23…Au层；24…配线层；25…以第一核心树脂及第二核心树脂的最高部为基准的第三核心树脂的高度；26、27…第三核心树脂的宽度；28…第三核心树脂的端部与第一核心树脂及第二核心树脂各自的端部之间的间隔；29…第三核心树脂的端部与配线层之间的间隔；31…抗蚀图形；32a、32b…树脂突起的高低差部分；33、33a…第一核心树脂(第一树脂层)；34a…第一核心树脂的宽度；35…第一核心树脂与第二核心树脂的端部；36…坝部件；104…安装基板；106…被接合电极。

Claims (14)

1.一种电子部件，包括：
基板，其具有电极；
第一树脂层，其位于所述基板的上方；
第二树脂层，其至少一部分位于所述第一树脂层上；
树脂突起，其包括所述第一树脂层及所述第二树脂层，并且与所述第一树脂层相比高度较高；
导电层，其与所述电极电连接，且从所述树脂突起的上方经过。
2.如权利要求1所述的电子部件，其中，
包括第三树脂层，所述第三树脂层位于所述基板的上方、且位于与所述第一树脂层相邻的位置处，
所述第二树脂层的至少一部分位于所述第三树脂层上，
所述树脂突起包括所述第三树脂层，且与所述第三树脂层相比高度较高。
3.如权利要求2所述的电子部件，其中，
所述第一树脂层的宽度与所述第三树脂层的宽度相同。
4.如权利要求2或3所述的电子部件，其中，
从位于所述导电层的下方的所述第一树脂层的端部起至所述第三树脂层的端部为止的长度，与位于所述导电层的下方的所述第二树脂层的宽度相比而较大。
5.如权利要求2至4中任一项所述的电子部件，其中，
具有绝缘层，所述绝缘层分别位于所述基板与所述第一树脂层之间以及所述基板与所述第三树脂层之间，且分别与所述第一树脂层及所述第三树脂层相接，
位于所述第一树脂层与所述第三树脂层之间的所述第二树脂层的一部分与所述绝缘层相接。
6.如权利要求1至5中任一项所述的电子部件，其中，
以所述第一树脂层的最高部为基准的所述第二树脂层的高度与所述第一树脂层的高度相比而较高。
7.如权利要求1至6中任一项所述的电子部件，其中，
所述基板具有多个所述电极，
从所述树脂突起的上方经过的所述导电层为多个，
所述多个导电层分别与所述多个电极电连接。
8.如权利要求1至7中任一项所述的电子部件，其中，
所述基板为半导体基板。
9.如权利要求1至8中任一项所述的电子部件，其特征在于，
所述树脂突起上的所述导电层被接合在安装基板的电极上。
10.一种电子部件的制造方法，包括：
在具有电极的基板的上方形成第一树脂层的工序；
对所述第一树脂层进行固化的工序；
在所述第一树脂层上形成第二树脂层的至少一部分的工序；
通过对所述第二树脂层进行固化，从而形成包括所述第一树脂层及所述第二树脂层在内、并且与所述第一树脂层相比高度较高的树脂突起的工序；
形成与所述电极电连接、且从所述树脂突起的上方经过的导电层的工序。
11.一种电子部件的制造方法，包括：
在具有电极的基板的上方形成第一树脂层以及位于与该第一树脂层相邻的位置处的第三树脂层的工序；
对所述第一树脂层及所述第三树脂层进行固化的工序；
在所述第一树脂层及所述第三树脂层上形成第二树脂层的至少一部分的工序；
通过对所述第二树脂层进行固化，从而形成包括所述第一树脂层、所述第二树脂层以及所述第三树脂层在内、且分别与所述第一树脂层及所述第三树脂层相比高度较高的树脂突起的工序；
形成与所述电极电连接、且从所述树脂突起的上方经过的导电层的工序。
12.如权利要求11所述的电子部件的制造方法，其中，
所述第一树脂层的宽度与所述第三树脂层的宽度相同。
13.如权利要求11或12所述的电子部件的制造方法，其中，
从位于所述导电层的下方的所述第一树脂层的端部起至所述第三树脂层的端部为止的长度，与位于所述导电层的下方的所述第二树脂层的宽度相比而较大。
14.如权利要求10至13中任一项所述的电子部件的制造方法，其中，具有：
在形成所述导电层的工序之后，通过在所述导电层上涂敷光刻胶膜并进行曝光及显影，从而在所述导电层上形成抗蚀图形的工序；
将所述抗蚀图形作为掩膜而对所述导电层进行蚀刻的工序。
CN201510818723.7A 2014-11-25 2015-11-23 电子部件及其制造方法 Pending CN105633030A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014238028A JP2016100533A (ja) 2014-11-25 2014-11-25 電子部品及びその製造方法
JP2014-238028 2014-11-25

Publications (1)

Publication Number Publication Date
CN105633030A true CN105633030A (zh) 2016-06-01

Family

ID=56010954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510818723.7A Pending CN105633030A (zh) 2014-11-25 2015-11-23 电子部件及其制造方法

Country Status (3)

Country Link
US (1) US9748115B2 (zh)
JP (1) JP2016100533A (zh)
CN (1) CN105633030A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893007A (zh) * 2005-06-28 2007-01-10 精工爱普生株式会社 半导体装置的制造方法
US20080197505A1 (en) * 2007-02-19 2008-08-21 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
US20080284011A1 (en) * 2007-05-18 2008-11-20 Taiwan Tft Lcd Association Bump structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3669460B2 (ja) 1997-02-05 2005-07-06 日立化成工業株式会社 無電解めっき方法
JP4543460B2 (ja) 1999-11-22 2010-09-15 住友ベークライト株式会社 導電性樹脂ペースト及びこれを用いた半導体装置
JP3642414B2 (ja) 2001-02-08 2005-04-27 シャープ株式会社 半導体装置およびその製造方法
JP3983996B2 (ja) 2001-04-23 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置
US7005751B2 (en) 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
JP4245996B2 (ja) 2003-07-07 2009-04-02 株式会社荏原製作所 無電解めっきによるキャップ膜の形成方法およびこれに用いる装置
DE10356119B3 (de) * 2003-11-27 2005-08-18 Infineon Technologies Ag Elektronisches Bauelement mit elektrische Kontaktflächen aufweisenden nachgiebigen Erhebungen und Verfahren zu dessen Herstellung
JP2005340255A (ja) 2004-05-24 2005-12-08 Fujikura Ltd 半導体装置およびその製造方法ならびに電子機器
JP4284544B2 (ja) 2005-06-29 2009-06-24 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4508064B2 (ja) 2005-09-30 2010-07-21 住友金属鉱山株式会社 半導体装置用配線基板の製造方法
JP2007305723A (ja) 2006-05-10 2007-11-22 Matsushita Electric Ind Co Ltd バンプ付き半導体素子と、その製造方法および、前記バンプ付き半導体素子を用いたモジュール
US7834453B2 (en) * 2006-07-28 2010-11-16 Taiwan Tft Lcd Association Contact structure having a compliant bump and a test pad

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893007A (zh) * 2005-06-28 2007-01-10 精工爱普生株式会社 半导体装置的制造方法
US20080197505A1 (en) * 2007-02-19 2008-08-21 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
US20080284011A1 (en) * 2007-05-18 2008-11-20 Taiwan Tft Lcd Association Bump structure

Also Published As

Publication number Publication date
US20160148871A1 (en) 2016-05-26
US9748115B2 (en) 2017-08-29
JP2016100533A (ja) 2016-05-30

Similar Documents

Publication Publication Date Title
JP5202151B2 (ja) パッド下側ｅｓｄ及びパッド下側アクティブボンディング用ボンドパッドスタック
TW201535551A (zh) 晶片封裝體及其製造方法
TW201732959A (zh) 導線架、電子零件裝置及其製造方法
JP2011049303A (ja) 電気部品およびその製造方法
US8173539B1 (en) Method for fabricating metal redistribution layer
TWI517318B (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
US9673139B2 (en) Semiconductor device
CN108400124A (zh) 封装结构及其制造方法
US9408313B2 (en) Packaging substrate and method of fabricating the same
JP2008205078A (ja) 半導体装置及びその製造方法
US7112881B2 (en) Semiconductor device
CN105633030A (zh) 电子部件及其制造方法
JP4693855B2 (ja) 半導体パッケージ及びその製造方法
WO2015079648A1 (ja) 半導体装置
TW201931553A (zh) 在金屬化系統中具有優異抗裂性之半導體裝置
JP5013131B2 (ja) 半導体装置の製造方法
CN108156754B (zh) 垂直连接接口结构、具所述结构的电路板及其制造方法
TWI577248B (zh) 線路載板及其製作方法
JP4305678B2 (ja) 半導体装置
JP2002246411A (ja) 半導体装置及びその製造方法
JP2005064193A (ja) 半導体装置及びその製造方法
CN110634835B (zh) 半导体装置及其制造方法
US10825788B2 (en) Method for manufacturing compliant bump
KR100919080B1 (ko) 반도체 디바이스 및 그 제조 방법
JPH10294397A (ja) フリップチップ搭載用基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160601