CN105575435A - 半导体存储器 - Google Patents

半导体存储器 Download PDF

Info

Publication number
CN105575435A
CN105575435A CN201510736102.4A CN201510736102A CN105575435A CN 105575435 A CN105575435 A CN 105575435A CN 201510736102 A CN201510736102 A CN 201510736102A CN 105575435 A CN105575435 A CN 105575435A
Authority
CN
China
Prior art keywords
bit line
switching transistor
reference voltage
differential
upset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510736102.4A
Other languages
English (en)
Other versions
CN105575435B (zh
Inventor
王麒云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN105575435A publication Critical patent/CN105575435A/zh
Application granted granted Critical
Publication of CN105575435B publication Critical patent/CN105575435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/123—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/126—Virtual ground arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/34—Source electrode or drain electrode programmed

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种半导体存储器。其包含：第一切换晶体管，其中第一切换晶体管包含第一端，第二端及第三端，且该第一切换晶体管的第二端耦接至第一字线；第一差分位线对，包含非翻转位线以及翻转位线，其中该第一差分位线对的非翻转位线与该第一差分位线对的翻转位线互不相交地耦接至该第一切换晶体管的第一端，以储存第一信息；以及第二差分位线对，包含非翻转位线以及翻转位线，其中该第二差分位线对的非翻转位线与该第二差分位线对的翻转位线互不相交地耦接至该第一切换晶体管的第三端，以储存第二信息。本发明所公开的半导体存储器能够高速探测且节省面积。

Description

半导体存储器
技术领域
本发明的实施例有关于一种半导体存储器，尤指一种可切换位线对的过孔只读存储器(Via-programmableRead-OnlyMemory，ViaROM)，其不具有虚拟多晶硅闸极(dummypolygate)并且具有高探测速度。
背景技术
图1中所示为传统的ViaROM，其需要虚拟多晶硅闸极来做扩散隔离(diffusionisolation)，其显示了现有技术4x4ViaROM的电路原理图。每个晶体管具有第一端，连接到参考电压(例如地电压)，以及第二端，连接到四根字线中的一根。最重要的是，每个晶体管都有第三端，用于根据该端是否通过via触点连接到四根位线中的一根而储存数据。位线0-3以“BL0-BL3”来表示，而字线0-3以“WL0–WL3”来表示。图2显示图1中4x4ViaROM的电路布置图。有效的位元(bit-cell)尺寸需要平均1.5的多晶硅线宽(poly-pitch)，因为有额外的虚拟多晶硅闸极。另外，传统ViaROM的探测速度与器件的本地差异(devicelocalvariation)需要加强来符合高速ROM的趋势。
发明内容
根据本发明的实施例，提出一种半导体存储器以解决上述问题。
本发明提供一种半导体存储器，包含：第一切换晶体管，其中第一切换晶体管包含第一端，第二端及第三端，且该第一切换晶体管的第二端耦接至第一字线；第一差分位线对，包含非翻转位线以及翻转位线，其中该第一差分位线对的非翻转位线与该第一差分位线对的翻转位线互不相交地耦接至该第一切换晶体管的第一端，以储存第一信息；以及第二差分位线对，包含非翻转位线以及翻转位线，其中该第二差分位线对的非翻转位线与该第二差分位线对的翻转位线互不相交地耦接至该第一切换晶体管的第三端，以储存第二信息。
本发明所公开的半导体存储器能够高速探测且节省面积。
本发明的这些及其他的目的对于本领域的技术人员来说，在阅读了下述优选实施例的详细说明以后是很容易理解和明白的，所述优选实施例通过多幅图予以揭示。
附图说明
图1是现有技术的4x4ViaROM的电路图。
图2是图1中4x4ViaROM的布置图。
图3是根据本发明的第一实施例的半导体存储器300的电路图。
图4是显示图3中的半导体存储器的布置图。
图5是根据本发明的第二实施例的半导体存储器500的电路图。
图6是显示图5中的半导体存储器500的布置。
具体实施方式
本说明书及权利要求书使用了某些词语代指特定的组件。本领域的技术人员可理解的是，制造商可能使用不同的名称代指同一组件。本文件不通过名字的差别，而通过功能的差别来区分组件。在以下的说明书和权利要求书中，词语“包括”是开放式的，因此其应理解为“包括，但不限于...”。
图3显示根据本发明第一实施例的半导体存储器300的电路图。半导体存储器300每行包含5个存储单元，即总共有20个存储单元，其中存储单元U00-U04是第一行的(由字线WL0所控制)；半导体单元U10-U14是第二行的(由字线WL1所控制)；存储单元U20-U24是第三行的(由字线WL2所控制)；存储单元U30-U34是第四行的(由字线WL3所控制)。半导体存储器300包含16个切换晶体管M00-M33，可为任何本领域内具有切换功能的任何晶体管，例如是P-沟道金属氧化物半导体场效应晶体管(metal–oxide–semiconductorfield-effecttransistor，MOSFET)或者是N-沟道金属氧化物半导体场效应晶体管。切换晶体管M00,M01,M02,M03每个都具有第一端A(漏极/源极端)，第二端B(闸极)，以及第三端C(漏极/源极端)，其中第二端B连接到字线WL0；切换晶体管M10,M11,M12,M13每个都具有第一端A(漏极/源极端)，第二端B(闸极端)，第三端C(漏极/源极端)，其中第二端B都耦接到字线WL1；切换晶体管M20,M21,M22,M23每个都具有第一端A(漏极/源极端)，第二端B(闸极端)，第三端C(漏极/源极端),其中第二端B都耦接到字线WL2；切换晶体管M30,M31,M32,M33每个具有第一端A(漏极/源极端)，第二端B(闸极端)，第三端C(漏极/源极端)，第二端B都耦接到字线WL3。
半导体存储器300包含第一差分位线对DABL0，第二差分位线对DBBL0，第三差分位线对DABL1，第四差分位线对DBBL1以及第五差分位线对DABL2。第一差分位线对DABL0具有第一非翻转位线ABL0以及第一翻转位线ABLB0。第一非翻转位线ABL0及第一翻转位线ABLB0是互不相交地耦接到切换晶体管M00,M10,M20,M30的第一端A，来分别形成存储单元U00,U10,U20andU30，以储存信息。第二差分位线对DBBL0包含第二非翻转位线BBL0以及第二翻转位线BBLB0。第二非翻转位线BBL0及第一翻转位线BBLB0是互不相交地耦接到切换晶体管M00,M10,M20,M30的第三端C(即切换晶体管M01,M11,M21,M31的第一端A)，来分别形成存储单元U01,U11,U21andU31，以储存信息。
第三差分位线对DABL1包含第三非翻转位线ABL1以及第三翻转位线ABLB1。第三非翻转位线ABL1以及第三翻转位线ABLB1互不相交地耦接到切换晶体管M01,M11,M21,M31的第三端C(即切换晶体管M02,M12,M22,M32的第一端A)，来分别形成存储单元U02,U12,U22以及U32，以储存信息。第四差分位线对DBBL1包含第四非翻转位线BBL1以及第四翻转位线BBLB1。第四非翻转位线BBL1以及第四翻转位线BBLB1互不相交地耦接到切换晶体管M02,M12,M22,M32的第三端C(即切换晶体管M03,M13,M23,M33的第一端A)来分别形成存储单元U03,U13,U23及U33，以储存信息。第五差分位线对DABL2具有第五非翻转位线ABL2以及第五翻转位线ABLB2。第五非翻转位线ABL2及第五翻转位线ABLB2互不相交地耦接到切换晶体管M03,M13,M23,M33的第三端C，以分别形成存储单元U04,U14,U24及U34，来储存信息。
如图3所示，切换晶体管M00的第一端是触点连接(例如用过孔触点)到翻转位线ABLB0，切换晶体管M00的第三端以及切换晶体管M01的第一端是触点连接(例如使用过孔触点)到第二非翻转位线BBL0。当储存在存储单元U00中的信息要被读取时，切换晶体管M00会通过配置字线WL0而被开启。具体地，字线WL0会被切换到第一参考电压(例如在使用一个N沟道MOSFET作为切换晶体管M00的场景下的一个供电电压VDD,或者是在使用一个P沟道MOSFET作为切换晶体管M00的场景下的一个地电压GND)。第二非翻转位线BBL0以及第二翻转位线BBLB0会被切换到第二参考电压(例如在使用一个N沟道MOSFET作为切换晶体管M00的场景下的一个地电压GND,或者是在使用一个P沟道MOSFET作为切换晶体管M00的场景下的一个供电电压VDD)。接着，探测放大器会被用来读出储存在切换晶体管M00中的存储单元U00中的信息，其通过非翻转方式探测第一差分位线对DABL0的第一非翻转位线ABL0的电压水平，以及通过翻转方式探测第一差分位线对DABL0的第一翻转位线ABLB0的电压水平，其中探测放大器配置为一个差分放大器并耦接到第一差分位线对DABL0。
图4是根据图3所示的半导体存储器300的电路布置图。从图4可以清楚看到每两个相邻的切换晶体管在两个多晶硅闸极之间具有共同的掺杂区(两个相邻的切换晶体管的第二端)，举例来说，切换晶体管M11以及M12之间的掺杂区可为切换晶体管M11的漏极且也是切换晶体管M12的源极。结果，本实施例中的电路可在比传统电路更高的速度下工作，其通过切换与存储单元相邻的两个差分位线对来实现，其中的存储单元是被在第二电压下读取。举例来说，当存储单元U01中储存的信息要被读取的时候，切换晶体管M00与切换晶体管M01通过配置字线WL0而被开启，该字线WL0耦接到切换晶体管M00与M01的第二闸极(GATE)端。第一非翻转位线ABL0与第一翻转位线ABLB0会被切换到第二参考电压，第三非翻转位线ABL1与第三翻转位线ABLB1也会被切换到第二参考电压。在切换晶体管M00与M01为N沟道MOSFET时，第二非翻转位线BBL0的电压水平可通过两条路径被拉低到地电压，即，从切换晶体管M00的第三端C经过切换晶体管M00第一端A到第一翻转位线ABLB0的第一路径；以及从切换晶体管M01的第一端A经过切换晶体管M01的第三端C到第三非翻转位线ABL1。当漏电路径是传统方案的两倍时，第二非翻转位线BBL0的电压水平的放电会更快。接着，探测放大器会被用来读出储存在切换晶体管M00与且化晶体管M01之间的存储单元U01中的信息，其通过非翻转方式探测第二差分位线对DBBL0的第二非翻转位线BBL0的电压水平(例如地电压会被解读为1’b0已经储存了)，以及通过翻转方式探测第二差分位线对DBBL0的第二翻转位线BBLB0的电压水平(例如供电电压会被解读为1’b0已经储存了)。
当储存在存储单元U02的信息被读取时，第二差分位线对DBBL0与第四差分位线对DBBL1会被切换到第二参考电压。如此，第三非翻转位线ABL1的电压水平能通过两条路径被拉低到第二参考电压，即经过切换晶体管M01与第二非翻转位线BBL0的路径，以及通过切换晶体管M01与第四翻转位线BBLB1。从图3及图4中可以看出，每个位线对可被切换到第二电压水平或者由对应的探测放大器来探测；而且，本实施例中没有包含虚拟多晶硅，而且有效的位单元尺寸平均只有1个多晶硅线宽(poly-pitch)。并且，差分探测能提高良率。考虑到该布置，在别的实施例中，位线可在不同的金属层中，以节省芯片面积，例如翻转位线在金属层中，而非翻转位线在另一金属层中。
图5是根据本发明第二实施例的半导体存储器500的电路图。半导体存储器500是半导体存储器300的另一种原理图，而半导体存储器500的每个存储单元中储存的内容与半导体存储器300是一样的。字线WL0-WL3控制每列中的切换晶体管，并控制每行中的差分位线。图6显示图5中的半导体存储器500的布置。在阅读完上述半导体存储器300的操作描述之后，本领域的技术人员应能了解半导体存储器500的操作。有些额外的细节需要注意。举例来说，当存储单元U32要被读取时，字线WL1与WL2都需要被配置，因为两个相邻的切换晶体管M31与M32属于不同的字线。可是根据图5，只有一个差分位线对需要被拉到第二电压。
本领域的技术人员将注意到，在获得本发明的指导之后，可对所述装置和方法进行大量的修改和变换。相应地，上述公开内容应该理解为，仅通过所附加的权利要求的界限来限定。

Claims (19)

1.一种半导体存储器，包含：
第一切换晶体管，其中第一切换晶体管包含第一端，第二端及第三端，且该第一切换晶体管的第二端耦接至第一字线；
第一差分位线对，包含非翻转位线以及翻转位线，其中该第一差分位线对的非翻转位线与该第一差分位线对的翻转位线互不相交地耦接至该第一切换晶体管的第一端，以储存第一信息；以及
第二差分位线对，包含非翻转位线以及翻转位线，其中该第二差分位线对的非翻转位线与该第二差分位线对的翻转位线互不相交地耦接至该第一切换晶体管的第三端，以储存第二信息。
2.如权利要求1所述的半导体存储器，其特征在于，当该第一信息要被读取时，该第一切换晶体管通过耦接该第一字线到第一参考电压来被开启，该第二差分位线对耦接至第二参考电压，该第一信息以非翻转方式被从该第一差分位线对的非翻转位线读取，并且以翻转方式被从该第一差分位线对的翻转位线读取。
3.如权利要求1所述的半导体存储器，其特征在于，更包含：
第二切换晶体管，其中该第二切换晶体管包含第一端，第二端，以及第三端，该第二切换晶体管的第二端耦接至该第一字线，且该第一切换晶体管的第三端与该第二切换晶体管的第一端具有共同掺杂区；以及
第三差分位线对，包含非翻转位线以及翻转位线，其中该第三差分位线对的非翻转位线与该第三差分位线对的翻转位线互不相交地耦接至该第二切换晶体管的第三端，以储存第三信息。
4.如权利要求3所述的半导体存储器，其特征在于，其中当对应该共同掺杂区的该第二信息要被读取时，该第一切换晶体管与该第二晶体管都通过耦接该第一字线到第一参考电压来被开启，耦接至该第一切换晶体管的第一端的该第一差分位线对，与耦接至该第二切换晶体管的第三端的该第三差分位线对，分别耦接到与该第一参考电压不同的第二参考电压。
5.如权利要求2所述的半导体存储器，其特征在于，该第一参考电压与该第二参考电压之间具有电压降。
6.如权利要求2所述的半导体存储器，其特征在于，该第一切换晶体管是N沟道金属氧化物半导体场效应晶体管。
7.如权利要求6所述的半导体存储器，其特征在于，该第一参考电压是供电电压，且该第二参考电压是地电压。
8.如权利要求2所述的半导体存储器，其特征在于，该第一切换晶体管是P沟道金属氧化物半导体场效应晶体管。
9.如权利要求8所述的半导体存储器，其特征在于，该第一参考电压是地电压，且该第二参考电压是供电电压。
10.如权利要求1所述的半导体存储器，其特征在于，该第一切换晶体管的第一端触点连接到该第一差分位线对的非翻转位线与翻转位线其中之一，该第一切换晶体管的第三端触点连接到该第二差分位线对的非翻转位线与翻转位线其中之一。
11.如权利要求1所述的半导体存储器，其特征在于，更包含：
第一探测放大器，配置为差分放大器，耦接至该第一差分位线对；以及
第二探测放大器，配置为差分放大器，耦接至该第二差分位线对。
12.如权利要求1所述的半导体存储器，其特征在于，更包含多个金属层，其中该两根翻转位线与该两根非翻转位线不处在同一金属层。
13.如权利要求1所述，其特征在于，更包含：
第二切换晶体管，其中该第二切换晶体管包含第一端，第二端与第三端，该第二切换晶体管的第二端耦接到第二字线，该第一切换晶体管的第三端与该第二切换晶体管的第一端具有共同掺杂区，且该第三切换晶体管的第三端耦接到该第一差分位线对。
14.如权利要求13所述，其特征在于，当对应该共同掺杂区的该第二信息被读取时，通过分别耦接该第一字线与该第二字线到第一参考电压，耦接该第一差分位线对到该第一切换晶体管的第一端，耦接该第三切换晶体管的第三端到第二参考电压来开启该第一切换晶体管与该第二且化晶体管。
15.如权利要求14所述的半导体存储器，其特征在于，该第一参考电压与该第二参考电压之间具有电压降。
16.如权利要求14所述的半导体存储器，其特征在于，该第一切换晶体管为N沟道金属氧化物场效应晶体管。
17.如权利要求16所述的半导体存储器，其特征在于，该第一参考电压是供电电压，而且该第二参考电压是地电压。
18.如权利要求14所述的半导体存储器，其特征在于，该第一切换晶体管是P沟道金属氧化物场效应晶体管。
19.如权利要求18所述的半导体存储器，其特征在于，该第一参考电压是地电压，而且该第二参考电压是供电电压。
CN201510736102.4A 2014-11-04 2015-11-03 半导体存储器 Active CN105575435B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/533,065 US9269405B1 (en) 2014-11-04 2014-11-04 Switchable bit-line pair semiconductor memory
US14/533,065 2014-11-04

Publications (2)

Publication Number Publication Date
CN105575435A true CN105575435A (zh) 2016-05-11
CN105575435B CN105575435B (zh) 2019-05-10

Family

ID=55314725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510736102.4A Active CN105575435B (zh) 2014-11-04 2015-11-03 半导体存储器

Country Status (2)

Country Link
US (1) US9269405B1 (zh)
CN (1) CN105575435B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110090752A1 (en) * 2009-10-21 2011-04-21 Oki Semiconductor Co., Ltd. Semiconductor memory device
CN102034549A (zh) * 2009-09-24 2011-04-27 台湾积体电路制造股份有限公司 半导体存储器单元阵列以及半导体只读存储器单元阵列
CN102637449A (zh) * 2012-04-13 2012-08-15 中国科学院微电子研究所 一种伪差分式存储阵列
CN102842338A (zh) * 2011-06-22 2012-12-26 联发科技股份有限公司 存储装置与控制存储装置的方法
CN103325418A (zh) * 2012-03-19 2013-09-25 台湾积体电路制造股份有限公司 用于rom单元的器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021781A (en) * 1974-11-19 1977-05-03 Texas Instruments Incorporated Virtual ground read-only-memory for electronic calculator or digital processor
US5117389A (en) * 1990-09-05 1992-05-26 Macronix International Co., Ltd. Flat-cell read-only-memory integrated circuit
JPH05128886A (ja) * 1991-10-31 1993-05-25 Nippon Steel Corp 半導体記憶装置
JP2751892B2 (ja) * 1995-10-11 1998-05-18 日本電気株式会社 半導体記憶装置
JP2830809B2 (ja) * 1995-12-25 1998-12-02 日本電気株式会社 マスクｒｏｍ
JP3235715B2 (ja) * 1996-06-11 2001-12-04 シャープ株式会社 半導体記憶装置
JP4606239B2 (ja) * 2005-04-26 2011-01-05 Ｏｋｉセミコンダクタ株式会社 メモリアレイ回路
US7649762B1 (en) * 2006-12-20 2010-01-19 Nvidia Corporation Area efficient high performance memory cell
US7940546B2 (en) * 2009-01-30 2011-05-10 Arm Limited ROM array
US8570784B2 (en) * 2011-07-28 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Differential ROM

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034549A (zh) * 2009-09-24 2011-04-27 台湾积体电路制造股份有限公司 半导体存储器单元阵列以及半导体只读存储器单元阵列
US20110090752A1 (en) * 2009-10-21 2011-04-21 Oki Semiconductor Co., Ltd. Semiconductor memory device
CN102842338A (zh) * 2011-06-22 2012-12-26 联发科技股份有限公司 存储装置与控制存储装置的方法
CN103325418A (zh) * 2012-03-19 2013-09-25 台湾积体电路制造股份有限公司 用于rom单元的器件
CN102637449A (zh) * 2012-04-13 2012-08-15 中国科学院微电子研究所 一种伪差分式存储阵列

Also Published As

Publication number Publication date
CN105575435B (zh) 2019-05-10
US9269405B1 (en) 2016-02-23

Similar Documents

Publication Publication Date Title
TWI550779B (zh) 單次可程式記憶體單元及編程和讀取包含該單次可程式記憶體單元的記憶體陣列的方法
US9601499B2 (en) One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same
US8451646B2 (en) Resistive random access memory and the method of operating the same
US8400813B2 (en) One-time programmable fuse with ultra low programming current
EP2015362A1 (en) Semiconductor array and manufacturing method thereof
US20100232203A1 (en) Electrical anti-fuse and related applications
US7825478B2 (en) Polarity dependent switch for resistive sense memory
CN106340517B (zh) 一次编程非挥发性存储胞
US10128852B2 (en) Low leakage ReRAM FPGA configuration cell
CN102646450B (zh) 一次性可编程位单元
CN104361906B (zh) 基于标准cmos工艺的超低功耗非易失性存储器
CN106997781B (zh) 单次可编程内存单元及编程内存数组的方法
KR101958518B1 (ko) 프로그래밍의 신뢰성이 개선된 otp 셀
CN106558334A (zh) 一种sram存储单元、sram存储器及其控制方法
CN103377700A (zh) 用于非易失性存储单元的方法和装置
US6018475A (en) MOS memory point
JP2015185180A (ja) コンフィギュレーションメモリ
CN105575435A (zh) 半导体存储器
CN104112476B (zh) 兼容标准cmos工艺的超低功耗伪差分结构非易失性存储器
US10008267B2 (en) Method for operating flash memory
CN204667887U (zh) 存储器件
CN103093823A (zh) 一种rom存储器及其版图
CN102646445B (zh) 存储单元以及使用此存储单元的存储器阵列
TWI817725B (zh) 一次性編程記憶單元及其記憶體
TWI836614B (zh) 一次性編程記憶單元及其記憶體

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant