CN106997781B - 单次可编程内存单元及编程内存数组的方法 - Google Patents
单次可编程内存单元及编程内存数组的方法 Download PDFInfo
- Publication number
- CN106997781B CN106997781B CN201610627427.3A CN201610627427A CN106997781B CN 106997781 B CN106997781 B CN 106997781B CN 201610627427 A CN201610627427 A CN 201610627427A CN 106997781 B CN106997781 B CN 106997781B
- Authority
- CN
- China
- Prior art keywords
- terminal
- gate
- source
- drain
- otp memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000002955 isolation Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 abstract description 10
- 239000003990 capacitor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 44
- 230000008569 process Effects 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种单次可编程内存单元包括选择性闸极晶体管、跟随性闸极晶体管以及反熔丝变容器。选择性闸极晶体管包括第一闸极端、第一汲极端及第一源极端。跟随性闸极晶体管包括第二闸极端、第二汲极端及耦接于第一汲极端的第二源极端。反熔丝变容器包括第三闸极端、第三汲极端及耦接于第二汲极端的第三源极端。选择性闸极晶体管、跟随性闸极晶体管以及反熔丝变容器系形成于基层结构上。
Description
技术领域
本发明涉及一种单次可编程内存单元，尤指一种可以降低漏电流的单次可编程内存单元。
背景技术
非挥发性内存是一种可以在没有电源供应的情况下储存信息的内存。非挥发性内存可为磁性记忆装置、光盘片、快闪式内存及其他半导体式内存态样。根据编程次数限制，非挥发性内存可以分为多次可编程(multi-time programmable,MTP)内存及单次可编程(one-time programmable,OTP)内存。如图1所示，习知单次可编程内存单元100包括一晶体管110及一反熔丝晶体管120。当要对单次可编程内存单元100进行编程时，反熔丝晶体管120会被击穿而变成一金属氧化半导体(metal oxide semiconductor,MOS)电容，以使得逻辑数据「1」被写入单次可编程内存单元100中。
请一并参考图2及图3。图2是图1单次可编程内存单元被编程后的良好击穿状态的示意图。图3是图1单次可编程内存单元被编程后的不良击穿状态的示意图。如图2所示，当对应于反熔丝晶体管120闸极端G的闸极氧化层Ox是在靠近反熔丝晶体管120源极端S的位置被击穿时，闸极端G和源极端S之间的漏电流会较小。如图3所示，当对应于反熔丝晶体管120闸极端G的闸极氧化层Ox是在靠近反熔丝晶体管120信道区域的位置被击穿时，闸极端G和源极端S之间的漏电流会较大，因为会有更多电流经由信道区域泄漏。
然而，在先前技术中，闸极氧化层Ox击穿的位置很难被控制，因此公知的单次可编程内存单元100有可能会因漏电流引起的电力不足导致运作不正常或有较慢的反应速度。
发明内容
本发明实施例提出一种单次可编程内存单元，包括基层结构、选择性闸极晶体管、跟随性闸极晶体管及反熔丝变容器。选择性闸极晶体管形成于基层结构上，选择性闸极晶体管包括第一闸极端、第一汲极端及第一源极端。跟随性闸极晶体管形成于基层结构上，跟随性闸极晶体管包括第二闸极端、第二汲极端及第二源极端，第二源极端耦接于第一汲极端。反熔丝变容器形成于基层结构上，反熔丝变容器包括第三闸极端、第三汲极端及第三源极端，第三源极端耦接于第二汲极端。
本发明另一实施例提出一种单次可编程内存单元，包括基层结构、选择性闸极晶体管、跟随性闸极晶体管及反熔丝变容器。选择性闸极晶体管形成于基层结构上，选择性闸极晶体管包括第一闸极端、第一汲极端及第一源极端。跟随性闸极晶体管形成于基层结构上，跟随性闸极晶体管包括第二闸极端、第二汲极端及第二源极端，第二源极端耦接于第一汲极端。反熔丝变容器形成于基层结构上，反熔丝变容器包括第三闸极端及第三源极端，第三源极端耦接于第二汲极端。第三闸极端的一部份形成于浅沟槽隔离区的上方。
本发明另一实施例提出一种单次可编程内存单元，包括基层结构、浅沟槽隔离区、选择性闸极晶体管、跟随性闸极晶体管、反熔丝变容器及虚拟晶体管。浅沟槽隔离区邻接于基层结构。选择性闸极晶体管形成于基层结构上，选择性闸极晶体管包括第一闸极端、第一汲极端及第一源极端。跟随性闸极晶体管形成于基层结构上，跟随性闸极晶体管包括第二闸极端、第二汲极端及第二源极端，第二源极端耦接于第一汲极端。反熔丝变容器形成于基层结构上，反熔丝变容器包括第三闸极端、第三汲极端及第三源极端，第三源极端耦接于第二汲极端。虚拟晶体管部分形成于基层结构上，虚拟晶体管包括第四闸极端及第四源极端，第四源极端耦接于第三汲极端，第四闸极端的一部份形成于浅沟槽隔离区的上方。
附图说明
图1是习知单次可编程内存单元的等效电路图。
图2是图1单次可编程内存单元被编程后的良好击穿状态的示意图。
图3是图1单次可编程内存单元被编程后的不良击穿状态的示意图。
图4是本发明单次可编程内存单元的等效电路图。
图5是本发明单次可编程内存单元的第一实施例的结构示意图。
图6是本发明单次可编程内存单元的第二实施例的结构示意图。
图7是本发明单次可编程内存单元的第三实施例的结构示意图。
图8是本发明单次可编程内存单元的第四实施例的结构示意图。
图9是本发明单次可编程内存单元的第五实施例的结构示意图。
图10是本发明单次可编程内存单元的第六实施例的结构示意图。
图11是本发明编程包括多个单次可编程内存单元的内存数组的方法的示意图。
图12是本发明读取包括多个单次可编程内存单元的内存数组的方法的示意图。
图13是本发明另一读取包括多个单次可编程内存单元的内存数组的方法的示意图。
图14是本发明单次可编程内存单元的第七实施例的结构示意图。
图15是本发明单次可编程内存单元的第八实施例的结构示意图。
图16是本发明单次可编程内存单元的第九实施例的结构示意图。
图17是本发明单次可编程内存单元的第十实施例的结构示意图。
图18是本发明单次可编程内存单元的第十一实施例的结构示意图。
图19是本发明单次可编程内存单元的第十二实施例的结构示意图。
图20是本发明单次可编程内存单元的第十三实施例的结构示意图。
图21是本发明单次可编程内存单元的第十四实施例的结构示意图。
图22是本发明单次可编程内存单元的第十五实施例的结构示意图。
图23是本发明编程包括多个单次可编程内存单元的内存数组的另一种方法的示意图。
其中，附图标记说明如下：
100、200、200A、200B、200C 单次可编程内存单元
、200D、200E、400、400A、400B、
500、500A、500B、600、600A、600B
210、310、410、510 选择性闸极晶体管
220、320、420、520 跟随性闸极晶体管
330、430、530 反熔丝变容器
540 虚拟晶体管
Ox1 第一闸极氧化层
Ox2 第二闸极氧化层
Ox3 第三闸极氧化层
Ox4 第四闸极氧化层
G1 第一闸极端
G2 第二闸极端
G3 第三闸极端
G4 第四闸极端
S1 第一源极端
S2 第二源极端
S3 第三源极端
S4 第四源极端
D1 第一汲极端
D2 第二汲极端
D3 第三汲极端
E3 第三源/汲极延伸区域
E4 第四源/汲极延伸区域
STI 浅沟槽隔离区
F-Sub 基层结构
110 晶体管
120 反熔丝晶体管
200’、400’ 被选择的内存单元
BL 位线
SL 讯号线
G 闸极端
S 源极端
D 汲极端
E1 第一源/汲极延伸区域
E2 第二源/汲极延伸区域
Ox 闸极氧化层
V1 第一电压
V2 第二电压
V3 第三电压
Vg 接地电压
300、700 内存数组
具体实施方式
请一并参考图4及图5。图4是本发明单次可编程内存单元的等效电路图。图5是本发明单次可编程内存单元的第一实施例的结构示意图。如图所示，本发明单次可编程内存单元200包括一选择性闸极晶体管210、一跟随性闸极晶体管220及一反熔丝变容器230。
选择性闸极晶体管210具有一第一闸极端G1，一第一汲极端D1，一第一源极端S1，以及两第一源/汲极延伸区域E1分别耦接于第一汲极端D1及第一源极端S1。跟随性闸极晶体管220具有一第二闸极端G2，一第二汲极端D2，一第二源极端S2耦接于第一汲极端D1，以及两第二源/汲极延伸区域E2分别耦接于第二汲极端D2及第二源极端S2。反熔丝变容器230可以是一金属氧化半导体(metal oxide semiconductor,MOS)变容器(varactor)。反熔丝变容器230具有一第三闸极端G3，一第三汲极端D3，一第三源极端S3耦接于第二汲极端D2，以及一第三源/汲极延伸区域E3耦接于第三汲极端D3及第三源极端S3，用以于第三汲极端D3及第三源极端S3之间形成短路。
依据上述配置，由于第三闸极端G3是形成于第三源/汲极延伸区域E3的正上方，且第三闸极端G3的水平边界是在第三源/汲极延伸区域E3的水平边界内，故反熔丝变容器230不具有通道。因此当要编程单次可编程内存单元200时，可以确保反熔丝变容器230的闸极氧化层Ox3被击穿在第三源/汲极延伸区域E3的上方，以避免电流经由信道区域泄漏。藉此，本发明单次可编程内存单元200可以减少漏电流，以避免有缺陷单元或运作不正常的问题。再者，串接的跟随性闸极晶体管220可以在禁止编程状态下减少接面漏电流。
另外，每一第一源/汲极延伸区域E1具有一第一深度，且每一第二及第三源/汲极延伸区域E2、E3具有一第二深度，第二深度较第一深度深。举例来说，第一源/汲极延伸区域E1可以是应用于核心组件(core device)的源/汲极延伸区域，而第二及第三源/汲极延伸区域E2、E3可以是应用于输出入组件(input/output device)的源/汲极延伸区域，如此可以避免跟随性闸极晶体管220的PN接面崩溃。再者，第二源/汲极延伸区域E2可以是不对称的，例如耦接于第二汲极端D2的第二源/汲极延伸区域E2较耦接于第二源极端S2的第二源/汲极延伸区域E2深。举例来说，耦接于第二源极端S2的第二源/汲极延伸区域E2的深度是适合于核心组件，而耦接于第二汲极端D2的第二源/汲极延伸区域E2的深度是适合于输出入组件。另外，第一至第三闸极端G1-G3的闸极氧化层Ox1-Ox3是应用于核心组件的闸极氧化层，因此第一至第三闸极端G1-G3的闸极氧化层Ox1-Ox3较输出入组件的闸极氧化层更薄。
请参考图6，图6是本发明单次可编程内存单元的第二实施例的结构示意图。单次可编程内存单元200A的大部分特征是相同于图5中单次可编程内存单元200的特征。如图6所示，相异于图5整个单次可编程内存单元200形成于P型井上，图6的单次可编程内存单元200A的选择性闸极晶体管210和跟随性闸极晶体管220是形成于P型井上，而反熔丝变容器230是形成于N型井上。另外，在图6的实施例中，第三源/汲极延伸区域E3不是必要的，也就是说，第三源/汲极延伸区域E3可以存在，或被移除且被N型井取代。
请参考图7，图7是本发明单次可编程内存单元的第三实施例的结构示意图。单次可编程内存单元200B的大部分特征是相同于图6中单次可编程内存单元200A的特征。如图7所示，相异于图6单次可编程内存单元200A的闸极氧化层Ox1-Ox3具有相同的厚度，图7的单次可编程内存单元200B的选择性闸极晶体管210和跟随性闸极晶体管220的闸极氧化层Ox1、Ox2的厚度较厚，而反熔丝变容器230的闸极氧化层Ox3的厚度较薄。举例来说，单次可编程内存单元200B的选择性闸极晶体管210和跟随性闸极晶体管220的闸极氧化层Ox1、Ox2可以是应用于输出入组件的闸极氧化层，而反熔丝变容器230的闸极氧化层Ox3可以是应用于核心组件的闸极氧化层。另外，第一源/汲极延伸区域E1可以和第二及第三源/汲极延伸区域E2、E3一样深，也就是说，第一源/汲极延伸区域E1亦可以是应用于输出入组件的源/汲极延伸区域。
请参考图8，图8是本发明单次可编程内存单元的第四实施例的结构示意图。图8的选择性闸极晶体管210和跟随性闸极晶体管220是相同于图5的选择性闸极晶体管210和跟随性闸极晶体管220。如图8所示，相异于图5的反熔丝变容器230，图8的反熔丝变容器230’的汲极端是被浅沟槽隔离(shallow trench isolation)区STI取代，以使第三闸极端G3的一部分是形成于浅沟槽隔离区STI的正上方，而第三闸极端G3的其余部分是形成于第三源/汲极延伸区域E3的正上方。依据上述配置，反熔丝变容器230’不具有通道，因此，当要编程单次可编程内存单元200C时，可以确保反熔丝变容器230’的闸极氧化层Ox3被击穿在第三源/汲极延伸区域E3的上方(亦即靠近第三源极端S3)，以避免电流经由信道区域泄漏。
请参考图9，图9是本发明单次可编程内存单元的第五实施例的结构示意图。单次可编程内存单元200D的大部分特征是相同于图8中单次可编程内存单元200C的特征。如图9所示，相异于图8整个单次可编程内存单元200C形成于P型井上，图9的单次可编程内存单元200D的选择性闸极晶体管210和跟随性闸极晶体管220是形成于P型井上，而反熔丝变容器230’是形成于N型井上。另外，在图9的实施例中，第三源/汲极延伸区域E3不是必要的，也就是说，第三源/汲极延伸区域E3可以存在，或被移除且被N型井取代。
请参考图10，图10是本发明单次可编程内存单元的第六实施例的结构示意图。单次可编程内存单元200E的大部分特征是相同于图9中单次可编程内存单元200D的特征。如图10所示，相异于图9单次可编程内存单元200D的闸极氧化层Ox1-Ox3具有相同的厚度，图10的单次可编程内存单元200E的选择性闸极晶体管210和跟随性闸极晶体管220的闸极氧化层Ox1、Ox2的厚度较厚，而反熔丝变容器230’的闸极氧化层Ox3的厚度较薄。举例来说，单次可编程内存单元200E的选择性闸极晶体管210和跟随性闸极晶体管220的闸极氧化层Ox1、Ox2可以是应用于输出入组件的闸极氧化层，而反熔丝变容器230’的闸极氧化层Ox3可以是应用于核心组件的闸极氧化层。另外，第一源/汲极延伸区域E1可以和第二及第三源/汲极延伸区域E2、E3一样深，也就是说，第一源/汲极延伸区域E1亦可以是应用于输出入组件的源/汲极延伸区域。
在上述实施例中，第一汲极端D1和第二源极端S2是整合成单一端点，且第二汲极端D2和第三源极端S3也是整合成单一端点。但是在本发明其他实施例中，第一汲极端D1、第二源极端S2、第二汲极端D2和第三源极端S3可彼此分开而各自形成独立端点。
请参考图11，图11是本发明编程包括多个单次可编程内存单元的内存数组的方法。如图11所示，当要编程包括多个单次可编程内存单元200、200’的内存数组300时，第一电压V1(例如1.2V)被提供至被选择列上多个单次可编程内存单元的第一闸极端，第二电压V2(例如4V)被提供至内存数组300的全部第二闸极端，且第三电压V3(例如6V)被提供至被选择的可编程内存单元200’的第三闸极端。另外，接地电压Vg(例如0V)经由位线BL被提供至被选择行上多个单次可编程内存单元的第一源极端。
依据上述配置，被选择的单次可编程内存单元200’的反熔丝变容器230’可以被第三电压V3击穿以形成电阻，进而让逻辑数据「1」写入位于被选择列及被选择行的单次可编程内存单元200’中。另一方面，当要将逻辑数据「0」写入位于被选择列及被选择行的单次可编程内存单元200’中时，被选择的单次可编程内存单元200’的第三闸极端的电压可以设为0V。
另外，在图11中，对于在未被选择列及被选择行上未被选择的的单次可编程内存单元200，接地电压Vg被提供至第一闸极端及第三闸极端；对于在被选择列及未被选择行上未被选择的的单次可编程内存单元200，第一电压V1被提供至第一源极端；而对于在未被选择列及未被选择行上未被选择的的单次可编程内存单元200，接地电压Vg被提供至第一闸极端及第三闸极端，且第一电压V1被提供至第一源极端。因此在未被选择列及/或未被选择行上未被选择的的单次可编程内存单元200可以被设定在一禁止编程状态中。
请参考图12，图12是本发明读取包括多个单次可编程内存单元的内存数组的方法的示意图。如图12所示，当要从内存数组300读取数据时，第一电压V1(例如1.2V)被提供一至被选择列上多个单次可编程内存单元的第一闸极端及第三闸极端，第一电压V1也被提供至内存数组300的全部第二闸极端。另外，一接地电压Vg(例如0V)经由一位线BL被提供至一被选择行上多个单次可编程内存单元的第一源极端。
依据上述配置，储存于位在被在被选择列及被选择行上被选择的的单次可编程内存单元200’中的数据，可以经由耦接至被选择行上第一源极端的位线BL被读取出来。
另外，在图12中，对于在未被选择列及被选择行上未被选择的的单次可编程内存单元200，接地电压Vg被提供至第一闸极端及第三闸极端；对于在被选择列及未被选择行上未被选择的的单次可编程内存单元200，第一电压V1被提供至第一源极端；而对于在未被选择列及未被选择行上未被选择的的单次可编程内存单元200，接地电压Vg被提供至第一闸极端及第三闸极端，且第一电压V1被提供至第一源极端。因此在未被选择列及/或未被选择行上未被选择的的单次可编程内存单元200可以被设定在一禁止读取状态中。
在图12的实施例中，单次可编程内存单元200、200’的选择性闸极晶体管及跟随性闸极晶体管是具有应用于核心组件的闸极氧化层，然而，图12的单次可编程内存单元200、200’的选择性闸极晶体管及跟随性闸极晶体管亦可以具有应用于输出入组件的闸极氧化层，藉此，第一电压V1可以设定在更高的电压(例如2.5V)。
由于单次可编程内存单元200的反熔丝变容器230不具有通道，包括本发明单次可编程内存单元的内存数组可以根据相异于图12实施例的偏压条件执行反向读取操作。举例来说，请参考图13，图13是本发明另一读取包括多个单次可编程内存单元的内存数组的方法。如图13所示，当要从内存数组300读取数据时，第一电压V1(例如1.2V)被提供至被选择列上多个单次可编程内存单元的第一闸极端，第一电压V1也被提供至内存数组300的全部第二闸极端，且一接地电压(例如0V)被提供至内存数组300的全部第三闸极端。另外，第一电压V1亦经由位线BL被提供至被选择行上多个单次可编程内存单元的第一源极端。提供至被选择的单次可编程内存单元200’的第三闸极端的接地电压是作为反向读取电压使用。反向读取电压并不一定是设在接地位准，反向读取电压亦可以设在低于第一电压V1的其他电压位准。
依据上述配置，储存于位在被在被选择列及被选择行上被选择的的单次可编程内存单元200’中的数据，可以经由耦接至被选择列上第三闸极端的讯号线SL被读取出来。图13中被选择的的单次可编程内存单元的读取方向是相反于图12中被选择的的单次可编程内存单元的读取方向。因此，被选择的的单次可编程内存单元200’可以顺利地执行正向读取操作(如图12的实施例)以及反向读取操作(如图13的实施例)，因为反熔丝变容器230可以确保是在第三源/汲极延伸区域上被击穿。
另外，在图13中，对于在未被选择列及被选择行上未被选择的的单次可编程内存单元200，接地电压Vg被提供至第一闸极端；对于在被选择列及未被选择行上未被选择的的单次可编程内存单元200，接地电压Vg被提供至第一源极端；而对于在未被选择列及未被选择行上未被选择的的单次可编程内存单元200，接地电压Vg被提供至第一闸极端及第一源极端。因此在未被选择列及/或未被选择行上未被选择的的单次可编程内存单元200可以被设定在一禁止读取状态中。
在图11至图13的实施例中，单次可编程内存单元是以图5中的单次可编程内存单元200为范例，然而，图11至图13的单次可编程内存单元亦可以被第6至10图中的单次可编程内存单元200A-200E取代。图11至图13中的电压范围是应用于40奈米制程的内存数组，但本发明实施例中的电压范围并不限定于上述电压范围。在本发明其他实施例中，电压范围可以根据制程尺寸作调整。
相较于先前技术，本发明于上述实施例中的单次可编程内存单元可以利用金属氧化半导体变容器储存资料以减少漏电流，进而避免单次可编程内存单元有缺陷单元或运作不正常的问题。并且，在本发明中，跟随性闸极晶体管亦提供独特的优点。举例来说，在编程操作中，第二闸极端的偏压较第一闸极端高，上述配置可形成分压的串接晶体管，可以在第三闸极端的反熔丝变容器被击穿时，避免高电压对第一及第二闸极造成损坏。另外，耦接于第二汲极端的第二源/汲极延伸区域采用更深的深度，上述配置可以改善跟随性闸极晶体管在汲极端的PN接面崩溃特性。另一方面，本发明单次可编程内存单元可以进行正向读取操作以及反向读取操作，以改善读取操作的效率。为了描述更为完整，以下将提供各种其它的实施例以描述本发明的单次可编程内存单元。
在接下来的实施例中，单次可编程内存单元中的晶体管可用鳍式场效晶体管(FinField-Effect Transistor，FinFET)的制程形成。于鳍式场效晶体管的闸极形成于基层结构(Substrate Structure)上。基层结构可为具有P型井的硅基层结构，具有N型井的硅基层结构，或具有于P型硅基层中的N型深井结构等等。并且，单次可编程内存单元中的晶体管的所有的汲极端及源极端是使用外延式硅化磷(Epitaxial Silicon Phosphorous)制程或碳化硅(Silicon Carbide)制程，以抬升的方式而形成。
图14是本发明单次可编程内存单元400的第七实施例的结构示意图。如图14所示，单次可编程内存单元400包括选择性闸极晶体管310、跟随性闸极晶体管320及反熔丝变容器330。而选择性闸极晶体管310、跟随性闸极晶体管320以及反熔丝变容器330均形成于基层结构F-sub上。
选择性闸极晶体管310包括第一闸极端G1，第一汲极端D1及第一源极端S1。跟随性闸极晶体管320包括第二闸极端G2，第二汲极端D2及第二源极端S2，第二源极端S2耦接于第一汲极端D1。反熔丝变容器330可以是金属氧化半导体(metal oxide semiconductor,MOS)变容器(varactor)，包括第三闸极端G3，第三汲极端D3及第三源极端S3，第三源极端S3耦接于第二汲极端D2。在本实施例中，选择性闸极晶体管310、跟随性闸极晶体管320以及反熔丝变容器330的汲极端与源极端之间并无形成源/汲极延伸区域。
第一闸极端G1、第二闸极端G2以及第三闸极端G3可以分别以U型的形状，形成于基层结构F-sub的单侧。如图14所示，第一闸极端G1是形成于第一闸极氧化层Ox1上，第二闸极端G2是形成于第二闸极氧化层Ox2上，第三闸极端G3是形成于第三闸极氧化层Ox3上。第一闸极氧化层Ox1，第二闸极氧化层Ox2及第三闸极氧化层Ox3系具有相同的厚度。
虽然选择性闸极晶体管310、跟随性闸极晶体管320以及反熔丝变容器330的汲极端与源极端之间并无形成源/汲极延伸区域，当单次可编程内存单元400执行编程程序时，于反熔丝变容器330对应的第三闸极氧化层Ox3可被击穿，并降低通过通道的漏电流。原因为单次可编程内存单元400的晶体管系依据鳍式场效晶体管(FinFET)的制程而形成。因此，本发明的单次可编程内存单元400具有降低漏电流的功能。换句话说，传统可编程内存单元的运作不正常或有较慢反应速度的问题，在本发明的单次可编程内存单元400中都可被预防或是缓和。并且，串接在后的跟随性闸极晶体管320可以在禁止编程状态下也可以减少接面漏电流。
图15是本发明单次可编程内存单元400A的第八实施例的结构示意图。单次可编程内存单元400A包括选择性闸极晶体管310、跟随性闸极晶体管320及反熔丝变容器330。而选择性闸极晶体管310、跟随性闸极晶体管320以及反熔丝变容器330均形成于基层结构F-sub上。
选择性闸极晶体管310包括第一闸极端G1，第一汲极端D1及第一源极端S1。跟随性闸极晶体管320包括第二闸极端G2，第二汲极端D2及第二源极端S2，第二源极端S2耦接于第一汲极端D1。反熔丝变容器330可以是金属氧化半导体变容器，包括第三闸极端G3，第三汲极端D3及第三源极端S3，第三源极端S3耦接于第二汲极端D2。第三源/汲极延伸区域E3耦接于第三汲极端D3及第三源极端S3，用以将第三汲极端D3及第三源极端S3之间形成短路。在本实施例中，选择性闸极晶体管310及跟随性闸极晶体管320的汲极端与源极端之间并无形成源/汲极延伸区域。
由于第三源/汲极延伸区域E3会被植入基层结构F-sub中，因此第一闸极端G1、第二闸极端G2以及第三闸极端G3也可以分别以U型的形状，形成于基层结构F-sub的单侧。如图15所示，第一闸极端G1是形成于第一闸极氧化层Ox1上，第二闸极端G2是形成于第二闸极氧化层Ox2上，第三闸极端G3是形成于第三闸极氧化层Ox3上。第一闸极氧化层Ox1，第二闸极氧化层Ox2及第三闸极氧化层Ox3系具有相同的厚度。此外，虽然第三源/汲极延伸区域E3耦接于第三汲极端D3及第三源极端S3，本发明的单次可编程内存单元的架构并不被图15局限。举例而言，在其它实施例中，选择性闸极晶体管310及跟随性闸极晶体管320的汲极端及/或源极端之间可被至少一个源/汲极延伸区域耦接。
图16是本发明单次可编程内存单元400B的第九实施例的结构示意图。单次可编程内存单元400B包括选择性闸极晶体管310、跟随性闸极晶体管320及反熔丝变容器330。而选择性闸极晶体管310、跟随性闸极晶体管320以及反熔丝变容器330均形成于基层结构F-sub上。
选择性闸极晶体管310包括第一闸极端G1，第一汲极端D1及第一源极端S1。两个第一源/汲极延伸区域E1分别耦接于第一汲极端D1及第一源极端S1。跟随性闸极晶体管320包括第二闸极端G2，第二汲极端D2及第二源极端S2，第二源极端S2耦接于第一汲极端D1。两个第二源/汲极延伸区域E2分别耦接于第二汲极端D2以及第二源极端S2。反熔丝变容器330可以是金属氧化半导体变容器，包括第三闸极端G3，第三汲极端D3及第三源极端S3，第三源极端S3耦接于第二汲极端D2。第三源/汲极延伸区域E3耦接于第三汲极端D3及第三源极端S3，用以将第三汲极端D3及第三源极端S3之间形成短路。
由于源/汲极延伸区域E1至E3会被植入基层结构F-sub中，因此第一闸极端G1、第二闸极端G2以及第三闸极端G3也可以分别以U型的形状，形成于基层结构F-sub的单侧。如图16所示，第一闸极端G1是形成于第一闸极氧化层Ox1上，第二闸极端G2是形成于第二闸极氧化层Ox2上，第三闸极端G3是形成于第三闸极氧化层Ox3上。第一闸极氧化层Ox1，第二闸极氧化层Ox2及第三闸极氧化层Ox3系具有相同的厚度。
相比于图5的单次可编程内存单元200，单次可编程内存单元400、400A以及400B使用了比单次可编程内存单元200还要深的三个闸极端G1至G3。并且，基于鳍式场效晶体管(FinFET)下的单次可编程内存单元400、400A或400B的三个闸极端G1至G3的厚度可为相同(依据鳍式场效晶体管的制程规格)。并且，至少一个源/汲极延伸区域的厚度及/或深度亦可依据鳍式场效晶体管的规格来设计，而基层结构F-sub可为具有P型井的硅基层结构。
图17是本发明单次可编程内存单元500的第十实施例的结构示意图。单次可编程内存单元500包括选择性闸极晶体管410、跟随性闸极晶体管420及反熔丝变容器430。而选择性闸极晶体管410及跟随性闸极晶体管420均形成于基层结构F-sub上，反熔丝变容器430部分形成于基层结构F-sub上。
选择性闸极晶体管410包括第一闸极端G1，第一汲极端D1及第一源极端S1。跟随性闸极晶体管420包括第二闸极端G2，第二汲极端D2及第二源极端S2，第二源极端S2耦接于第一汲极端D1。反熔丝变容器430可以是金属氧化半导体变容器，包括第三闸极端G3及第三源极端S3，第三源极端S3耦接于第二汲极端D2。反熔丝变容器430可省略汲极端。并且，第三闸极端G3的一部分形成于浅沟槽隔离(Shallow Trench Isolation)区STI上，且第三闸极端G3的另一部分形成于基层结构F-sub上。在本实施例中，选择性闸极晶体管410及跟随性闸极晶体管420的汲极端与源极端之间并无形成源/汲极延伸区域。并且，第三闸极端G3与浅沟槽隔离区STI之间亦无形成源/汲极延伸区域。
第一闸极端G1、第二闸极端G2以及第三闸极端G3可以分别以U型的形状，形成于基层结构F-sub的单侧。如图17所示，第一闸极端G1是形成于第一闸极氧化层Ox1上，第二闸极端G2是形成于第二闸极氧化层Ox2上，第三闸极端G3是形成于第三闸极氧化层Ox3上。第一闸极氧化层Ox1，第二闸极氧化层Ox2及第三闸极氧化层Ox3系具有相同的厚度。
根据以上的设计，反熔丝变容器430将不具备通道。因此，在单次可编程内存单元500执行编程程序时，反熔丝变容器430对应的第三闸极氧化层Ox3被击穿的位置会保证靠近于第三源极端S3。原因为单次可编程内存单元500的晶体管系用鳍式场效晶体管(FinFET)的制程形成。因此，本发明的单次可编程内存单元500具有降低漏电流的功能。
图18是本发明单次可编程内存单元500A的第十一实施例的结构示意图。单次可编程内存单元500A包括选择性闸极晶体管410、跟随性闸极晶体管420及反熔丝变容器430。而选择性闸极晶体管410及跟随性闸极晶体管420均形成于基层结构F-sub上，反熔丝变容器430部分形成于基层结构F-sub上。
选择性闸极晶体管410包括第一闸极端G1，第一汲极端D1及第一源极端S1。跟随性闸极晶体管420包括第二闸极端G2，第二汲极端D2及第二源极端S2，第二源极端S2耦接于第一汲极端D1。反熔丝变容器430可以是金属氧化半导体变容器，包括第三闸极端G3及第三源极端S3，第三源极端S3耦接于第二汲极端D2。反熔丝变容器430可省略汲极端。并且，第三闸极端G3的一部分形成于浅沟槽隔离区STI上。反熔丝变容器430可另包括第三源/汲极延伸区域E3，耦接于第三源极端S3及浅沟槽隔离区STI。换句话说，第三闸极端G3的另一部分会形成于第三源/汲极延伸区域E3的上方。在本实施例中，选择性闸极晶体管410及跟随性闸极晶体管420的汲极端与源极端之间并无形成源/汲极延伸区域。
由于第三源/汲极延伸区域E3会被植入基层结构F-sub中，因此第一闸极端G1、第二闸极端G2以及第三闸极端G3也可以分别以U型的形状，形成于基层结构F-sub的单侧。如图18所示，第一闸极端G1是形成于第一闸极氧化层Ox1上，第二闸极端G2是形成于第二闸极氧化层Ox2上，第三闸极端G3是形成于第三闸极氧化层Ox3上。第一闸极氧化层Ox1，第二闸极氧化层Ox2及第三闸极氧化层Ox3系具有相同的厚度。此外，虽然第三源/汲极延伸区域E3耦接于第三源极端S3，本发明的单次可编程内存单元的架构并不被图18局限。举例而言，在其它实施例中，选择性闸极晶体管410及跟随性闸极晶体管420的汲极端及/或源极端之间可被至少一个源/汲极延伸区域耦接。
图19是本发明单次可编程内存单元500B的第十二实施例的结构示意图。单次可编程内存单元500B包括选择性闸极晶体管410、跟随性闸极晶体管420及反熔丝变容器430。而选择性闸极晶体管410及跟随性闸极晶体管420均形成于基层结构F-sub上，反熔丝变容器430部分形成于基层结构F-sub上。
选择性闸极晶体管410包括第一闸极端G1，第一汲极端D1及第一源极端S1。两个第一源/汲极延伸区域E1分别耦接于第一汲极端D1及第一源极端S1。跟随性闸极晶体管420包括第二闸极端G2，第二汲极端D2及第二源极端S2，第二源极端S2耦接于第一汲极端D1。两个第二源/汲极延伸区域E2分别耦接于第二汲极端D2以及第二源极端S2。反熔丝变容器430可以是金属氧化半导体变容器，包括第三闸极端G3及第三源极端S3，第三源极端S3耦接于第二汲极端D2。反熔丝变容器430可省略汲极端。并且，第三闸极端G3的一部分形成于浅沟槽隔离区STI上。反熔丝变容器430可另包括第三源/汲极延伸区域E3，耦接于第三源极端S3及浅沟槽隔离区STI。换句话说，第三闸极端G3的另一部分会形成于第三源/汲极延伸区域E3的上方。
由于源/汲极延伸区域E1至E3会被植入基层结构F-sub中，因此第一闸极端G1、第二闸极端G2以及第三闸极端G3也可以分别以U型的形状，形成于基层结构F-sub的单侧。如图19所示，第一闸极端G1是形成于第一闸极氧化层Ox1上，第二闸极端G2是形成于第二闸极氧化层Ox2上，第三闸极端G3是形成于第三闸极氧化层Ox3上。第一闸极氧化层Ox1，第二闸极氧化层Ox2及第三闸极氧化层Ox3系具有相同的厚度。
相比于图8的单次可编程内存单元200C，单次可编程内存单元500、500A以及500B使用了比单次可编程内存单元200C还要深的三个闸极端G1至G3。并且，基于鳍式场效晶体管(FinFET)下的单次可编程内存单元500、500A或500B的三个闸极端G1至G3的厚度可为相同(依据鳍式场效晶体管的制程规格)。并且，至少一个源/汲极延伸区域的厚度及/或深度亦可依据鳍式场效晶体管的规格来设计，而基层结构F-sub可为具有P型井的硅基层结构。
图20是本发明单次可编程内存单元600的第十三实施例的结构示意图。单次可编程内存单元600包括选择性闸极晶体管510、跟随性闸极晶体管520、反熔丝变容器530以及虚拟晶体管(Dummy Transistor)540。选择性闸极晶体管510、跟随性闸极晶体管520、反熔丝变容器530皆形成于基层结构上F-sub，而虚拟晶体管540部分形成于基层结构F-sub上。
选择性闸极晶体管510包括第一闸极端G1，第一汲极端D1及第一源极端S1。跟随性闸极晶体管520包括第二闸极端G2，第二汲极端D2及第二源极端S2，第二源极端S2耦接于第一汲极端D1。反熔丝变容器530可以是金属氧化半导体变容器，包括第三闸极端G3、第三汲极端D3及第三源极端S3，第三源极端S3耦接于第二汲极端D2。虚拟晶体管540包括第四闸极端G4及第四源极端S4，第四源极端S4耦接于第三汲极端D3。虚拟晶体管540可省略汲极端。并且，第四闸极端G4的一部分形成于浅沟槽隔离区STI上，第四闸极端G4的另一部分形成于基层结构F-sub上。在本实施例中，选择性闸极晶体管510、跟随性闸极晶体管520以及反熔丝变容器530的汲极端与源极端之间并无形成源/汲极延伸区域。并且，第四源极端S4与浅沟槽隔离区STI之间并无形成源/汲极延伸区域。
第一闸极端G1、第二闸极端G2、第三闸极端G3及第四闸极端G4可以分别以U型的形状，形成于基层结构F-sub的单侧。如图20所示，第一闸极端G1是形成于第一闸极氧化层Ox1上，第二闸极端G2是形成于第二闸极氧化层Ox2上，第三闸极端G3是形成于第三闸极氧化层Ox3上，第四闸极端G4是形成于第四闸极氧化层Ox4上。第一闸极氧化层Ox1、第二闸极氧化层Ox2、第三闸极氧化层Ox3及第四闸极氧化层Ox4具有相同的厚度。
图21是本发明单次可编程内存单元600A的第十四实施例的结构示意图。单次可编程内存单元600A包括选择性闸极晶体管510、跟随性闸极晶体管520、反熔丝变容器530以及虚拟晶体管540。选择性闸极晶体管510、跟随性闸极晶体管520、反熔丝变容器530皆形成于基层结构上F-sub，而虚拟晶体管540部分形成于基层结构F-sub上。
选择性闸极晶体管510包括第一闸极端G1，第一汲极端D1及第一源极端S1。跟随性闸极晶体管520包括第二闸极端G2，第二汲极端D2及第二源极端S2，第二源极端S2耦接于第一汲极端D1。反熔丝变容器530可以是金属氧化半导体变容器，包括第三闸极端G3、第三汲极端D3及第三源极端S3，第三源极端S3耦接于第二汲极端D2。虚拟晶体管540包括第四闸极端G4及第四源极端S4，第四源极端S4耦接于第三汲极端D3。虚拟晶体管540可省略汲极端。并且，第四闸极端G4的一部分形成于浅沟槽隔离区STI上。反熔丝变容器530可另包括第三源/汲极延伸区域E3，耦接于第三闸极端G3及第三汲极端D3。换句话说，第三闸极端G3可形成于第三源/汲极延伸区域E3上。虚拟晶体管540可另包括第四源/汲极延伸区域E4，耦接于第四源极端S4。第四源/汲极延伸区域E4可由第四源极端S4延伸至浅沟槽隔离区STI。第四源/汲极延伸区域E4也未必要由第四源极端S4延伸至浅沟槽隔离区STI。在本实施例中，选择性闸极晶体管510以及跟随性闸极晶体管520的汲极端与源极端之间并无形成源/汲极延伸区域。
由于第三源/汲极延伸区域E3以及第四源/汲极延伸区域E4会被植入基层结构F-sub中，因此第一闸极端G1、第二闸极端G2、第三闸极端G3以及第四闸极端G4也可以分别以U型的形状，形成于基层结构F-sub的单侧。如图21所示，第一闸极端G1是形成于第一闸极氧化层Ox1上，第二闸极端G2是形成于第二闸极氧化层Ox2上，第三闸极端G3是形成于第三闸极氧化层Ox3上，第四闸极端G4是形成于第四闸极氧化层Ox4上。第一闸极氧化层Ox1，第二闸极氧化层Ox2、第三闸极氧化层Ox3及第四闸极氧化层Ox4系具有相同的厚度。并且，在本实施例中，第三源/汲极延伸区域E3耦接于第三源极端S3以及第三汲极端D3。第四源/汲极延伸区域E4耦接于第四源极端S4。并且，本发明的单次可编程内存单元的架构并不被图21局限。举例而言，在其它实施例中，选择性闸极晶体管510及跟随性闸极晶体管520的汲极端及/或源极端之间可被至少一个源/汲极延伸区域耦接。
图22是本发明单次可编程内存单元600B的第十五实施例的结构示意图。单次可编程内存单元600B包括选择性闸极晶体管510、跟随性闸极晶体管520、反熔丝变容器530以及虚拟晶体管540。选择性闸极晶体管510、跟随性闸极晶体管520、反熔丝变容器530皆形成于基层结构上F-sub，而虚拟晶体管540部分形成于基层结构F-sub上。
选择性闸极晶体管510包括第一闸极端G1，第一汲极端D1及第一源极端S1。两个第一源/汲极延伸区域E1分别耦接于第一汲极端D1及第一源极端S1。跟随性闸极晶体管520包括第二闸极端G2，第二汲极端D2及第二源极端S2，第二源极端S2耦接于第一汲极端D1。两个第二源/汲极延伸区域E2分别耦接于第二汲极端D2及第二源极端S2。反熔丝变容器530可以是金属氧化半导体变容器，包括第三闸极端G3、第三汲极端D3及第三源极端S3，第三源极端S3耦接于第二汲极端D2。虚拟晶体管540包括第四闸极端G4及第四源极端S4，第四源极端S4耦接于第三汲极端D3。虚拟晶体管540可省略汲极端。并且，第四闸极端G4的一部分形成于浅沟槽隔离区STI上。反熔丝变容器530可另包括第三源/汲极延伸区域E3，耦接于第三源极端S3及第三汲极端D3，因此第三闸极端G3也可视为形成于第三源/汲极延伸区域E3的上方。虚拟晶体管540可另包括第四源/汲极延伸区域E4，耦接于第四源极端S4。第四源/汲极延伸区域E4可由第四源极端S4延伸至浅沟槽隔离区STI。第四源/汲极延伸区域E4也未必要由第四源极端S4延伸至浅沟槽隔离区STI。
由于源/汲极延伸区域E1至E4会被植入基层结构F-sub中，因此第一闸极端G1、第二闸极端G2、第三闸极端G3以及第四闸极端G4也可以分别以U型的形状，形成于基层结构F-sub的单侧。如图22所示，第一闸极端G1是形成于第一闸极氧化层Ox1上，第二闸极端G2是形成于第二闸极氧化层Ox2上，第三闸极端G3是形成于第三闸极氧化层Ox3上，第四闸极端G4是形成于第四闸极氧化层Ox4上。第一闸极氧化层Ox1，第二闸极氧化层Ox2、第三闸极氧化层Ox3及第四闸极氧化层Ox4系具有相同的厚度。
相比于图5的单次可编程内存单元200，单次可编程内存单元600、600A以及600B引入了虚拟晶体管540。并且，单次可编程内存单元600、600A以及600B使用了比单次可编程内存单元200还要深的三个闸极端G1至G3。并且，基于鳍式场效晶体管(FinFET)下的单次可编程内存单元600、600A或600B的三个闸极端G1至G3的厚度可为相同(依据鳍式场效晶体管的制程规格)。并且，至少一个源/汲极延伸区域的厚度及/或深度亦可依据鳍式场效晶体管的规格来设计，而基层结构F-sub可为具有P型井的硅基层结构。并且，虚拟晶体管540上的第四闸极端G4可被用于接收任何偏压，也可以不接收偏压而不会改变单次可编程内存单元600、600A或600B的效能。甚至，虚拟晶体管540上的第四闸极端G4也可以设置为浮接状态的浮接点，而也不会有任何的效能损失。在本实施例中，虚拟晶体管540上的第四闸极端G4上任何硬件或是技术的修改都属于本发明的范畴。
图23是本发明编程包括多个单次可编程内存单元的内存数组700的另一种方法的示意图。内存数组700可视为图14至图22的等效电路图。为了描述简化，内存数组700系以图14的单次可编程内存单元400进行说明。在图23中，当要编程包括多个单次可编程内存单元400、400’的内存数组700时，第一电压V1(例如0.8V(伏特))被提供至被选择列上多个单次可编程内存单元的第一闸极端，第二电压V2(例如1.8V)被提供至内存数组700的全部第二闸极端，且第三电压V3(例如4.5V)被提供至被选择的可编程内存单元400’的第三闸极端。另外，接地电压Vg(例如0V)经由位线BL被提供至被选择行上多个单次可编程内存单元的第一源极端。于此说明，第一电压V1、第二电压V2以及第三电压V3可被分别设置于预定的电压范围内。举例而言，第一电压V1的电压范围可为0.6伏特至1.4伏特，第二电压V2的电压范围可为1.2伏特至2.2伏特，第三电压V3的电压范围可为3.5伏特至5伏特。
依据上述配置，对于在未被选择列及被选择行上的未被选择的的单次可编程内存单元400而言，接地电压Vg被提供至第一闸极端及第三闸极端。对于在被选择列及未被选择行上的未被选择的的单次可编程内存单元400而言，第一电压V1被提供至第一源极端。对于在未被选择列及未被选择行上的未被选择的的单次可编程内存单元400而言，接地电压Vg被提供至第一闸极端及第三闸极端，且第一电压V1被提供至第一源极端。因此在未被选择列及/或未被选择行上的未被选择的的单次可编程内存单元400而言，可被设定在禁止编程状态。
在图23中，虽然内存数组700的等效电路系使用图14的单次可编程内存单元400进行说明。然而，如前述提及，图23中内存数组的等效电路也可以对应单次可编程内存单元400A、400B、500、500A、500B、600、600A以及600B的实施例。并且，图23中的第一电压V1至第三电压V3的电压范围可依据鳍式场效晶体管(FinFET)的制程标准而设定。换句话说，本发明内存数组700所用的第一电压V1至第三电压V3的电压范围并不局限于图23中的范围，第一电压V1至第三电压V3的电压范围可以根据制程尺寸作调整。
综上所述，本发明描述了各种不同架构的单次可编程内存单元。单次可编程内存单元引入了源/汲极延伸区域或是利用鳍式场效晶体管的制程，减低了漏电流的效应，避免单次可编程内存单元有缺陷单元或运作不正常的问题，进而改善读取操作的效率。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种编程内存数组的方法，其特征在于，包括：
提供内存数组，所述内存数组包括多个单次可编程内存单元；
提供第一电压至被选择列上的多个单次可编程内存单元的第一闸极端；
提供第二电压至所述内存数组的全部第二闸极端；
提供第三电压至所述被选择列上的所述多个单次可编程内存单元的第三闸极端；及
提供接地电压至被选择行上的多个单次可编程内存单元的第一源极端；
其中所述第三电压是高于所述第一电压及所述第二电压，所述第一至第三电压是高于所述接地电压，所述第一电压的电压范围是在0.6伏特至1.4伏特之间，所述第二电压的电压范围是在1.2伏特至2.2伏特之间，及所述第三电压的电压范围是在3.5伏特至5伏特之间；及
其中所述多个单次可编程内存单元的每一个单次可编程内存单元包括基层结构、浅沟槽隔离(Shallow Trench Isolation)区、选择性闸极晶体管、跟随性闸极晶体管、反熔丝变容器及虚拟晶体管(Dummy Transistor)，所述浅沟槽隔离区邻接于所述基层结构，所述选择性闸极晶体管包括第一闸极端、第一汲极端及第一源极端，并形成于所述基层结构上，所述随性闸极晶体管包括第二闸极端、第二汲极端及耦接于所述第一汲极端的第二源极端，并形成于所述基层结构上，所述反熔丝变容器包括第三闸极端、第三汲极端及耦接于所述第二汲极端的第三源极端，并形成于所述基层结构上，所述虚拟晶体管包括第四闸极端及耦接于所述第三汲极端的第四源极端，并部分形成于所述基层结构上，且所述第四闸极端的一部份形成于所述浅沟槽隔离区的上方。
2.如权利要求1所述的方法，其特征在于，还包括：
提供所述第一电压至未被选择行上的多个单次可编程内存单元的第一源极端。
3.如权利要求1所述的方法，其特征在于，还包括：
提供所述接地电压至未被选择列上的多个单次可编程内存单元的第一闸极端；及
提供所述接地电压至所述未被选择列上的多个单次可编程内存单元的第三闸极端。
4.如权利要求1所述的方法，其特征在于，还包括：
提供所述接地电压至未被选择列上的多个单次可编程内存单元的第一闸极端；
提供所述接地电压至所述未被选择列上的多个单次可编程内存单元的第三闸极端；及
提供所述第一电压至未被选择行上的多个单次可编程内存单元的第一源极端。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/005,012 | 2016-01-25 | ||
| US15/005,012 US9601499B2 (en) | 2013-05-16 | 2016-01-25 | One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106997781A CN106997781A (zh) | 2017-08-01 |
| CN106997781B true CN106997781B (zh) | 2020-04-03 |
Family
ID=55456713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610627427.3A Active CN106997781B (zh) | 2016-01-25 | 2016-08-03 | 单次可编程内存单元及编程内存数组的方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP3196936B1 (zh) |
| JP (1) | JP6200983B2 (zh) |
| CN (1) | CN106997781B (zh) |
| TW (1) | TWI609481B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10090027B2 (en) * | 2016-05-25 | 2018-10-02 | Ememory Technology Inc. | Memory system with low read power |
| CN113496986B (zh) * | 2020-04-07 | 2023-12-12 | 长鑫存储技术有限公司 | 反熔丝单元结构及反熔丝阵列 |
| TWI770804B (zh) * | 2021-02-04 | 2022-07-11 | 華邦電子股份有限公司 | 記憶體裝置及其製造方法 |
| US11594541B2 (en) * | 2021-03-26 | 2023-02-28 | Nanya Technology Corporation | One-time programmable memory array and manufacturing method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014043578A1 (en) * | 2012-09-13 | 2014-03-20 | Qualcomm Incorporated | Otp cell with reversed mtj connection |
| CN104167222A (zh) * | 2013-05-16 | 2014-11-26 | 力旺电子股份有限公司 | 单次可编程内存单元及编程和读取内存数组的方法 |
| CN204696122U (zh) * | 2014-01-14 | 2015-10-07 | 美国博通公司 | 用于鳍型场效应晶体管技术的抗熔丝器件和通信装置 |
| CN104979353A (zh) * | 2014-04-02 | 2015-10-14 | 力旺电子股份有限公司 | 反熔丝单次可编程存储单元以及存储器的操作方法 |
| CN104979362A (zh) * | 2014-04-10 | 2015-10-14 | 三星电子株式会社 | 具有翅片式有源图案和栅极节点的半导体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7157782B1 (en) * | 2004-02-17 | 2007-01-02 | Altera Corporation | Electrically-programmable transistor antifuses |
| US7253496B2 (en) * | 2005-06-28 | 2007-08-07 | Cypress Semiconductor Corporation | Antifuse circuit with current regulator for controlling programming current |
| US8659032B2 (en) * | 2012-01-31 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET and method of fabricating the same |
| US9105490B2 (en) * | 2012-09-27 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure of semiconductor device |
| US8942034B2 (en) * | 2013-02-05 | 2015-01-27 | Qualcomm Incorporated | System and method of programming a memory cell |
| KR102150869B1 (ko) * | 2014-04-03 | 2020-09-02 | 삼성전자 주식회사 | 퓨즈 구조체 및 이를 포함하는 반도체 장치 |
| US9299587B2 (en) * | 2014-04-10 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Microwave anneal (MWA) for defect recovery |
| US9431111B2 (en) * | 2014-07-08 | 2016-08-30 | Ememory Technology Inc. | One time programming memory cell, array structure and operating method thereof |
| US9362001B2 (en) * | 2014-10-14 | 2016-06-07 | Ememory Technology Inc. | Memory cell capable of operating under low voltage conditions |
-
2016
- 2016-02-24 JP JP2016032939A patent/JP6200983B2/ja active Active
- 2016-03-04 EP EP16158731.6A patent/EP3196936B1/en active Active
- 2016-07-22 TW TW105123187A patent/TWI609481B/zh active
- 2016-08-03 CN CN201610627427.3A patent/CN106997781B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014043578A1 (en) * | 2012-09-13 | 2014-03-20 | Qualcomm Incorporated | Otp cell with reversed mtj connection |
| CN104167222A (zh) * | 2013-05-16 | 2014-11-26 | 力旺电子股份有限公司 | 单次可编程内存单元及编程和读取内存数组的方法 |
| CN204696122U (zh) * | 2014-01-14 | 2015-10-07 | 美国博通公司 | 用于鳍型场效应晶体管技术的抗熔丝器件和通信装置 |
| CN104979353A (zh) * | 2014-04-02 | 2015-10-14 | 力旺电子股份有限公司 | 反熔丝单次可编程存储单元以及存储器的操作方法 |
| CN104979362A (zh) * | 2014-04-10 | 2015-10-14 | 三星电子株式会社 | 具有翅片式有源图案和栅极节点的半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI609481B (zh) | 2017-12-21 |
| JP6200983B2 (ja) | 2017-09-20 |
| EP3196936A3 (en) | 2017-11-01 |
| TW201727837A (zh) | 2017-08-01 |
| EP3196936B1 (en) | 2020-04-22 |
| EP3196936A2 (en) | 2017-07-26 |
| JP2017135355A (ja) | 2017-08-03 |
| CN106997781A (zh) | 2017-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI550779B (zh) | 單次可程式記憶體單元及編程和讀取包含該單次可程式記憶體單元的記憶體陣列的方法 | |
| US9601499B2 (en) | One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same | |
| US7859043B2 (en) | Three-terminal single poly NMOS non-volatile memory cell | |
| TWI649858B (zh) | 非揮發性記憶體及其製作方法 | |
| JP5019436B2 (ja) | 半導体集積回路 | |
| US7800156B2 (en) | Asymmetric single poly NMOS non-volatile memory cell | |
| US8592886B2 (en) | Erasable programmable single-ploy nonvolatile memory | |
| US7471570B2 (en) | Embedded EEPROM array techniques for higher density | |
| US8724363B2 (en) | Anti-fuse memory ultilizing a coupling channel and operating method thereof | |
| CN106997781B (zh) | 单次可编程内存单元及编程内存数组的方法 | |
| TWI496248B (zh) | 具可程式可抹除的單一多晶矽層非揮發性記憶體 | |
| US8344440B2 (en) | Three-terminal single poly NMOS non-volatile memory cell with shorter program/erase times | |
| US20090283814A1 (en) | Single-poly non-volatile memory cell | |
| US11017862B2 (en) | Multi-time programming memory cell and memory cell array with erase inhibit capability | |
| CN108039350B (zh) | 改善闪存中高压器件栅极氧化层可靠性的工艺集成方法 | |
| US8779520B2 (en) | Erasable programmable single-ploy nonvolatile memory | |
| US9147690B2 (en) | Erasable programmable single-ploy nonvolatile memory | |
| US10008267B2 (en) | Method for operating flash memory | |
| CN110364198B (zh) | 编码型快闪存储器及其制造方法 | |
| TWI681552B (zh) | 反或型快閃記憶體及其製造方法 | |
| EP2811531A1 (en) | EPROM single-poly memory | |
| EP2811530A1 (en) | Single-poly floating-gate transistor comprising an erase gate formed in the substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |