CN105529330B - 存储器结构及其制造方法 - Google Patents
存储器结构及其制造方法 Download PDFInfo
- Publication number
- CN105529330B CN105529330B CN201410514448.5A CN201410514448A CN105529330B CN 105529330 B CN105529330 B CN 105529330B CN 201410514448 A CN201410514448 A CN 201410514448A CN 105529330 B CN105529330 B CN 105529330B
- Authority
- CN
- China
- Prior art keywords
- substrate
- groove
- formula grid
- female formula
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 238000009792 diffusion process Methods 0.000 claims abstract description 40
- 238000010276 construction Methods 0.000 claims description 46
- 238000002955 isolation Methods 0.000 claims description 17
- 239000007943 implant Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- UBMXAAKAFOKSPA-UHFFFAOYSA-N [N].[O].[Si] Chemical compound [N].[O].[Si] UBMXAAKAFOKSPA-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了存储器结构及其制造方法。该存储器结构，包括基底、凹入式栅极、第一扩散区以及第二扩散区，其中所述基底具有非连续的阱区。凹入式栅极设置于基底的一个凹槽中，第一扩散区及第二扩散区分别设置在位于凹入式栅极的两侧旁的基底上。第一扩散区及第二扩散区两者的导电类型与非连续的阱区的导电类型相异。非连续的阱区包括不相接触的至少一个第一部分及至少两个第二部分。第一部分位于凹入式栅极下方，至少两个所述第二部分分别位于第一扩散区下方及第二扩散区下方。第一部分的掺杂浓度与第二部分的掺杂浓度相同。
Description
技术领域
本发明是关于一种存储器结构及其制造方法，且特别是关于一种具有凹入式栅极的存储器结构及其制造方法。
背景技术
在半导体电子元件装置中，动态随机存取存储器(Dynamic Random AccessMemory，DRAM)元件是常见的产品之一。动态随机存取存储器是由许多存储单元所构成，同时它也是目前最常用的主要易失性存储器之一。动态随机存取存储器的每一存储单元是由一晶体管以及至少一个电容所堆叠串联而成的，利用字符线与位线电连接动态随机存取存储器进行写入和读取数据的动作。
另外，当存储器装置(例如一动态随机存取存储器)逐渐地整合，基板的电场则因为过度离子布植而变得非常高。在近年已经广泛地使用凹入式栅极制程。
发明内容
本发明实施方式提供一种存储器结构，包括一基底、一凹入式栅极、一第一扩散区以及一第二扩散区，其中所述基底具有一非连续的阱区。所述凹入式栅极设置于所述基底的一凹槽中，所述第一扩散区及所述第二扩散区分别设置在位于所述凹入式栅极的两侧旁的所述基底上。所述第一扩散区及所述第二扩散区两者的导电类型与所述非连续的阱区的导电类型相异。所述非连续的阱区包括不相接触的至少一第一部分及至少两个第二部分。至少一所述第一部分位于所述凹入式栅极下方，至少两个所述第二部分分别位于所述第一扩散区下方及所述第二扩散区下方。至少两个所述第二部分的掺杂浓度分别与至少一所述第一部分的掺杂浓度相同。
本发明实施方式还提供一种存储器结构的制造方法，包括下列步骤：首先，提供一基底，所述基底具有一凹槽；接着，形成一凹入式栅极于所述凹槽中；然后，掺杂所述基底，以在所述基底中形成一非连续的阱区，其中，所述非连续的阱区包括不相接触的至少一第一部分及至少两个第二部分，至少一所述第一部分位于所述凹入式栅极下方，至少两个所述第二部分分别位于所述凹入式栅极的两侧旁的所述基底的底部，且至少两个所述第二部分的掺杂浓度分别与至少一所述第一部分的掺杂浓度相同。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所附附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
图1为本发明一实施方式的存储器结构的俯视示意图；
图2A为本发明一实施方式的存储器结构沿A-A割面线的剖面结构示意图；
图2B为图2A实施方式的存储器结构沿B-B割面线的剖面结构示意图；
图2C为图2A实施方式的存储器结构沿C-C割面线的剖面结构示意图；
图3为本发明一实施方式的存储器结构在制造过程中沿A-A割面线的剖面结构示意图；
图4为本发明一实施方式的自对准存储器结构的制造方法的步骤流程图。
具体实施方式
请参图1及图2A，图1为本发明一实施方式的存储器结构的俯视示意图，图2A为本发明一实施方式的存储器结构沿A-A割面线的剖面结构示意图。存储器结构1包括基底110、凹入式栅极130、第一扩散区141及一第二扩散区142，其中基底110具有非连续的阱区120。如图1所示，基底110包含有主动区域110a及设于主动区域110a两侧的沟槽隔离结构150，其中沟槽隔离结构150例如浅沟槽隔离结构(Shallow Trench Isolation，STI)。区域R1将形成凹入式栅极130，区域R2将形成作为位线接触区的第一扩散区141，区域R3将形成作为存储节点接触区的第二扩散区142域。以下将同时通过图1中的A-A割面线、B-B割面线及C-C割面线详细说明本发明一实施方式的存储器结构1的特征。
请参图2A、图2B及图2C，其中图2B为图2A实施方式的存储器结构沿B-B割面线的剖面结构示意图，图2C为图2A实施方式的存储器结构沿C-C割面线的剖面结构示意图。基底110可为半导体基材，例如硅基材、锗基材、碳－硅基材等。基底110具有至少一个凹槽112及至少一个凹槽113，这些凹槽沿着垂直于基底110的表面111的延伸方向D1从基底110的表面111往基底110内部延伸。由所述延伸方向D1测量，凹槽112沿着延伸方向D1的深度较凹槽113沿着延伸方向D1的深度为浅。沟槽隔离结构150设置于基底110的凹槽113中，沟槽隔离结构150用以隔离相邻的主动区域110a(图1)。沟槽隔离结构150例如包括于依序沉积于凹槽113中的氧化层衬垫(oxide liner)、氮化硅衬垫(SiN liner)、介电材料层(spin-ondielectric layer，SOD layer)及高密度等离子体层(high-density plasma layer，HDPlayer)。
凹入式栅极130设置于基底110的凹槽112中，凹入式栅极130用以作为埋入式字符线。如图所示，凹入式栅极130例如包括形成于凹槽112的内侧表面的栅极介电层131、凹槽112由填入凹槽112内的导电材料所形成的栅极导电层132、以及设置于栅极导电层132上的栅极覆盖层133。
第一扩散区141及一第二扩散区142分别设置在位于凹入式栅极130的两侧旁的基底110上，在本具体实施方式中，第一扩散区141例如具有N型掺杂，而第一扩散区141为N型源极掺杂区；第二扩散区142例如具有N型掺杂，而第二扩散区142为N型漏极掺杂区。
值得一提的是，基底110具有非连续的阱区120。所述非连续的阱区120包括不相接触的至少一个第一部分121及至少两个第二部分122，其中第一部分121的掺杂浓度与第二部分122的掺杂浓度皆相同。在本具体实施方式中，第一部分121及第二部分122例如皆具有P型浅掺杂，而非连续的阱区120为P型阱区。
如图所示，第一部分121位于凹入式栅极130的下方，第二部分122位于第一扩散区141的下方或者第二扩散区142的下方，且由延伸方向D1测量，第二部分122沿着延伸方向D1的深度是大于第一部分121沿着延伸方向D1的深度。此外，由延伸方向D1测量，沟槽隔离结构150沿着延伸方向D1的深度是大于或等于第一部分121沿着延伸方向D1的深度。
在另一实施方式中，由延伸方向D1测量，第二部分122沿着延伸方向D1的深度可以大致等于沟槽隔离结构150沿着延伸方向D1的深度，然而，必须大于第一部分121沿着延伸方向D1的深度。
本发明上述实施方式所提供的存储器结构1，通过凹入式栅极130下方的非连续的阱区120的第一部分121，可更有效地防止载流子的窜流，进而降低漏电流。进一步而言，如图2C所示，位于沟道(channel)两侧的沟槽隔离结构150与位于沟道底部的阱区120的第一部分121可更有效地隔绝沟道与沟道间载流子的窜流互扰。
接着，请配合参照图3，图3为本发明一实施方式的存储器结构在制造过程中沿A-A割面线的剖面结构示意图。以下将详细说明本发明一实施方式的自对准存储器结构的制造方法的步骤流程。
首先，提供基底110，例如N型的硅基底。所述基底110具有至少一个凹槽112及至少一个凹槽113，这些凹槽沿着垂直于基底110的表面111的延伸方向D1从基底110的表面111往基底110内部延伸。由所述延伸方向D1测量，凹槽112沿着延伸方向D1的深度较凹槽113沿着延伸方向D1的深度为浅。
接着，形成凹入式栅极130于凹槽112中。详细而言，形成凹入式栅极130的具体实施方式可包括以下步骤。先于凹槽112的内侧表面形成栅极介电层131，例如二氧化硅层然后，将一导电材料填入凹槽112内，以在沟槽110的底部。具体来说，可对沟槽110的内壁全面性地进行一热氧化处理，以在沟槽110的内侧表面形成栅极介电层131。本发明另一实施方式，可采用化学气相沈积法(chemical vapor deposition，CVD)以取代上述热氧化处理以形成例如由二氧化硅、氮化硅、氮氧硅化物或五氧化二钽等构成的栅极介电层131。然后，将一导电材料填入凹槽112内，以在凹槽112形成栅极导电层132，其中栅极导电层132与基底110之间通过栅极介电层131而彼此电性绝缘。
接着，在凹槽113中形成沟槽隔离结构150，形成沟槽隔离结构150的具体实施方式例如包括以下步骤。形成氧化层衬垫于凹槽113的内壁上，形成氮化硅衬垫以覆盖氧化层衬垫，接着，将旋涂式介电材料或其它具有较佳填洞能力的介电材料填入凹槽113中，以形成介电材料层于凹槽113中，最后设置高密度等离子体层于介电材料层上。
接着，对基底110进行一P型掺杂制程，例如离子注入掺杂制程或者等离子体掺杂制程，以掺杂凹槽112的底部的基底110，同时，以凹入式栅极130为屏蔽分别掺杂凹槽112两侧的基底110的底部。具体来说，通过所述掺杂制程，朝向凹入式栅极130的表面引入P型掺杂束，例如硼离子掺杂束(如图3中的箭头所示)，同时，分别朝向凹入式栅极130的两侧旁的基底110的表面111引入P型掺杂束(如图3中的箭头所示)，以掺杂基底110。藉此，在凹槽的底部的基底110形成第一掺杂区121’，并且分别于凹入式栅极130的两侧旁的基底110的底部形成第二掺杂区122’，其中第一掺杂区121’的掺杂浓度与第二掺杂区122’的掺杂浓度相同。
值得一提的是，对基底110所进行上述掺杂制程可为毯覆式的掺杂。此外，在上述掺杂制程中能以凹入式栅极130为屏蔽，也就是说，当以相同的掺杂能量，或者，当以相同的掺杂浓度，分别掺杂屏蔽(例如凹入式栅极130)下方的基底110及掺杂没有屏蔽阻碍的基底110时，屏蔽(例如凹入式栅极130)下方的基底110的掺杂深度会较没有屏蔽阻碍的基底110的掺杂深度为浅。
在本发明一实施方式中，朝向凹入式栅极130的表面所引入的掺杂束可与分别朝向凹入式栅极130的两侧旁的基底110的表面111所引入的掺杂束具有相同的掺杂能量。在另一实施方式中，朝向凹入式栅极130的表面所引入的掺杂束可与分别朝向凹入式栅极130的两侧旁的基底110的表面111所引入的掺杂束具有相同的掺杂浓度。
接着，对基底110进行一热处理，例如通过热扩散(drive-in)制程，使具有P型掺杂的第一掺杂区121’及第二掺杂区122’分别向下扩散，以形成P型非连续的阱区120于基底110中，其中第一掺杂区121’向下扩散，以形成非连续的阱区120的第一部分121于凹入式栅极130的下方，第二掺杂区122’分别向下扩散，以形成非连续的阱区120的第二部分122于凹入式栅极130的两侧旁的基底110的底部，如图2A所示。
需要注意的是，在另一未示出的实施方式中，在掺杂基底110的步骤中，通过调整引入掺杂束的掺杂能量和/或掺杂浓度，也可直接掺杂凹入式栅极130下方的基底110，以在凹入式栅极130的下方形成非连续的阱区120的第一部分121，同时，以凹入式栅极130为屏蔽，分别直接掺杂凹入式栅极130的两侧旁的基底110的底部，以分别于凹入式栅极130的两侧旁的基底110的底部形成非连续的阱区120的第二部分122，并可省去热处理的步骤。
随后，可分别在位于凹入式栅极130的两侧旁的基底110上注入N型掺杂，以形成第一扩散区141及一第二扩散区142。然后，可于基底110的表面111覆盖绝缘材料层，并使绝缘材料填入凹槽112内，形成栅极覆盖层133。
请参图4，图4为本发明一实施方式的自对准存储器结构的制造方法的步骤流程图。本发明另一实施方式提供一种自对准存储器结构的制造方法，包括以下步骤：首先，提供一基底，所述基底具有一凹槽(步骤S1)；接着，形成一凹入式栅极于所述凹槽中(步骤S2)；然后，掺杂所述基底，以在所述基底中形成一非连续的阱区，其中，所述非连续的阱区包括不相接触的至少一第一部分及至少两个第二部分，至少一所述第一部分位于所述凹入式栅极下方，至少两个所述第二部分分别位于所述凹入式栅极的两侧旁的所述基底的底部，且至少两个所述第二部分的掺杂浓度分别与至少一所述第一部分的掺杂浓度相同(步骤S3)。
综上所述，本发明实施方式的自对准存储器结构的制造方法利用凹入式栅极130作为屏蔽，在形成凹入式栅极130的步骤之后再掺杂基底110，使离子掺杂能贯穿凹入式栅极130而留在沟道(channel)的底部，形成非连续的阱区120。非连续的阱区120的第一部分121可更有效地防止载流子的窜流，进而降低漏电流。进一步而言，沟槽隔离结构150能在U形沟道(channel)的两侧旁，在沿着垂直于基底110的表面111的延伸方向上隔绝沟道与沟道间的载流子互扰，而非连续的阱区120能在U形沟道(channel)的底部，在沿着平行于基底110的表面111的延伸方向上屏蔽沟道内的载流子由沟道底部往外窜流。
以上所述仅为本发明的实施方式，其并非用以限定本发明的专利保护范围。任何熟习相像技艺者，在不脱离本发明的精神与范围内，所作的更动及润饰的等效替换，仍为本发明的专利保护范围内。
符号说明
存储器结构 1
基底 110
主动区域 110a
表面 111
凹槽 112、113
阱区 120
第一部分 121
第二部分 122
第一掺杂区 121’
第二掺杂区 122’
凹入式栅极 130
栅极介电层 131
栅极导电层 132
栅极覆盖层 133
第一扩散区 141
第二扩散区 142
沟槽隔离结构 150
区域 R1、R2、R3
方向 D1
步骤 S1～S3
剖线 AA、BB、CC
Claims (9)
1.一种存储器结构，其特征在于，包括：
基底，具有非连续的阱区；
凹入式栅极，设置于所述基底的凹槽中，所述凹槽沿着垂直于所述基底的表面的延伸方向从所述基底的所述表面往所述基底的内部延伸；以及
第一扩散区及第二扩散区，分别设置在所述基底上，且位于所述凹入式栅极的两侧旁，且所述第一扩散区及所述第二扩散区两者的导电类型分别与所述非连续的阱区的导电类型相异；
其中，所述非连续的阱区包括不相接触的至少一第一部分及至少两个第二部分，所述至少一第一部分位于所述凹入式栅极下方，所述至少两个第二部分分别位于所述第一扩散区下方及所述第二扩散区下方，所述至少两个第二部分的掺杂浓度分别与所述至少一第一部分的掺杂浓度相同，以及所述至少两个第二部分沿着所述延伸方向的深度分别大于所述至少一第一部分的沿着所述延伸方向的深度。
2.根据权利要求1所述的存储器结构，进一步包括沟槽隔离结构，设置于所述基底的另一凹槽中，其中所述另一凹槽沿着垂直于所述基底的所述表面的所述延伸方向从所述基底的所述表面往所述基底的所述内部延伸，且所述沟槽隔离结构沿着所述延伸方向的深度大于或等于所述至少一第一部分沿着所述延伸方向的深度。
3.根据权利要求2所述的存储器结构，其中所述至少两个第二部分沿着所述延伸方向的深度分别等于所述沟槽隔离结构沿着所述延伸方向的深度。
4.一种存储器结构的制造方法，其特征在于包括：
提供基底，所述基底具有凹槽，所述凹槽沿着垂直于所述基底的表面的延伸方向从所述基底的所述表面往所述基底的内部延伸；
形成凹入式栅极于所述凹槽中；以及
掺杂所述基底，以在所述基底中形成非连续的阱区，其中，所述非连续的阱区包括不相接触的至少一第一部分及至少两个第二部分，所述至少一第一部分位于所述凹入式栅极下方，所述至少两个第二部分分别位于所述凹入式栅极的两侧旁的所述基底的底部，且所述至少两个第二部分的掺杂浓度分别与所述至少一第一部分的掺杂浓度相同，以及所述至少两个第二部分沿着所述延伸方向的深度分别大于所述至少一第一部分的沿着所述延伸方向的深度。
5.根据权利要求4所述的存储器结构的制造方法，其中掺杂所述基底进一步包括：
掺杂所述凹入式栅极下方的所述基底；以及
以所述凹入式栅极为屏蔽，分别掺杂所述凹入式栅极的两侧旁的所述基底的底部；
其中掺杂所述凹入式栅极下方的所述基底与分别掺杂所述凹入式栅极的两侧旁的所述基底的底部同时进行。
6.根据权利要求4所述的存储器结构的制造方法，其中掺杂所述基底进一步包括：
掺杂所述凹槽的底部的所述基底；
以所述凹入式栅极为屏蔽，分别掺杂所述凹入式栅极的两侧旁的所述基底的底部；以及
对所述基底进行热处理；
其中掺杂所述凹槽的底部的所述基底与分别掺杂所述凹入式栅极的两侧旁的所述基底的底部同时进行。
7.根据权利要求6所述的存储器结构的制造方法，其中，
掺杂所述凹槽的底部的所述基底进一步包括：朝向所述凹入式栅极的表面引入至少一掺杂束；其中，分别掺杂所述凹入式栅极的两侧旁的所述基底的底部进一步包括：分别朝向所述凹入式栅极的两侧旁的所述基底的表面引入至少一掺杂束。
8.根据权利要求7所述的存储器结构的制造方法，其中朝向所述凹入式栅极的表面所引入的所述至少一掺杂束与分别朝向所述凹入式栅极的两侧旁的所述基底的表面所引入的所述至少一掺杂束具有相同的掺杂能量。
9.根据权利要求7所述的存储器结构的制造方法，其中朝向所述凹入式栅极的表面所引入的所述至少一掺杂束与分别朝向所述凹入式栅极的两侧旁的所述基底的表面所引入的所述至少一掺杂束具有相同的掺杂浓度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103132085A TWI549225B (zh) | 2014-09-17 | 2014-09-17 | 記憶體結構及其製造方法 |
| TW103132085 | 2014-09-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105529330A CN105529330A (zh) | 2016-04-27 |
| CN105529330B true CN105529330B (zh) | 2019-01-01 |
Family
ID=55771451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410514448.5A Active CN105529330B (zh) | 2014-09-17 | 2014-09-29 | 存储器结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105529330B (zh) |
| TW (1) | TWI549225B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108346665B (zh) * | 2017-01-23 | 2021-03-09 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN109037225B (zh) * | 2018-09-19 | 2023-09-12 | 长江存储科技有限责任公司 | 存储器结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855360A (zh) * | 2005-04-18 | 2006-11-01 | 力晶半导体股份有限公司 | 防止击穿的半导体元件的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101934037B1 (ko) * | 2012-11-21 | 2018-12-31 | 삼성전자주식회사 | 서포터를 갖는 반도체 소자 및 그 형성 방법 |
-
2014
- 2014-09-17 TW TW103132085A patent/TWI549225B/zh active
- 2014-09-29 CN CN201410514448.5A patent/CN105529330B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855360A (zh) * | 2005-04-18 | 2006-11-01 | 力晶半导体股份有限公司 | 防止击穿的半导体元件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI549225B (zh) | 2016-09-11 |
| CN105529330A (zh) | 2016-04-27 |
| TW201613033A (en) | 2016-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101154006B1 (ko) | 매몰 정션을 포함하는 수직형 트랜지스터 및 형성 방법 | |
| US9305926B2 (en) | Semiconductor device | |
| CN101632151B (zh) | 可实现三维电荷耦合的高电压半导体功率组件结构 | |
| CN107425072A (zh) | 一种半导体存储器的器件结构 | |
| CN105826318B (zh) | 半导体结构 | |
| US20110097864A1 (en) | Method of Fabricating High-Voltage Semiconductor Device | |
| CN101147251B (zh) | 制备具有掩埋掺杂区的半导体器件的方法 | |
| CN102543880B (zh) | 半导体器件制造方法 | |
| CN102169902A (zh) | 一种深槽和深注入型超结器件 | |
| CN101097919B (zh) | 半导体部件以及半导体部件的制造方法 | |
| CN106158755B (zh) | 半导体结构及其形成方法 | |
| CN104183599B (zh) | 存储器阵列结构 | |
| CN106935646A (zh) | 埋藏沟道晶体管及其形成方法 | |
| CN105529330B (zh) | 存储器结构及其制造方法 | |
| CN107134495A (zh) | 一种半导体晶体管结构及其制备方法 | |
| CN106158868A (zh) | 掩膜式只读存储阵列、其制作方法以及存储器的制作方法 | |
| TW201519447A (zh) | 凹入式通道存取電晶體元件及其製作方法 | |
| CN103208495B (zh) | 半导体装置及其制造方法 | |
| US20110298040A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN107492572A (zh) | 半导体晶体管元件及其制作方法 | |
| CN106257647A (zh) | 嵌入pip电容的cmos的制作方法 | |
| CN100446257C (zh) | 动态随机存取存储器及其制造方法 | |
| CN103779416A (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN104752357B (zh) | 存储器的形成方法 | |
| CN208655650U (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170303 Address after: Idaho Applicant after: Micron Technology, Inc. Address before: Taiwan, China Applicant before: Inotera Memories, Inc. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |