CN105510763B - 集成电路管脚测试装置 - Google Patents

Abstract

本发明公开了一种集成电路管脚测试装置，包括主板和扩展板；主板上设置的微控制器的第一输出端与扩展板上设置的复杂可编程逻辑器件的输入端电连接，用于将接收到的测试指令传送至复杂可编程逻辑器件；复杂可编程逻辑器件的输出端与开关模块的第一输入端电连接；开关模块的第一输出端，适用于电连接被测集成电路中的被测管脚；复杂可编程逻辑器件根据测试指令控制开关模块中相应的开关导通；微控制器的第二输出端与恒流源的输入端电连接；恒流源的输出端电连接开关模块的第二输入端；微控制器接收到测试指令后控制恒流源向被测管脚输入相应的测试电流。其有效解决了传统的OS测试仪的内部硬件电路结构复杂导致体积较大，不利于携带的问题。

Description

集成电路管脚测试装置

技术领域

本发明涉及集成电路测试领域，特别是涉及一种集成电路管脚测试装置。

背景技术

通常SOC(System on chip，片上系统或系统级芯片)在客户端量产过程中(SMT/Assemble)由于ESD(Electrical Static Discharge，静电释放)/EOS(Electrical OverStress，过度电性应力)原因，使得芯片出现pin to VCC short(接电源端引脚短路)和pinto GND short(接地端引脚短路)现象，导致芯片不能正常工作。由于ESD/EOS的发生具有随机性和隐蔽性，并且芯片的管脚数目较多，因此在短时间内很难对出现短路的管脚进行定位，因而也就无法快速定位ESD/EOS场景。因此需要采用第三方OS(Open/Short)测试仪(即，管脚开短路测试仪)对芯片的管脚进行测试。但是，传统的OS测试仪，其内部硬件电路结构非常复杂，并且体积较大，不利于携带，从而不便于进行现场测试。

发明内容

基于此，有必要针对传统的OS测试仪的内部硬件电路结构复杂导致生产成本较大，且不利于携带的问题，提供一种集成电路管脚测试装置。

为实现本发明目的提供的一种集成电路管脚测试装置，包括主板和扩展板；

所述主板上设置有微控制器和恒流源；

所述扩展板上设置有复杂可编程逻辑器件和开关模块；

所述微控制器的第一输出端与所述复杂可编程逻辑器件的输入端电连接，用于将接收到的测试指令传送至所述复杂可编程逻辑器件；

所述复杂可编程逻辑器件的输出端与所述开关模块的第一输入端电连接；所述开关模块的第一输出端，适用于电连接被测集成电路中的被测管脚；

所述复杂可编程逻辑器件，用于接收所述测试指令后，根据所述测试指令控制所述开关模块中相应的开关导通；

所述微控制器的第二输出端与所述恒流源的输入端电连接；所述恒流源的输出端电连接所述开关模块的第二输入端；

所述微控制器，还用于在接收到所述测试指令后控制所述恒流源通过所述开关模块中导通的所述开关向所述被测管脚输入相应的测试电流，进行所述被测管脚的测试。

在其中一个实施例中，所述主板上还配置有模数转换器；

所述模数转换器电连接在所述开关模块的第二输出端与所述微控制器之间，用于采集并转换所述被测管脚在所述测试电流的驱动下的测试结果信号。

在其中一个实施例中，所述恒流源内部集成有用于采集所述模数转换器的工作电压的电压跟随器。

在其中一个实施例中，所述主板上还设置有电源转换电路；

所述电源转换电路的输入端，适用于电连接供电电源；

所述电源转换电路具有多个输出端；且

所述电源转换电路的多个输出端分别与所述微控制器的电压输入端、所述恒流源的电压输入端和所述开关模块的电压输入端一一对应电连接，用于分别向所述微控制器、所述恒流源和所述开关模块中的开关提供相应的驱动电压。

在其中一个实施例中，所述开关模块包括多个开关；且所述开关均为模拟开关。

在其中一个实施例中，所述扩展板的个数为四个；每个所述扩展板上均配置一片所述复杂可编程逻辑器件；

所述微控制器的第一输出端与每片所述复杂可编程逻辑器件的输入端均电连接。

在其中一个实施例中，所述复杂可编程逻辑器件内部配置有依次电连接的SPI控制器、译码器、命令数据处理模块和端口控制器；

所述SPI控制器的输入端作为所述复杂可编程逻辑器件的输入端，与所述微控制器的第一输出端电连接，用于接收所述微控制器下发的所述测试指令；

所述译码器，用于对所述SPI控制器接收到的所述测试指令进行译码处理；

所述命令数据处理模块，用于对经译码处理后的所述测试指令进行解析，获取所述测试指令中的测试模式；

所述端口控制器的输出端作为所述复杂可编程逻辑器件的输出端，与所述开关模块的第一输入端电连接，用于根据所述测试指令中测试模式采用相应的开关选择规则，控制所述开关模块中相应的开关导通。

在其中一个实施例中，还包括集成电路测试系统；所述集成电路测试系统包括控制模块、存储模块、连接通道模块和显示模块；

所述控制模块分别与所述存储模块和所述显示模块通信连接；且

所述控制模块还通过所述连接通道模块与所述微控制器通信连接；

所述控制模块，用于接收所述测试指令，并根据所述测试指令由存储模块预先存储的管脚属性信息中读取相应的被测管脚属性信息，将所述测试指令和所述被测管脚属性信息通过所述连接通道模块下发至所述微控制器；

所述控制模块，还用于通过所述连接通道模块接收所述微控制器返回的所述测试结果，并将所述测试结果传送至所述显示模块进行显示。

在其中一个实施例中，所述集成电路测试系统还包括数据打包模块；

所述微控制器内部配置有指令解析模块和指令传送模块；

所述数据打包模块与所述控制模块通信连接，用于对所述控制模块即将下发的所述测试指令进行打包；

所述指令解析模块与所述控制模块通信连接，用于接收所述控制模块下发的所述测试指令，并对所述测试指令进行解析判断所述测试指令是否为有效指令；

所述指令传送模块通信连接在所述指令解析模块与所述复杂可编程逻辑器件模块之间，用于当所述指令解析模块判断出所述测试指令为有效指令时，将所述测试指令传送至所述复杂可编程逻辑器件；

所述指令传送模块，还用于当所述指令解析模块判断出所述测试指令为无效指令时，丢弃所述测试指令，并返回所述指令解析模块。

在其中一个实施例中，所述集成电路测试系统还包括读写测试结果模块；

所述读写测试结果模块与所述控制模块通信连接，用于存储所述控制模块接收到的所述测试结果。

上述集成电路管脚测试装置的有益效果：

其通过在主板上设置微控制器和恒流源，并在扩展板上设置复杂可编程逻辑器件和开关模块，由微控制器接收测试指令，并在接收到测试指令后，将测试指令传送至复杂可编程逻辑器件中，进而再通过复杂可编程逻辑器件根据接收到的测试指令控制开关模块中相应的开关导通或断开。同时，微控制器接收到测试指令时，还控制恒流源通过开关模块中导通的开关向被测集成电路中的被测管脚输入相应的测试电流，以实现对被测集成电路的管脚测试。其只需要在主板上设置微控制器和恒流源，并在扩展板上设置复杂可编程逻辑器件和相应的开关模块，即可实现集成电路的管脚测试。硬件电路结构简单，且硬件电路中的电子器件较少，由此有效减小了测试装置的体积，有利于测试装置的携带。最终有效解决了传统的OS测试仪的内部硬件电路结构复杂导致体积较大，不利于携带的问题。

附图说明

图1为本发明的集成电路管脚测试装置的一具体实施例的结构示意图；

图2为本发明的集成电路管脚测试装置的一具体实施例中的恒流源的芯片管脚图；

图3为本发明的集成电路管脚测试装置的一具体实施例中的开关模块连接示意图；

图4为本发明的集成电路管脚测试装置的一具体实施例中的复杂可编程逻辑器件的内部结构示意图；

图5为本发明的集成电路管脚测试装置的一具体实施例中测试模式为Pin to GND模式对应的开关选择规则电路示意图；

图6为本发明的集成电路管脚测试装置的一具体实施例中测试模式为Pin to VCC模式对应的开关选择规则电路示意图；

图7为本发明的集成电路管脚测试装置的一具体实施例中测试模式为Pin to Pin模式对应的开关选择规则电路示意图；

图8为本发明的集成电路管脚测试装置的一具体实施例中的集成电路测试系统的结构示意图；

图9为本发明的集成电路管脚测试装置的一具体实施例中的控制模块与微控制器进行测试指令传输过程的流程图；

图10为采用本发明的集成电路管脚测试装置的一具体实施例进行管脚测试时的显示界面图；

图11为采用本发明的集成电路管脚测试装置的一具体实施例进行管脚测试时的另一显示界面图。

具体实施方式

为使本发明技术方案更加清楚，以下结合附图及具体实施例对本发明作进一步详细说明。

首先，应当说明的是，O/S测试指的是在验证失效IC(Integrated Circuit，集成电路)中，所测的管脚(Pin)与其他的Pin是否有开路或短路的现象。其中，由于为了保护IC中的管脚，一般在设计时IC中的Pin to VDD和Pin to GND都会各有一个二极管。由此，可通过对二极管加载一个恒定电流，并测试二极管两端的压降，来判定被测管脚是否为开路或短路。

基于上述测试原理，一般情况下，O/S测试会有三种测试模式：

第一种为Pin to GND模式。在该测试模式下，被测管脚接零电位，通过在IC的GND(接地端)输入恒定电流(如：+100μA)，测量此时接地端上二极管压降。正常情况下，管压值为0.2～0.65V。超过此范围则可判定为被测Pin到GND开路或者短路。

第二种为Pin to VDD模式。在该测试模式下，IC的VDD接零电位，通过在被测Pin上给定恒定电流(如：+100uA)，测量Pin上的二极管压降。一般情况下管压值为0.2V～0.65V。超过此范围则可判定为被测Pin到VDD开路或者短路。

第三种为Pin to All模式。在该测试模式下，其他Pin接零电位，通过在被测Pin给定恒定电流(如：+100uA)，测量被测Pin上的压降。一般情况下压降为1.5～VCC。低于此范围则判定为被测Pin to其他Pin短路。

基于上述三种测试模式，参见图1，作为本发明的集成电路管脚测试装置100的一具体实施例，其包括有主板110和扩展板120。其中，主板110上设置有微控制器111(MCU，Micro Control Unit)和恒流源112。其中，恒流源112用于向被测管脚输入相应的恒定电流。扩展板120上设置有复杂可编程逻辑器件121(Complex Programmable Logic Device，CPLD)和开关模块122。此处需要说明的是，开关模块122中可包括有多个开关。

其中，微控制器111的第一输出端与复杂可编程逻辑器件121的输入端电连接，用于将接收到的测试指令传送至复杂可编程逻辑器件121中。此处，需要说明的是，微控制器111接收到的测试指令可通过装载在上位机中的集成电路测试系统下发得到。即，微控制器111通过与上位机中的集成电路测试系统通信连接，由上位机下发相应的测试指令至微控制器111。

复杂可编程逻辑器件121的输出端与开关模块122的第一输入端电连接。同时，开关模块122的第一输出端适用于电连接被测集成电路(Integrated Circuit，IC)中的被测管脚。由此，复杂可编程逻辑器件121接收到微控制器111传送的测试指令后，根据接收到的测试指令控制开关模块122中相应的开关导通，以实现相应的测试通道的导通。

同时，微控制器111的第二输出端还与恒流源112的输入端电连接，恒流源112的输出端电连接开关模块122的第二输入端。当微控制器111接收到的测试指令后，表明此时需要对被测管脚进行O/S测试，因此微控制器111直接控制恒流源112输出恒定的测试电流，使得恒流源112能够通过开关模块122中导通后的开关向被测管脚输入相应的测试电流，以实现对被测管脚的O/S测试。

也就是说，本发明的集成电路管脚测试装置100基于使用恒定电流加载在被测管脚上，通过测量被测管脚在恒定电流下的导通压降来判定被测管脚开短路现象的测试原理，通过在主板110上设置微控制器111和恒流源112，并在扩展板120上设置复杂可编程逻辑器件121和开关模块122。当微控制器111接收到测试指令后，由复杂可编程逻辑器件121进行开关模块122中开关的切换，并由恒流源112向被测管脚中输入恒定的测试电流，即可实现被测管脚的O/S测试。其在硬件上只需要微控制器111、恒流源112、复杂可编程逻辑器件121和开关模块122即可。由此有效简化了集成电路管脚测试装置100的硬件电路，减小了测试装置的体积，最终实现了测试装置的便携性。

其中，参见图2，需要说明的是，本发明的集成电路管脚测试装置100中的恒流源112优选为E737芯片。采用E737芯片作为恒流源112输出，能够使得本发明的集成电路管脚测试装置100具有FIMV(Force I Measure V，加载恒定电流测试导通压降)模式和FVMI(Force V Measure I，加载恒定电压测试导通电流)模式、4组恒定输出电流可选、短路保护机制、测试范围在-5V～+7V等特性，有效提高了本发明的集成电路管脚测试装置100的性能。

同时，应当说明的是，为了实现更多管脚的测试，扩展板120的个数可为多个。参见图1，在本发明的集成电路管脚测试装置100的一具体实施例中，扩展板120的个数优选为四个。其中，每个扩展板120可以测试128个管脚，由此，本发明的集成电路管脚测试装置100最高可达512个管脚测试。并且，每个扩展板120上均设置有一片复杂可编程逻辑器件121及相应的开关模块122。由此，本发明的集成电路管脚测试装置100则包括一片主板110和四片扩展板120，通过主板110上的微控制器111支配四片扩展板120上的四片复杂可编程逻辑器件121以控制多个开关，以配合恒流源112实现对被测管脚的O/S测试。其相较于传统的OS测试仪，在能够实现被测管脚的OS(Open-Short)测试功能的前提下，明显减少了硬件设备，缩小了测试装置体积。

另外，还需要说明的是，参见图1和图3，作为本发明的集成电路管脚测试装置100的一具体实施例，为了保证被测IC的被测管脚的顺利测试，其还可包括有用于安插被测IC200的插板130(即，socket板)。通过将被测IC200安插至插板130上，实现了被测IC200在测试过程中的稳固，保证了测试的顺利进行，从而提高了本发明的集成电路管脚测试装置100的可靠性。

进一步的，由于被测管脚加载恒定的测试电流后，其通过开关模块122的第二输出端输出的寄生二极管的导通压降通常为模拟信号。而微控制器111接收的测试结果信号通常为数字信号。因此，参见图1和图3，作为本发明的集成电路管脚测试装置100的一具体实施例，其主板110上还设置有模数转换器113(Analog to Digital Converter，ADC)。其中，模数转换器113电连接在开关模块122的第二输出端与微控制器111之间，用于接收并转换被测管脚在测试电流的驱动下由开关模块122的第二输出端输出的测试结果信号。

即，通过在开关模块122的第二输出端与微控制器111之间设置模数转换器113，由模数转换器113采集被测管脚的寄生二极管在恒定的测试电流下的导通压降信号，并将采集到的导通压降信号由模拟信号转换为数字信号，并传送至微控制器111，有效保证了测试结果的及时准确采集，从而保证了测试结果的准确性和完整性。

需要指出的是，由于模数转换器113在采集数据过程中，其工作电压必须严格保持在实际所要求的范围内才能有效准确的进行数据的采集和转换，并且不同型号的模数转换器113其工作电压有所差异。因此，为了保证模数转换器采集数据的及时性和准确性，本发明的集成电路管脚测试装置100中的恒流源112内部还可集成一个电压跟随器(图中未示出)。该电压跟随器用于采集模数转换器113的工作电压信号(IVMOINT)，并将采集到的工作电压信号提供给模数转换器113，以保证模数转换器113能够准确的采集数据。其通过设置一个电压跟随器，对模数转换器113的工作电压进行实时监控，进一步保证了模数转换器113采集到的测试结果的准确性。并且，通过在恒流源112内部集成该电压跟随器，不会增大集成电路管脚测试装置100的体积，保证了集成电路管脚测试装置100的小体积，便于携带的特性。

另外，为了进一步方便本发明的集成电路管脚测试装置100的携带，本发明的集成电路管脚测试装置100采用模拟开关代替传统的继电器作为开关模块122中的通道开关。

并且，在本发明的集成电路管脚测试装置100的一具体实施例中，开关模块122中的通道开关可为多个。参见图3，为以4个模拟开关作为一个开关模块122的开关硬件连接示意图。同时，在本发明中，模拟开关优选为16选1的74HC4067模拟开关。通过对74HC4067模拟开关通道阻抗进行检测，74HC4067模拟开关通道阻抗在VCC＝5.2V时仅72Ω，能满足100uA的FIMV场景。并且，SSOP24的封装能够直接减少本发明测试装置100的体积，且开关时间在20ns～75ns之内，实现高速多通道测试。

另外，在本发明的集成电路管脚测试装置100中，其设置在主板110上的微控制器111可优选为ST的STM32F103Vx。ST的STM32F103Vx是具有中等容量增强型，32位基于ARM核心的带64或128K字节闪存的微控制器111，具备USB(直接与上位机300通信)、2个I²C(即，外挂ADC)、7个定时器、2个ADC(直接采样)、80个GPIO(控制多个CPLD121)。外围只需VCC-3V3电源供电和8M外接时钟晶振信号，大大简化了集成电路测试系统。

更进一步的，在本发明的集成电路管脚测试装置100中，作为恒流源112的E737芯片需要VCC-12V，VEE-N10V，Vmax-8V，Vin-N8V四组电压。另外，为了减少模拟开关SWITCH的导通电阻，开关模块122的驱动电压使用5V电压。最后，MCU(微控制器111)必须使用VDD-3V3的驱动电压，因此本发明的集成电路管脚测试装置100的电源系统必须满足上述6种不同的电压。考虑到便携需求，不可能使用功率电源，所以，作为本发明的集成电路管脚测试装置100的一具体实施例，其采用电源转换电路114作为电源系统以满足各硬件的电压需求。

其中，电源转换电路114的输入端，适用于电连接供电电源。并且，电源转换电路114具有多个输出端。其多个输出端一一对应与微控制器111的电压输入端、恒流源112的电压输入端和开关模块122的电压输入端电连接，用于分别向微控制器111、恒流源112和开关模块122中的开关提供相应的驱动电压。如此，本发明的集成电路管脚测试装置100只需外接12V适配器即可。

另外，还需要说明的是，由于本发明的集成电路管脚测试装置100的最高测试Pin数为512，因此其理论上需要1024通道。在使用74HC4067模拟开关基础上，每个74HC4067需要5根地址线控制(4addr+1oe)。由此需要320个IO控制。但是，MCU通常并不具备如此众多的IO数，这就需要CPLD121进行IO扩展。

因此，参见图4，作为本发明的集成电路管脚测试装置100的另一具体实施例，其设置在扩展板120上的复杂可编程逻辑器件121内部配置有依次电连接的SPI(SerialPeripheral Interface，串行外设接口)控制器1210、译码器1211、命令数据处理模块1212和端口控制器1213。其中，SPI控制器1210的输入端作为复杂可编程逻辑器件121的输入端，与微控制器111的第一输出端电连接，用于接收微控制器111下发的测试指令。其中，此处需要说明的是，由于对管脚进行测试时，通常包括前面所述的三种测试模块(分别为Pin toVCC模式、Pin to GND模式和Pin to Pin模式)，因此微控制器111接收到的测试指令中也会指明此时进行的OS测试的测试模式。由此，可通过设置译码器1211和命令数据处理模块1212对测试指令分别进行相应的处理，以得到测试指令中包括的测试模式。具体的，译码器1211，用于对SPI控制器1210接收到的测试指令进行译码处理。命令数据处理模块1212，用于对经译码处理后的测试指令进行解析，获取测试指令中的测试模式。

当通过命令数据处理模块1212获取相应的测试模式后，进而再根据测试指令中的测试模式选择相应的开关选择规则，由端口控制器1213根据相应的开关选择规则进行开关的切换。

需要说明的是，不同的测试模式对应不同的开关选择规则。具体的，以开关模块122包括四个模拟开关(分别为第一模拟开关122a、第二模拟开关122b、第三模拟开关122c和第四模拟开关122d)为例，参见图5至图7，分别为测试模式为Pin to GND模式、Pin toVCC模式和Pin to Pin模式下的开关选择规则电路图。

其中，参见图5，为测试模式为Pin to GND模式时对应的开关选择规则电路图。此时的开关选择规则为：被测管脚的寄生二极管的阴极与接地端GND电连接，且被测管脚的寄生二极管与接地端GND的连接端通过第一模拟开关122a与恒流源112连通；同时，被测管脚的寄生二极管与接地端GND的连接端通过第二模拟开关122b与模数转换器113连通；被测管脚的寄生二极管未与接地端电连接的一端通过第三模拟开关122c与接地端GND连通，形成回路。

参见图6，为测试模式为Pin to VCC模式时对应的开关选择规则电路图。此时的开关选择规则为：被测管脚的寄生二极管的阳极与电源端VCC电连接，且被测管脚的寄生二极管与电源端VCC的连接端通过第三模拟开关122c与接地端GND连通；同时，被测管脚的寄生二极管未与电源端VCC电连接的一端(即阴极)通过第一模拟开关122a与恒流源112连通；并且，被测管脚的寄生二极管与电源端VCC的连接端通过第四模拟开关122d与接地端GND连通，形成回路。

参见图7，为测试模式为Pin to Pin模式时对应的开关选择规则电路图。此时的开关选择规则为：通过第一模拟开关122a和第四模拟开关122d在被测管脚的两端给定恒定测试电流。

同时，应当指出的是，为了保证CPLD121能够正常工作，参见图4，CPLD121内部还设置有时钟复位模块1214，用于为CPLD121正常工作提供合适的时钟信号以及复位信号。

另外，为了能够实现更加直观的查看测试结果，作为本发明的集成电路管脚测试装置100的一具体实施例，参见图1，基于上述的硬件电路结构，还相应设置了集成电路测试系统140。该集成电路测试系统140适用于装载在上位机300中，基于微软.NET4.0平台，通过C#语言进行开发，可运行在windows XP及windows 7操作系统中。

具体的，参见图8，本发明的集成电路管脚测试装置100中的集成电路测试系统140包括控制模块141、存储模块142、连接通道模块143和显示模块144。其中，控制模块141分别与存储模块142和显示模块144通信连接。并且，控制模块141还通过连接通道模块143与微控制器111通信连接。控制模块141，用于接收测试指令，并根据测试指令由存储模块142预先存储的管脚属性信息中读取相应的被测管脚属性信息，将测试指令和被测管脚属性信息通过连接通道模块143下发至微控制器111。控制模块141，还用于通过连接通道模块143接收微控制器111返回的测试结果，并将测试结果传送至显示模块144进行显示。

即，基于本发明的集成电路管脚测试装置100中的硬件电路结构部分，设置相应的集成电路测试系统140。其中，集成电路测试系统140装载在上位机300PC中，微控制器111接收集成电路测试系统140中的控制模块141下发的测试指令和数据，并根据测试指令进行相应的处理。

其中，为了保证测试指令的顺利传输，微控制器111与控制模块141之间的通信连接可通过设置接口转换器来实现。也就是说，作为微控制器111与控制模块141之间的连接通道模块143可采用接口转换器来实现。优选的，接口转换器的型号可为PL2303，其内部集成USB通信协议，可将复杂的USB通信转换成串口通信。

进一步的，为确保安装在上位机300中的集成电路测试系统140与下位机微控制器111通信过程中数据的准确性，本发明的集成电路测试系统140还包括数据打包模块145。该数据打包模块145与控制模块141通信连接，用于对控制模块141即将下发的测试指令和数据进行打包。其中，打包后的数据包格式如表1所示：

表1

即，在控制模块141每次发送测试指令和相应的被测管脚属性信息之前，均先通过数据打包模块145根据测试指令和被测管脚属性信息计算出CRC码，然后根据协议填入数据包中并进行打包。待打包完成之后，再由控制模块141通过连接通道模块143，即接口转换器将打包后的测试指令和数据下发至微控制器111。

相应的，微控制器111内部则配置指令解析模块和指令传送模块。由指令解析模块接收控制模块141下发的测试指令，并对测试指令是否为有效指令进行判断。具体的，指令解析模块接收到打包后的测试指令和被测管脚属性信息后，先对打包的数据进行CRC16校验(即，进行冗余校验)，然后将校验出来的值和数据包中的校验码(Byte4和Byte5对应的数值)进行比较，如果正确则表明接收到的测试指令为有效指令，因此通过指令传送模块将解析后的测试指令传送至CPLD121，由CPLD121根据测试指令进行相应开关的切换。如果校验出来的值与数据包中的校验码不一致，则表明接收到的测试指令为无效指令，即测试指令不是有效指令，则丢弃该测试指令，并继续接收控制模块141再次下发的测试指令和数据。

并且，本发明的集成电路管脚测试装置100通过在集成电路测试系统140中设置存储模块142，由存储模块142预先存储被测IC200中的各管脚属性信息，当进行被测IC200的管脚测试时，由存储模块142中提取出相应的被测管脚属性信息，实现了管脚测试与被测管脚属性信息的相结合，由此在进行测试时便已经确认了被测管脚的具体属性，从而大大减少了测试次数，节省了测试时间，提高了测试效率。

同时，其通过设置存储模块142，以预先存储被测IC200中的各管脚属性信息。当控制模块141接收到微控制器111返回的测试结果，并将测试结果通过显示模块144进行显示的同时，还将被测管脚的属性信息进行相应的显示。如此，检测人员可以根据被测管脚的属性信息与测试结果直接进行失效分析。从而使得本发明的集成电路管脚测试装置100不仅能够实现对被测管脚的OS测试，还能够实现被测IC200的失效分析，使得测试结果能够直接指明问题管脚的属性，位置和功能。这也就进一步的提高了本发明的集成电路管脚测试装置100的性能。

应当说明的是，被测管脚属性信息具体包括被测管脚的属性、名称及对应的测试通道等信息。同时，可以理解的是，本发明的集成电路管家测试装置中，集成电路测试系统140的存储模块142还具有读写功能。这是因为存储模块142的内存空间是有限的，当存储模块142的存储空间存满后，如果此时需要检测的IC并不在存储模块142中，则可通过存储模块142由数据库中直接读取相应的被测IC200的管脚属性信息，以实现管脚测试与管脚属性信息的相结合。

另外，参见图8，本发明的集成电路管脚测试装置100中，集成电路测试系统140还包括有读写测试结果模块146。读写测试结果模块146与控制模块141通信连接，用于存储控制模块141接收到的测试结果，从而方便后续测试结果的查找和调取。

进一步的，参见图8，本发明的集成电路管脚测试装置100中，集成电路测试系统140还包括有读写用户偏好设置模块147。该读写用户偏好设置模块147同样与控制模块141通信连接，其用于在控制模块141下发测试指令进行被测IC200的测试时进行测试参数的设置以及显示界面的各种显示参数的设置等，以增加本发明的集成电路管脚测试装置100的灵活性和多样性。

为了更清楚地说明本发明的集成电路管脚测试装置100的工作原理，以下以采用本发明的集成电路管脚测试装置100的一具体实施例对被测IC200进行OS测试的整体过程进行再次说明。

参见图1和图9，首先在上位机300PC上安装本发明的集成电路管脚测试装置100中的集成电路测试系统140，进而通过串口与集成电路管脚测试装置100中的微控制器111进行通信连接。然后，此时即可通过步骤S100，对主板110上的微控制器111、恒流源112、模数转换器113以及扩展板120上的CPLD121等硬件进行初始化。待初始化完毕之后，微控制器111执行步骤S200，等待接收上位机300下发的测试指令。同时，检测人员通过上位机300的显示器显示的集成电路测试系统140的显示界面发送相应的测试指令至集成电路测试系统140的控制模块141中。控制模块141接收到测试指令后，根据测试指令由存储模块142中读取相应的被测管脚的属性信息，然后将读取到的被测管脚属性信息以及接收到的测试指令发送至数据打包模块145，由数据打包模块145进行打包后，再由控制模块141发送至微控制器111。其中，测试指令包括测试模式、被测管脚属性等信息。

微控制器111接收到测试指令后，执行步骤S300，对测试指令是否为有效指令进行判断。当判断出测试指令为无效指令时，则执行步骤S400，丢弃该测试指令，并继续等到接收控制模块141再次下发的测试指令。同时，还可返回指令为无效指令的信号至控制模块141，由显示模块144进行显示以达到提示检测人员的目的。当判断出测试指令为有效指令时，则执行步骤S500，将测试指令发送至CPLD121。CPLD121通过SPI控制器1210接收相应的测试指令后，通过步骤S600，由译码器1211和命令数据处理模块1212分别对测试指令进行译码处理和解析处理，获取测试指令中的相关信息，如：测试模式、测试通道、被测管脚名称等信息。进而根据获取的测试模式选择相应的开关选择规则，然后根据选择的开光选择规则控制开关模块122中相应的开关导通，实现测试通道的导通。其在CPLD121进行测试指令的分析处理后控制相应的测试通道导通的同时，微控制器111在判断出测试指令为有效指令后，控制恒流源112启动，由恒流源112通过导通后的测试通道向被测管脚输入恒定的测试电流。

此时，被测管脚在测试电流的加载下，其预设的寄生二极管产生相应的电压压降信号。该电压压降信号由设置在主板110上的模数转换器113进行采集并转换后，再经微控制器111将转换后的电压压降信号通过接口转换器发送至上位机300中的集成电路测试系统140。

集成电路测试系统140接收到该测试结果(即电压压降信号)后，将接收到的测试结果存储至读写测试结果模块146中。同时，通过显示模块144由PC进行显示。具体可参见图10和图11，为最终的测试结果的显示界面。应当说明的是，在显示测试结果时，还同时显示存储模块142中相应的被测管脚的属性信息。由此，可非常直观的看出被测IC200中的各被测管脚的OS状态，即检测人员能够通过本发明的集成电路管家测试装置中的集成电路测试系统140的显示界面，非常直观的得到各个被测管脚之间的开短路关系，有利于进行失效分析。

也就是说，本发明的集成电路管脚测试装置100通过采用一片主板110、四片扩展板120，由主板110上的微控制器111支配四片扩展板120上的四片CPLD121以控制多个模拟开关，并配合主板110上的恒流源112即可实现多个管脚的OS测试，极大地简化了测试装置的硬件电路结构，减小了测试装置的体积，有利于现场测试，并且提高了测试效率。同时，还通过设置相配套的集成电路测试系统140，优化了测试装置的人机交互界面，使得人机交互界面更加简洁和直观，并且通过在集成电路测试系统140中增加用于存储被测IC200的管脚属性信息的存储模块142，使得测试结果能够直接指明问题管脚的属性、位置及功能，从而有利于被测IC200的失效分析和定位。并且，在实际的分析过程中，还可以根据显示界面中显示的被测管脚的具体属性。电气特性等，重新定制具体的测试范围，以进一步提高测试效率。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种集成电路管脚测试装置，其特征在于，包括主板和扩展板；

所述主板上设置有微控制器和恒流源；

所述扩展板上设置有复杂可编程逻辑器件和开关模块；

所述微控制器的第一输出端与所述复杂可编程逻辑器件的输入端电连接，用于将接收到的测试指令传送至所述复杂可编程逻辑器件；

所述复杂可编程逻辑器件的输出端与所述开关模块的第一输入端电连接；所述开关模块的第一输出端，适用于电连接被测集成电路中的被测管脚；

所述复杂可编程逻辑器件，用于接收所述测试指令后，根据所述测试指令控制所述开关模块中相应的开关导通；

所述微控制器的第二输出端与所述恒流源的输入端电连接；所述恒流源的输出端电连接所述开关模块的第二输入端；

所述微控制器，还用于在接收到所述测试指令后控制所述恒流源通过所述开关模块中导通的所述开关向所述被测管脚输入相应的测试电流，进行所述被测管脚的测试；

所述复杂可编程逻辑器件内部配置有依次电连接的SPI控制器、译码器、命令数据处理模块和端口控制器；

所述SPI控制器的输入端作为所述复杂可编程逻辑器件的输入端，与所述微控制器的第一输出端电连接，用于接收所述微控制器下发的所述测试指令；

所述译码器，用于对所述SPI控制器接收到的所述测试指令进行译码处理；

所述命令数据处理模块，用于对经译码处理后的所述测试指令进行解析，获取所述测试指令中的测试模式；

所述端口控制器的输出端作为所述复杂可编程逻辑器件的输出端，与所述开关模块的第一输入端电连接，用于根据所述测试指令中测试模式采用相应的开关选择规则，控制所述开关模块中相应的开关导通。

2.根据权利要求1所述的集成电路管脚测试装置，其特征在于，所述主板上还配置有模数转换器；

所述模数转换器电连接在所述开关模块的第二输出端与所述微控制器之间，用于采集并转换所述被测管脚在所述测试电流的驱动下的测试结果信号。

3.根据权利要求2所述的集成电路管脚测试装置，其特征在于，所述恒流源内部集成有用于采集所述模数转换器的工作电压的电压跟随器。

4.根据权利要求1所述的集成电路管脚测试装置，其特征在于，所述主板上还设置有电源转换电路；

所述电源转换电路的输入端，适用于电连接供电电源；

所述电源转换电路具有多个输出端；且

所述电源转换电路的多个输出端分别与所述微控制器的电压输入端、所述恒流源的电压输入端和所述开关模块的电压输入端一一对应电连接，用于分别向所述微控制器、所述恒流源和所述开关模块中的开关提供相应的驱动电压。

5.根据权利要求1所述的集成电路管脚测试装置，其特征在于，所述开关模块包括多个开关；且所述开关均为模拟开关。

6.根据权利要求1所述的集成电路管脚测试装置，其特征在于，所述扩展板的个数为四个；每个所述扩展板上均配置一片所述复杂可编程逻辑器件；

所述微控制器的第一输出端与每片所述复杂可编程逻辑器件的输入端均电连接。

7.根据权利要求1至6任一项所述的集成电路管脚测试装置，其特征在于，还包括集成电路测试系统；所述集成电路测试系统包括控制模块、存储模块、连接通道模块和显示模块；

所述控制模块分别与所述存储模块和所述显示模块通信连接；且

所述控制模块还通过所述连接通道模块与所述微控制器通信连接；

所述控制模块，用于接收所述测试指令，并根据所述测试指令由存储模块预先存储的管脚属性信息中读取相应的被测管脚属性信息，将所述测试指令和所述被测管脚属性信息通过所述连接通道模块下发至所述微控制器；

所述控制模块，还用于通过所述连接通道模块接收所述微控制器返回的所述测试结果，并将所述测试结果传送至所述显示模块进行显示。

8.根据权利要求7所述的集成电路管脚测试装置，其特征在于，所述集成电路测试系统还包括数据打包模块；

所述微控制器内部配置有指令解析模块和指令传送模块；

所述数据打包模块与所述控制模块通信连接，用于对所述控制模块即将下发的所述测试指令进行打包；

所述指令解析模块与所述控制模块通信连接，用于接收所述控制模块下发的所述测试指令，并对所述测试指令进行解析判断所述测试指令是否为有效指令；

所述指令传送模块通信连接在所述指令解析模块与所述复杂可编程逻辑器件模块之间，用于当所述指令解析模块判断出所述测试指令为有效指令时，将所述测试指令传送至所述复杂可编程逻辑器件；

所述指令传送模块，还用于当所述指令解析模块判断出所述测试指令为无效指令时，丢弃所述测试指令，并返回所述指令解析模块。

9.根据权利要求7所述的集成电路管脚测试装置，其特征在于，所述集成电路测试系统还包括读写测试结果模块；

所述读写测试结果模块与所述控制模块通信连接，用于存储所述控制模块接收到的所述测试结果。