CN105491821A - 一种pcb的制作方法 - Google Patents

一种pcb的制作方法 Download PDF

Info

Publication number
CN105491821A
CN105491821A CN201511030566.XA CN201511030566A CN105491821A CN 105491821 A CN105491821 A CN 105491821A CN 201511030566 A CN201511030566 A CN 201511030566A CN 105491821 A CN105491821 A CN 105491821A
Authority
CN
China
Prior art keywords
perforate
daughter board
core material
pcb
resigning hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511030566.XA
Other languages
English (en)
Other versions
CN105491821B (zh
Inventor
傅宝林
纪成光
李民善
袁继旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Shengyi Electronics Co Ltd
Original Assignee
Dongguan Shengyi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Shengyi Electronics Co Ltd filed Critical Dongguan Shengyi Electronics Co Ltd
Priority to CN201511030566.XA priority Critical patent/CN105491821B/zh
Publication of CN105491821A publication Critical patent/CN105491821A/zh
Application granted granted Critical
Publication of CN105491821B publication Critical patent/CN105491821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种PCB的制作方法，包括以下步骤：S10、在子板上开设让位孔；S20、提供非开孔芯板，在与所述子板相邻的非开孔芯板靠近所述子板的端面上制作阻胶凸起；S30、提供半固化片，将非开孔芯板、半固化片和子板压合，使所述阻胶凸起覆盖在所述让位孔的端部，形成具备封闭空腔的压合板。本方案通过在与子板相邻的非开孔芯板上设置阻胶凸起，覆盖让位孔的两端开口，有效控制封闭空腔的内部流胶和保证内壁形状完好，同时扩大高频高速材料在具有封闭空腔的PCB中的运用，提升信号传输质量和速度。

Description

一种PCB的制作方法
技术领域
本发明涉及PCB生产技术领域，尤其涉及一种PCB的制作方法。
背景技术
电子产品是现代生活和工作不可缺少的工具，人们对于电子产品的性能要求越来越高，而信号传输速度的加快、过程损耗的降低是目前电子产品的主要需求。目前，提高信号传播速度及降低损耗的方法主要有降低材料介电常数、改善叠层、线路设计等途径。为满足电子产品对于信号质量的高要求，在PCB内部埋入封闭空腔的高端设计既可以提高线路板的信号传输速度，又可以进一步降低信号的损耗。
在PCB内部埋入封闭空腔存在一定难度，当前为了控制封闭空腔内部流胶及空腔形状，大多数设计采用不流动或流动度低的半固化P片进行压合，但该类型的半固化P片不属于高频高速材料，对信号有一定的损耗，同时上述设计制约了高频高速及常规P片材料在PCB中的使用。因此，优化埋空腔PCB的制作方法，有效控制空腔内部流胶、空腔外形，扩大高频高速材料在埋空腔PCB的运用是目前提升信号传输质量的主要方式。
发明内容
本发明的一个目的在于：提供一种PCB的制作方法，有效控制封闭空腔的内部流胶和内壁形状，提升信号传输质量、降低损耗，同时提高信号传输速度。
本发明的另一个目的在于：提供一种PCB的制作方法，扩大高频高速材料在具有封闭空腔的PCB中的运用，提升信号传输质量和速度。
本发明的又一个目的在于：提供一种PCB的制作方法，实现具有单个或多个封闭空腔的PCB的制作，实现具有一层或多层封闭空腔的PCB的制作。
为达此目的，本发明采用以下技术方案：
一种PCB的制作方法，包括以下步骤：
S10、在子板上开设让位孔；
S20、提供非开孔芯板，在与所述子板相邻的非开孔芯板靠近所述子板的端面上制作阻胶凸起；
S30、提供半固化片，将非开孔芯板、半固化片和子板压合，使所述阻胶凸起覆盖在所述让位孔的端部，形成具备封闭空腔的压合板。
优选的，所述非开孔芯板包括外层芯板和非开孔内层芯板；或者，所述非开孔芯板是外层芯板。
优选的，在步骤S10中，让位孔的尺寸公差控制在±3mil，使让位孔内壁无固化树脂颗粒。
优选的，在步骤S30之后，还包括以下步骤：
S40、对压合板进行钻孔，并进行钻孔后处理；
S50、对压合板进行化学沉铜和电镀处理，实现孔金属化；
S60、在压合板上制作外层图形和进行阻焊处理；
S70、对压合板进行表面处理，形成PCB成品。
优选的，在步骤S40中，进行钻孔后处理具体包括等离子处理和去钻污处理。
通过在与子板相邻的非开孔芯板上设置阻胶凸起，覆盖让位孔的两端开口，有效控制封闭空腔的内部流胶和保证内壁形状完好，同时扩大高频高速材料在具有封闭空腔的PCB中的运用，提升信号传输质量和速度。
作为一种优选的技术方案，所述子板包括一层需开孔内层芯板，步骤S10具体是：
在需开孔内层芯板上开设让位孔。
作为一种优选的技术方案，所述子板包括至少两层需开孔内层芯板，步骤S10具体是：
提供需开孔内层芯板和半固化片，将所述需开孔内层芯板和半固化片压合形成子板，在所述子板上开设让位孔。
优选的，在步骤S10之前，还包括以下步骤：
S05、在内层芯板上制作内层图形。
优选的，所述内层芯板包括需开孔内层芯板和非开孔内层芯板。
作为一种优选的技术方案，在步骤S20中，制作阻胶凸起具体是在非开孔芯板上粘贴覆盖膜或者粘贴纯胶。
作为一种优选的技术方案，所述阻胶凸起的高度等于步骤S30中的半固化片压合后的厚度。
作为一种优选的技术方案，所述阻胶凸起的面积大于所述让位孔的开口面积。
作为一种优选的技术方案，所述阻胶凸起单边比所述让位孔大8mil以下。
优选的，所述阻胶凸起单边比所述让位孔大1mil或2mil或3mil或4mil或5mil或6mil或7mil或8mil。
作为一种优选的技术方案，在步骤S20之后，还包括以下步骤：
S25、对具有阻胶凸起的非开孔芯板进行烘烤处理，使阻胶凸起固化在非开孔芯板上。
作为一种优选的技术方案，在步骤S25中，烘烤处理的温度在100℃以上170℃以下。
优选的，烘烤处理的温度是100℃或110℃或120℃或130℃或140℃或150℃或160℃或170℃。
作为一种优选的技术方案，在步骤S25中，烘烤处理的时间在20min以上40min以下。
优选的，烘烤处理的时间是20min或25min或30min或35min或40min。
本发明的有益效果为：提供一种PCB的制作方法，通过在与子板相邻的非开孔芯板上设置阻胶凸起，覆盖让位孔的两端开口，有效控制封闭空腔的内部流胶和保证内壁形状完好，同时扩大高频高速材料在具有封闭空腔的PCB中的运用，提升信号传输质量和速度。另外，本方案可实现具有单个或多个封闭空腔的PCB的制作，也可实现具有一层或多层封闭空腔的PCB的制作。
附图说明
下面根据附图和实施例对本发明作进一步详细说明。
图1为实施例所述的PCB的制作方法的流程框图；
图2为实施例一所述的PCB的制作过程示意图；
图3为实施例二所述的PCB的制作过程示意图；
图4为实施例三所述的PCB的制作过程示意图；
图5为实施例四所述的PCB的制作过程示意图。
图1至图5中：
1、外层芯板；2、子板；21、需开孔内层芯板；22、让位孔；3、非开孔内层芯板；4、阻胶凸起；5、半固化片。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
实施例一：
如图1和图2所示，一种PCB的制作方法，包括以下步骤：
S10、在子板2上开设让位孔22；
S20、提供非开孔芯板，在与所述子板2相邻的非开孔芯板靠近所述子板2的端面上制作阻胶凸起4；
S25、对具有阻胶凸起4的非开孔芯板进行烘烤处理，使阻胶凸起4固化在非开孔芯板上；
S30、提供半固化片5，将非开孔芯板、半固化片5和子板2压合，使所述阻胶凸起4覆盖在所述让位孔22的端部，形成具备封闭空腔的压合板；
S40、对压合板进行钻孔，并进行钻孔后处理；
S50、对压合板进行化学沉铜和电镀处理，实现孔金属化；
S60、在压合板上制作外层图形和进行阻焊处理；
S70、对压合板进行表面处理，形成PCB成品。
通过在与子板2相邻的非开孔芯板上设置阻胶凸起4，覆盖让位孔22的两端开口，能够有效控制封闭空腔的内部流胶和保证内壁形状完好，同时扩大高频高速材料在具有封闭空腔的PCB中的运用，提升信号传输质量和速度。
于本实施例中，封闭空腔是单层空腔。其中，单层空腔是指封闭空腔仅由某一层次的内层芯板开设让位孔22制成；相对的，多层空腔是指封闭空腔由两个以上不同层次的内层芯板开设让位孔22叠合制成。具体地，于本实施例中，封闭空腔由一层内层芯板开设让位孔22制成。
于本实施例中，PCB上需制作一个封闭空腔，所述封闭空腔贯穿一层内层芯板，所述非开孔芯板仅仅包括外层芯板1，所述内层芯板仅包括一层，且是需开孔内层芯板21，即所述让位孔22贯穿全部所述内层芯板。
于本实施例中，所述子板2包括一层需开孔内层芯板21，即一层需开孔内层芯板21单独构成所述子板2，步骤S10具体是：
在需开孔内层芯板21上开设让位孔22。
其中，让位孔22的尺寸公差控制在±3mil，保证让位孔22内壁无固化树脂颗粒。
于本实施例中，在步骤S10之前，还包括以下步骤：
S05、在内层芯板上制作内层图形。
在步骤S20中，制作阻胶凸起4具体是在非开孔芯板上粘贴覆盖膜或者粘贴纯胶。于本实施例中，制作阻胶凸起4具体是在非开孔芯板上粘贴覆盖膜。
其中，所述阻胶凸起4的高度等于步骤S30中的半固化片5压合后的厚度。所述阻胶凸起4的面积大于所述让位孔22的开口面积，具体地，于本实施例中，所述阻胶凸起4单边比所述让位孔22大8mil。
于本实施例中，在步骤S25中，烘烤处理的温度是140℃，烘烤处理的时间是30min。
于本实施例中，在步骤S40中，进行钻孔后处理具体包括等离子处理和去钻污处理。
实施例二：
如图1和图3所示，一种PCB的制作方法，包括以下步骤：
S10、在子板2上开设让位孔22；
S20、提供非开孔芯板，在与所述子板2相邻的非开孔芯板靠近所述子板2的端面上制作阻胶凸起4；
S25、对具有阻胶凸起4的非开孔芯板进行烘烤处理，使阻胶凸起4固化在非开孔芯板上；
S30、提供半固化片5，将非开孔芯板、半固化片5和子板2压合，使所述阻胶凸起4覆盖在所述让位孔22的端部，形成具备封闭空腔的压合板；
S40、对压合板进行钻孔，并进行钻孔后处理；
S50、对压合板进行化学沉铜和电镀处理，实现孔金属化；
S60、在压合板上制作外层图形和进行阻焊处理；
S70、对压合板进行表面处理，形成PCB成品。
通过在与子板2相邻的非开孔芯板上设置阻胶凸起4，覆盖让位孔22的两端开口，能够有效控制封闭空腔的内部流胶和保证内壁形状完好，同时扩大高频高速材料在具有封闭空腔的PCB中的运用，提升信号传输质量和速度。
于本实施例中，封闭空腔是多层空腔。其中，单层空腔是指封闭空腔仅由某一层次的内层芯板开设让位孔22制成；相对的，多层空腔是指封闭空腔由两个以上不同层次的内层芯板开设让位孔22叠合制成。具体地，于本实施例中，封闭空腔由两层内层芯板开设让位孔22制成。
于本实施例中，PCB上需制作一个封闭空腔，所述封闭空腔贯穿两层内层芯板，所述非开孔芯板仅仅包括外层芯板1，所述内层芯板包括两层，且全部是需开孔内层芯板21，即所述让位孔22贯穿全部所述内层芯板。
于本实施例中，所述子板2包括两层需开孔内层芯板21，步骤S10具体是：
提供需开孔内层芯板21和半固化片5，将所述需开孔内层芯板21和半固化片5压合形成子板2，在所述子板2上开设让位孔22。
其中，让位孔22的尺寸公差控制在±3mil，保证让位孔22内壁无固化树脂颗粒。
于本实施例中，在步骤S10之前，还包括以下步骤：
S05、在内层芯板上制作内层图形。
在步骤S20中，制作阻胶凸起4具体是在非开孔芯板上粘贴覆盖膜或者粘贴纯胶。于本实施例中，制作阻胶凸起4具体是在非开孔芯板上粘贴纯胶。
其中，所述阻胶凸起4的高度等于步骤S30中的半固化片5压合后的厚度。所述阻胶凸起4的面积大于所述让位孔22的开口面积，具体地，于本实施例中，所述阻胶凸起4单边比所述让位孔22大6mil。
于本实施例中，在步骤S25中，烘烤处理的温度是100℃，烘烤处理的时间是40min。
于本实施例中，在步骤S40中，进行钻孔后处理具体包括等离子处理和去钻污处理。
实施例三：
如图1和图4所示，一种PCB的制作方法，包括以下步骤：
S10、在子板2上开设让位孔22；
S20、提供非开孔芯板，在与所述子板2相邻的非开孔芯板靠近所述子板2的端面上制作阻胶凸起4；
S25、对具有阻胶凸起4的非开孔芯板进行烘烤处理，使阻胶凸起4固化在非开孔芯板上；
S30、提供半固化片5，将非开孔芯板、半固化片5和子板2压合，使所述阻胶凸起4覆盖在所述让位孔22的端部，形成具备封闭空腔的压合板；
S40、对压合板进行钻孔，并进行钻孔后处理；
S50、对压合板进行化学沉铜和电镀处理，实现孔金属化；
S60、在压合板上制作外层图形和进行阻焊处理；
S70、对压合板进行表面处理，形成PCB成品。
通过在与子板2相邻的非开孔芯板上设置阻胶凸起4，覆盖让位孔22的两端开口，能够有效控制封闭空腔的内部流胶和保证内壁形状完好，同时扩大高频高速材料在具有封闭空腔的PCB中的运用，提升信号传输质量和速度。
于本实施例中，封闭空腔是单层空腔。其中，单层空腔是指封闭空腔仅由某一层次的内层芯板开设让位孔22制成；相对的，多层空腔是指封闭空腔由两个以上不同层次的内层芯板开设让位孔22叠合制成。具体地，于本实施例中，封闭空腔由一层内层芯板开设让位孔22制成。
于本实施例中，PCB上需制作一个封闭空腔，所述封闭空腔贯穿一层内层芯板，所述非开孔芯板包括外层芯板1和非开孔内层芯板3，所述内层芯板包括一层需开孔内层芯板21和两层非开孔内层芯板3。
于本实施例中，所述子板2包括一层需开孔内层芯板21，即一层需开孔内层芯板21单独构成所述子板2，步骤S10具体是：
在需开孔内层芯板21上开设让位孔22。
其中，让位孔22的尺寸公差控制在±3mil，保证让位孔22内壁无固化树脂颗粒。
于本实施例中，在步骤S10之前，还包括以下步骤：
S05、在内层芯板上制作内层图形。
在步骤S20中，制作阻胶凸起4具体是在非开孔芯板上粘贴覆盖膜或者粘贴纯胶。于本实施例中，制作阻胶凸起4具体是在非开孔芯板上粘贴覆盖膜。
其中，所述阻胶凸起4的高度等于步骤S30中的半固化片5压合后的厚度。所述阻胶凸起4的面积大于所述让位孔22的开口面积，具体地，于本实施例中，所述阻胶凸起4单边比所述让位孔22大4mil。
于本实施例中，在步骤S25中，烘烤处理的温度是170℃，烘烤处理的时间是20min。
于本实施例中，在步骤S40中，进行钻孔后处理具体包括等离子处理和去钻污处理。
实施例四
如图1和图5所示，一种PCB的制作方法，包括以下步骤：
S10、在子板2上开设让位孔22；
S20、提供非开孔芯板，在与所述子板2相邻的非开孔芯板靠近所述子板2的端面上制作阻胶凸起4；
S25、对具有阻胶凸起4的非开孔芯板进行烘烤处理，使阻胶凸起4固化在非开孔芯板上；
S30、提供半固化片5，将非开孔芯板、半固化片5和子板2压合，使所述阻胶凸起4覆盖在所述让位孔22的端部，形成具备封闭空腔的压合板；
S40、对压合板进行钻孔，并进行钻孔后处理；
S50、对压合板进行化学沉铜和电镀处理，实现孔金属化；
S60、在压合板上制作外层图形和进行阻焊处理；
S70、对压合板进行表面处理，形成PCB成品。
通过在与子板2相邻的非开孔芯板上设置阻胶凸起4，覆盖让位孔22的两端开口，能够有效控制封闭空腔的内部流胶和保证内壁形状完好，同时扩大高频高速材料在具有封闭空腔的PCB中的运用，提升信号传输质量和速度。
于本实施例中，封闭空腔是多层空腔。其中，单层空腔是指封闭空腔仅由某一层次的内层芯板开设让位孔22制成；相对的，多层空腔是指封闭空腔由两个以上不同层次的内层芯板开设让位孔22叠合制成。具体地，于本实施例中，封闭空腔由两层内层芯板开设让位孔22制成。
于本实施例中，PCB上需制作两个封闭空腔，所述封闭空腔贯穿两层内层芯板，所述非开孔芯板仅仅包括外层芯板1，所述内层芯板包括两层，且全部是需开孔内层芯板21，即所述让位孔22贯穿全部所述内层芯板。
于本实施例中，所述子板2包括两层需开孔内层芯板21，步骤S10具体是：
提供需开孔内层芯板21和半固化片5，将所述需开孔内层芯板21和半固化片5压合形成子板2，在所述子板2上开设让位孔22。
其中，让位孔22的尺寸公差控制在±3mil，保证让位孔22内壁无固化树脂颗粒。
于本实施例中，在步骤S10之前，还包括以下步骤：
S05、在内层芯板上制作内层图形。
在步骤S20中，制作阻胶凸起4具体是在非开孔芯板上粘贴覆盖膜或者粘贴纯胶。于本实施例中，制作阻胶凸起4具体是在非开孔芯板上粘贴纯胶。
其中，所述阻胶凸起4的高度等于步骤S30中的半固化片5压合后的厚度。所述阻胶凸起4的面积大于所述让位孔22的开口面积，具体地，于本实施例中，所述阻胶凸起4单边比所述让位孔22大2mil。
于本实施例中，在步骤S25中，烘烤处理的温度是170℃，烘烤处理的时间是30min。
于本实施例中，在步骤S40中，进行钻孔后处理具体包括等离子处理和去钻污处理。
需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理，在本发明所公开的技术范围内，任何熟悉本技术领域的技术人员所容易想到的变化或替换，都应涵盖在本发明的保护范围内。

Claims (10)

1.一种PCB的制作方法，其特征在于，包括以下步骤：
S10、在子板上开设让位孔；
S20、提供非开孔芯板，在与所述子板相邻的非开孔芯板靠近所述子板的端面上制作阻胶凸起；
S30、提供半固化片，将非开孔芯板、半固化片和子板压合，使所述阻胶凸起覆盖在所述让位孔的端部，形成具备封闭空腔的压合板。
2.根据权利要求1所述的一种PCB的制作方法，其特征在于，所述子板包括一层需开孔内层芯板，步骤S10具体是：
在需开孔内层芯板上开设让位孔。
3.根据权利要求1所述的一种PCB的制作方法，其特征在于，所述子板包括至少两层需开孔内层芯板，步骤S10具体是：
提供需开孔内层芯板和半固化片，将所述需开孔内层芯板和半固化片压合形成子板，在所述子板上开设让位孔。
4.根据权利要求1所述的一种PCB的制作方法，其特征在于，在步骤S20中，制作阻胶凸起具体是在非开孔芯板上粘贴覆盖膜或者粘贴纯胶。
5.根据权利要求1所述的一种PCB的制作方法，其特征在于，所述阻胶凸起的高度等于步骤S30中的半固化片压合后的厚度。
6.根据权利要求1所述的一种PCB的制作方法，其特征在于，所述阻胶凸起的面积大于所述让位孔的开口面积。
7.根据权利要求6所述的一种PCB的制作方法，其特征在于，所述阻胶凸起单边比所述让位孔大8mil以下。
8.根据权利要求1所述的一种PCB的制作方法，其特征在于，在步骤S20之后，还包括以下步骤：
S25、对具有阻胶凸起的非开孔芯板进行烘烤处理，使阻胶凸起固化在非开孔芯板上。
9.根据权利要求8所述的一种PCB的制作方法，其特征在于，在步骤S25中，烘烤处理的温度在100℃以上170℃以下。
10.根据权利要求8所述的一种PCB的制作方法，其特征在于，在步骤S25中，烘烤处理的时间在20min以上40min以下。
CN201511030566.XA 2015-12-30 2015-12-30 一种pcb的制作方法 Active CN105491821B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511030566.XA CN105491821B (zh) 2015-12-30 2015-12-30 一种pcb的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511030566.XA CN105491821B (zh) 2015-12-30 2015-12-30 一种pcb的制作方法

Publications (2)

Publication Number Publication Date
CN105491821A true CN105491821A (zh) 2016-04-13
CN105491821B CN105491821B (zh) 2019-03-05

Family

ID=55678421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511030566.XA Active CN105491821B (zh) 2015-12-30 2015-12-30 一种pcb的制作方法

Country Status (1)

Country Link
CN (1) CN105491821B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109413893A (zh) * 2018-10-30 2019-03-01 珠海杰赛科技有限公司 一种盲槽印制电路板的层压阻胶方法及印制电路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201674724U (zh) * 2010-03-08 2010-12-15 深南电路有限公司 一种高频电路板
US20130199829A1 (en) * 2010-04-22 2013-08-08 Schweizer Electronic Ag Printed circuit board with cavity
CN103369821A (zh) * 2013-07-25 2013-10-23 东莞生益电子有限公司 具备高密度互连设计和散热结构的pcb板及其制作方法
CN104168711A (zh) * 2014-08-29 2014-11-26 广州美维电子有限公司 空腔电路板的压合结构及空腔电路板的压合方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201674724U (zh) * 2010-03-08 2010-12-15 深南电路有限公司 一种高频电路板
US20130199829A1 (en) * 2010-04-22 2013-08-08 Schweizer Electronic Ag Printed circuit board with cavity
CN103369821A (zh) * 2013-07-25 2013-10-23 东莞生益电子有限公司 具备高密度互连设计和散热结构的pcb板及其制作方法
CN104168711A (zh) * 2014-08-29 2014-11-26 广州美维电子有限公司 空腔电路板的压合结构及空腔电路板的压合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109413893A (zh) * 2018-10-30 2019-03-01 珠海杰赛科技有限公司 一种盲槽印制电路板的层压阻胶方法及印制电路板

Also Published As

Publication number Publication date
CN105491821B (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
CN104244616B (zh) 一种无芯板薄型基板的制作方法
JP4713131B2 (ja) プリント配線板及びそのプリント配線板の製造方法
JP2012094662A (ja) 多層配線基板の製造方法
WO2012065376A1 (zh) 印刷电路板基板及其制作方法
US10292279B2 (en) Disconnect cavity by plating resist process and structure
CN100391320C (zh) 一种多层印刷线路板的生产方法
TW201637522A (zh) 具有輪廓化導電層的印刷電路板及其製造方法
JP2005236205A (ja) 多層プリント配線板の製造方法及び多層プリント配線板
CN105491821A (zh) 一种pcb的制作方法
JP2006339350A (ja) プリント配線板とその製造方法
JP2006245122A (ja) 配線部材および配線部材の製造方法
CN105578759A (zh) 一种pcb的制作方法
CN105530770A (zh) 一种pcb的制作方法
CN111132475B (zh) 一种埋孔制作方法
CN209861268U (zh) 同时具有贯孔及盲孔的多层电路板结构
JP2006294956A (ja) 多層プリント配線板とその製造方法
JP4856567B2 (ja) プリント配線板及び電子部品実装基板
JP4606018B2 (ja) プリント配線板の製造方法
CN104902694A (zh) 内层厚铜电路板的加工方法和内层厚铜电路板
CN104981108A (zh) 悬空结构金手指的加工方法和电路板
CN109327968A (zh) 一种改善密集散热孔区域分层的加工方法
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
JP6303364B2 (ja) コア基板の貫通孔形成方法
CN104519658B (zh) 一种电路板跳层盲孔的制作方法及电路板
JPH07221460A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 523127 Dongcheng District City, Guangdong province (with sand) science and Technology Industrial Park Road, No. 33 vibration with the number of

Applicant after: Shengyi electronic Limited by Share Ltd

Address before: 523127 Dongcheng District City, Guangdong province (with sand) science and Technology Industrial Park Road, No. 33 vibration with the number of

Applicant before: Dongguan Shengyi Electronics Ltd.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant