CN105489612B - 基于soi基底的低漏电低电容tvs阵列及其制备方法 - Google Patents
基于soi基底的低漏电低电容tvs阵列及其制备方法 Download PDFInfo
- Publication number
- CN105489612B CN105489612B CN201510886621.9A CN201510886621A CN105489612B CN 105489612 B CN105489612 B CN 105489612B CN 201510886621 A CN201510886621 A CN 201510886621A CN 105489612 B CN105489612 B CN 105489612B
- Authority
- CN
- China
- Prior art keywords
- region
- tvs
- low
- soi substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 109
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 29
- 238000001259 photo etching Methods 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- -1 boron ions Chemical class 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 239000011230 binding agent Substances 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- 230000035484 reaction time Effects 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000003344 environmental pollutant Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 231100000719 pollutant Toxicity 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种基于SOI基底的低漏电低电容TVS阵列及其制备方法，基于SOI基底的低漏电低电容TVS阵列包括：n型的SOI基底、p+区、n+区、p区、氮化硅隔离、电极，所述的n型SOI基底由Si衬底、SiO2层和n型Si三层结构构成，在P型和/或N型Si衬底上通过扩散或离子注入形成高掺杂PN结，形成PN结区域和中央的TVS区域。本发明所述基于SOI基底的低漏电低电容TVS阵列和现有技术中的TVS器件相比有效的降低了器件的寄生电容和漏电流，降低了器件的功耗，进一步提高了器件的性能。
Description
技术领域
本发明涉及一种半导体器件，尤其是一种SOI衬底的低漏电低电容TVS器件及其制备方法。
背景技术
绝缘物上硅（Silicon on Insulator，SOI）材料具有区别于体硅的独特材料结构，因而克服了体硅材料的许多不足，如消除闩锁效应、减小寄生电容、减小漏电流、削弱短沟道效应等。所以，SOI作为衬底材料制备的半导体器件可以广泛的应用于高速、低功耗、高温以及对可靠性要求极高的航空航天领域。目前主流的SOI材料制备技术主要有：注氧隔离技术（SIMOX）、键合及背面腐蚀（BESOI）技术、智能剥离（Smart-Cut）技术、Nano Cleave技术以及多孔硅外延层转移（ELTRAN）技术。目前，探索SOI新结构材料以及新型器件已成为研究领域新的热点。
申请号：200810085214.8提供一种SOI衬底,该SOI衬底具备有当使用玻璃衬底等耐热温度低的衬底时也可以实用的耐性的SOI层。另外，还提供使用这种SOI衬底的半导体装置。当对具有绝缘表面的衬底或绝缘衬底键合单晶半导体层时，对于形成键合的面的一方或双方使用以有机硅烷为原材料来淀积的氧化硅膜。根据该结构，可以使用玻璃衬底等耐热温度为700℃以下的衬底，来获得坚固地键合的SOI层。亦即，可以在一边超过一米的大面积衬底上形成单晶半导体层。
申请号：200880012749.0发明的一个目的是提供即使使用像玻璃衬底或塑料衬底那样的柔性衬底，也可以高产率地制造可以用在实际应用中的含有SOI层的SOI衬底的方法。并且，另一个目的是提供使用这样的SOI衬底高产率地制造薄半导体器件的方法。当将单晶半导体衬底与含有绝缘表面的柔性衬底结合和分离单晶半导体衬底以制造SOI衬底时，激活结合表面之一或两者,然后将含有绝缘表面的柔性衬底和单晶半导体衬底相互附接在一起。
申请号：201380005678.2涉及制造复合半导体结构的方法，包括：提供包括多个硅基器件的SOI衬底；提供包括多个光子器件的化合物半导体衬底；以及切割化合物半导体衬底以提供多个光子管芯。每个管芯包括上述多个光子器件中的一个或更多个光子器件。方法还包括：提供具有基层和包括多个CMOS器件的器件层的组装衬底；将多个光子管芯安装在组装衬底的预定部上；以及将SOI衬底与组装衬底对齐。方法还包括将SOI衬底与组装衬底结合以形成复合衬底结构以及将组装衬底的至少基层从复合衬底结构去除。
瞬态电压抑制二极管（Transient Voltage Suppressor，TVS），是目前电子线路保护中普遍使用的一种有效的保护器件，其结构与普通二极管相似，但却能吸收20KeV以上的静电放电能量和几千瓦的雷击浪涌功率。在实际应用中，TVS器件通常与被保护电路反向并联使用，电路正常时处于关断状态呈现高阻抗，当有静电放电或浪涌冲击时，能以10-12s量级的反应速度从高阻抗状态转变为低阻抗吸收ESD(Electro-Static discharge)或浪涌功率，使电流经过TVS流到地，同时将被保护电路两端电压钳制在较低水平，从而保护电路正常工作。
传统的TVS制备工艺主要是在P型或N型体硅材料衬底上通过扩散或离子注入形成高掺杂PN结。采用这种传统方法，工艺简单，成本低廉，但寄生电容较大，一般在10pF以上，可以用在对数据传输和处理速率较慢的端口上，例如：键盘、电源、传真机等。但是随着4G时代到来，无线通信和互联网技术飞速发展，保护器件被广泛应用于高频无线天线和千兆以太网设备上，这些端口具有极高的数据传输速率和工作频率，因此要求TVS器件电容应小于1pF甚至更低，否则会严重影响传输数据的完整性，发生丢包现象。显然传统工艺制备的TVS器件已经不能满足当下高速应用的需求。如何采用新工艺开发出低电容的TVS器件已成为目前亟待解决的问题。
传统工艺制备的TVS另一个缺点是漏电流较大，通常TVS二极管工作在反向偏置状态下，当TVS两端反向电压低于PN结二极管材料的雪崩击穿电压时，往往会发生隧穿效应，引起隧道击穿，使得反向漏电流在μA级。当保护器件应用于手持设备、智能手机、智能可穿戴设备中，较大的漏电流会严重影响电子设备的待机时间，并且引发热效应，不仅影响TVS器件自身可靠性，同时会影响电子设备的正常使用。
由于以上原因，如何采用新工艺开发出低电容滴漏电流的TVS器件已成为本领域技术人员目前亟待解决的问题。
发明内容
本发明的目的在于，提供一种SOI衬底的低漏电低电容TVS器件，以减小TVS器件在工作状态下的漏电流和寄生电容。
本发明的再一目的是：提供所述SOI衬底的低漏电低电容TVS器件的制备方法。
为了解决上述问题，本发明一种基于SOI基底的低漏电低电容TVS阵列，以SOI基底为主体，包括：n型的SOI基底、p+区、n+区、p区、氮化硅隔离和电极，所述的n型SOI基底由Si衬底、SiO2层和N型和/或P型Si三层结构构成，在P型和/或N型Si衬底上通过扩散或离子注入形成高掺杂PN结，形成PN结区域和中央的TVS区域。本发明采用SOI衬底，TVS器件与衬底完全隔离，不仅有效降低了器件的寄生电容，同时抑制了衬底脉冲电流的干扰，有效的避免了数据传输错误，适用于高速数据端口的保护。
所述的n型SOI衬底采用注氧隔离技术制备，通过高能量、大剂量注氧在n型硅中形成氧化埋层，O+离子的剂量为5.0×1017~3.5×1018，能量为150~180KeV，注入后高温退火1~4小时，氧化层把硅片分为两部分，上面薄层用来制作器件，下面则是硅基底。
所述的p+区，硼离子的注入剂量为：3.0e14~5.0e16，能量为60keV~120keV。
所述的n+区，磷离子的注入剂量为：5.0e13~8.0e15，能量为60keV~120keV。
所述的p区，磷离子的注入剂量为5.0e12~5.0e14，能量为80keV~100keV，使得该p区与另一侧n区形成的PN结反偏电压为120~180V。
本发明提供一种基于SOI衬底的低漏电低电容TVS器件主要制作步骤如下：
步骤1：取一片n型的SOI衬底，对其进行清洗，以去除表面污染物，在n型SOI基底表面先生长一层氧化层；
步骤2：通过光刻和刻蚀，将表面有源区以外的n型硅全部去除，形成PN结区域和中央TVS区域；
步骤3：在样片表面涂覆一层光刻胶并进行光刻，在中央TVS的中部形成窗口，以光刻胶为掩蔽层进行离子注入，在该区域注入硼离子，形成中央TVS的p+区；
步骤4：去除光刻胶，并进行p+区退火；
步骤5：在样片表面重新涂覆一层光刻胶并进行光刻，在中央TVS的左右两边界处形成窗口，以光刻胶为掩蔽层进行离子注入，在该区域注入磷离子，形成中央TVS的n+区；
步骤6：去除光刻胶，并进行n+区退火；
步骤7：在样片表面重新涂覆一层光刻胶并进行光刻，在pn结区域的一侧形成窗口，以光刻胶为掩蔽层进行离子注入，在该注入区注入磷离子，形成p区，使得该区与另一侧的n区形成横向的pn结；
步骤8：去除光刻胶，并进行p区退火；
步骤9：在样片上淀积一层氮化硅，填充中央TVS区域和pn结区域之间的空隙并形成隔离，并且覆盖样片表面；
步骤10：对样片表面进行光刻形成接触孔；
步骤11：在样片表面蒸发Al并退火并刻蚀形成电极；
至此，一种SOI衬底的低漏电低电容TVS器件制作完成。
在上述方案基础上，所述的制备方法步骤2中的光刻和刻蚀的具体步骤为：
a）在氧化层表面旋涂一层正光刻胶，采用光刻板对n型SOI衬底进行光刻，形成中央TVS区域和pn结区域图形；
b）对光刻后的n型SOI衬底进行ICP干法刻蚀，直至将表面n型硅材料全部腐蚀，反应气体与SOI的氧化层接触。
在上述方案基础上，步骤9中淀积氮化硅时采用等离子增强化学气相淀积（PECVD）方法淀积3~4μm厚的氮化硅，其采用的工艺参数为：
腔体气压：1.0atm；
射频功率：20~40W；
SiH4流量：80~120cm3/min；
NH3流量：2~6cm3/min；
N2流量：500~1000cm3/min；
反应时间：10~20min；
反应温度：300~500℃。
在上述方案基础上，步骤11中淀积Al形成金属电极所采用的方法为电子束蒸发，厚度为2~5μm其工艺参数为：
腔体气压：1.0×10-7Pa~2.0×10-6Pa；淀积速率为：30~40 。
与现有技术相比，本发明提出的一种SOI衬底的低漏电低电容TVS器件制备方法具有以下优点：
1.本发明采用SOI衬底，TVS器件与衬底完全隔离，不仅有效降低了器件的寄生电容，同时抑制了衬底脉冲电流的干扰，有效的避免了数据传输错误，适用于高速数据端口的保护；
2. 本发明采用了新的器件结构，有效的降低了TVS器件反向应用时的漏电流，降低了器件的功耗。
3. 本发明制作方法简便，适应于工业化大规模生产。
附图说明
图1为现有技术制备的TVS器件的结构图。
图2为本发明采用SOI衬底的低漏电低电容TVS器件的结构图。
图3为本发明一种SOI衬底的低漏电低电容TVS器件制作方法的流程图。
具体实施方式
如图2为本发明采用SOI衬底的低漏电低电容TVS器件的结构图所示，一种基于SOI基底的低漏电低电容TVS阵列，以SOI基底为主体，包括：n型的SOI基底、p+区、n+区、p区、氮化硅隔离和电极，所述的n型SOI基底由Si衬底、SiO2层和N型和/或P型Si三层结构构成，在P型和/或N型Si衬底上通过扩散或离子注入形成高掺杂PN结，形成了PN结区域和中央的TVS区域。
为了实现本发明所述器件，结合图2和图3给出以下实施步骤，如图3所示，
步骤一：
取一片n型的SOI基底，对其进行清洗，以去除表面污染物，在n型SOI基底表面生长一层氧化层，其中，该SOI基底采用注氧隔离技术，氧化层将硅片分隔为两部分，上面薄层用来制作器件，下面则是硅基底。
所述的n型的SOI基底采用注氧隔离技术制备，通过高能量、大剂量注氧在n型硅中形成氧化埋层，O+离子的剂量为5.0×1017~3.5×1018，能量为150~180KeV，注入后高温退火1~4小时，氧化层把硅片分为两部分，上面薄层用来制作器件，下面则是硅基底。
本实施例中，通过在n型硅中注入O+离子形成氧化层，O+离子的剂量为3.5×1018，能量为180keV。
步骤二：
a）在氧化层表面旋涂一层正光刻胶，采用光刻板对n型SOI硅衬底进行光刻，形成中央TVS区域和pn结区域图形；
b）对光刻后的n型SOI基底进行ICP干法刻蚀，直至将表面n型硅材料全部腐蚀，反应气体与SOI的氧化层接触为止，使其在SOI基底上形成分隔的PN结区域和中央TVS区域。
步骤三：
在样片表面涂覆一层光刻胶并进行光刻，在中央TVS区域的中部形成窗口，以光刻胶为掩蔽层，进行硼离子注入，硼离子的剂量为3.0e14，注入能量为60keV，形成中央TVS的P+区。
步骤四：
去除光刻胶并进行P+区退火。
步骤五：
在退火后的样片表面重新涂覆一层光刻胶并进行光刻，在中央TVS的左右两边界处形成窗口，以光刻胶为掩蔽层，进行磷离子注入，磷离子的剂量为：5.0e13,注入能量为60keV，形成中央TVS的n+区。
步骤六：
去除光刻胶，并进行n+区退火；
步骤七：
在退火后的样片表面重新涂覆一层光刻胶并进行光刻，在PN结区域一侧形成窗口，以光刻胶为掩蔽进行离子注入，在该注入区注入磷离子，形成p区，磷离子的剂量为5.0e12，能量为80keV，使得该p区与另一侧n区形成横向PN结。
步骤八：
去除光刻胶，并进行p区退火，使得步骤七中形成的PN结反向击穿电压为180V。
步骤九：
在样片上淀积一层氮化硅，采用等离子增强化学气相淀积（PECVD）方法淀积3μm厚的氮化硅，使氮化硅填充中央TVS区域和PN结区域之间的空隙并形成隔离，并且覆盖样片表面。
本实施例中，化学气相淀积（PECVD）法淀积氮化硅的工艺条件为：腔体气压为1.0atm,射频功率20W，SiH4、NH3和N2的流量分别为80 cm3/min、2 cm3/min和500 cm3/min，在300℃下反应20min。
步骤十：对样片表面进行光刻形成接触孔。
步骤十一：在样片表面采用电子束蒸发一层厚度为2μm的金属Al作为电极材料，电子束蒸发时，工艺参数为：反应腔体气压为1.0×10-7Pa，淀积速率为40 ，。然后对金属Al进行退火并光刻，形成电极。
至此一种基于SOI基底的低漏电低电容TVS阵列制备完成。
Claims (8)
1.一种基于SOI基底的低漏电低电容TVS阵列，以SOI基底为主体，其特征在于：包括：n型的SOI基底、p+区、n+区、p区、氮化硅隔离和电极，所述的n型SOI基底由Si衬底、SiO2层以及N型和/或P型Si衬底三层结构构成，在N型和/或P型Si衬底上通过扩散或离子注入形成高掺杂的PN结，形成PN结区域和中央的TVS区域；所述的p区，磷离子的注入剂量为5.0e12~5.0e14，能量为80keV~100keV，使得该p区与另一侧n区形成的PN结反偏电压为120~180V；其中，
在中央TVS的中部形成窗口，注入硼离子形成中央TVS的p+区；
在中央TVS的左右两边界处注入磷离子形成中央TVS的n+区；
在PN结区域的一侧注入磷离子，形成p区，使得该p区与另一侧的n区形成横向的PN结；
在样片上淀积一层氮化硅，填充中央TVS区域和PN结区域之间的空隙并形成隔离，并且覆盖样片表面；
在样片表面刻蚀形成电极。
2.根据权利要求1中所述的基于SOI基底的低漏电低电容TVS阵列，其特征在于，所述的n型的SOI基底采用注氧隔离技术制备，通过高能量、大剂量注氧在n型硅中形成氧化层，O+离子的剂量为5.0×1017~3.5×1018，能量为150~180KeV，注入后高温退火1~4小时，氧化层把硅片分为两部分，上面薄层用来制作器件，下面则是硅基底。
3.根据权利要求1中所述的基于SOI基底的低漏电低电容TVS阵列，其特征在于，所述的p+区，硼离子的注入剂量为：3.0e14~5.0e16，能量为60keV~120keV。
4.根据权利要求1中所述的基于SOI基底的低漏电低电容TVS阵列，其特征在于，所述的n+区，磷离子的注入剂量为：5.0e13~8.0e15，能量为60keV~120keV。
5.根据权利要求1至4之任一项所述的基于SOI基底的低漏电低电容TVS阵列制备 方法，包括如下步骤：
步骤1：选取一片n型的SOI基底作为样片，在n型SOI基底表面先生长一层氧化层；
步骤2：通过光刻和刻蚀，将表面有源区以外的n型硅全部去除，形成PN结区域和中央的TVS区域；
步骤3：在样片表面涂覆一层光刻胶并进行光刻，在中央TVS的中部形成窗口，以光刻胶为掩蔽层进行离子注入，在该区域注入硼离子，形成中央TVS的p+区；
步骤4：去除光刻胶，并进行p+区退火；
步骤5：在样片表面重新涂覆一层光刻胶并进行光刻，在中央TVS的左右两边界处形成窗口，以光刻胶为掩蔽层进行离子注入，在该区域注入磷离子，形成中央TVS的n+区；
步骤6：去除光刻胶，并进行n+区退火；
步骤7：在样片表面重新涂覆一层光刻胶并进行光刻，在PN结区域的一侧形成窗口，以光刻胶为掩蔽层进行离子注入，在该注入区注入磷离子，形成p区，使得该区与另一侧的n区形成横向的PN结；
步骤8：去除光刻胶，并进行p区退火；
步骤9：在样片上淀积一层氮化硅，填充中央TVS区域和PN结区域之间的空隙并形成隔离，并且覆盖样片表面；
步骤10：对样片表面进行光刻形成接触孔；
步骤11：在样片表面蒸发Al并退火并刻蚀形成电极，
至此，完成制作一种基于SOI基底的低漏电低电容TVS阵列。
6.根据权利要求5中所述的基于SOI基底的低漏电低电容TVS阵列制备方法，其特征在于，所述的步骤2中，光刻和刻蚀的具体步骤为：
a）在氧化层表面旋涂一层正光刻胶，采用光刻板对n型SOI基底进行光刻，形成中央TVS区域和PN结区域图形；
b）对光刻后的n型SOI基底进行ICP干法刻蚀，直至将表面n型硅材料全部腐蚀，反应气体与SOI的氧化层接触。
7.根据权利要求5中所述的一种基于SOI基底的低漏电低电容TVS阵列制备方法，其特征在于，所述的步骤9中淀积氮化硅时采用等离子增强化学气相淀积（PECVD）方法淀积3~4μm厚的氮化硅，其工艺参数为：
腔体气压：1.0atm；
射频功率：20~40W；
SiH4流量：80~120cm3/min；
NH3流量：2~6cm3/min；
N2流量：500~1000cm3/min；
反应时间：10~20min；
反应温度：300~500℃。
8.根据权利要求5中所述的一种基于SOI基底的低漏电低电容TVS阵列制备方法，其特征在于，所述的步骤11中，淀积Al形成金属电极所采用的方法为电子束蒸发，厚度为2~5μm，其工艺参数为：腔体气压：1.0×10-7Pa~2.0×10-6Pa；淀积速率为：30~40 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510886621.9A CN105489612B (zh) | 2015-12-07 | 2015-12-07 | 基于soi基底的低漏电低电容tvs阵列及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510886621.9A CN105489612B (zh) | 2015-12-07 | 2015-12-07 | 基于soi基底的低漏电低电容tvs阵列及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105489612A CN105489612A (zh) | 2016-04-13 |
| CN105489612B true CN105489612B (zh) | 2019-07-23 |
Family
ID=55676493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510886621.9A Active CN105489612B (zh) | 2015-12-07 | 2015-12-07 | 基于soi基底的低漏电低电容tvs阵列及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105489612B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107331711B (zh) * | 2017-07-26 | 2023-06-20 | 捷捷半导体有限公司 | 一种超低漏电水平的低压tvs器件及其制造方法 |
| CN108565259B (zh) * | 2018-04-08 | 2022-03-01 | 南京矽力微电子技术有限公司 | 半导体器件及其制造方法 |
| CN108565260B (zh) * | 2018-04-08 | 2020-10-27 | 南京矽力微电子技术有限公司 | 一种半导体器件 |
| CN111029399B (zh) * | 2020-01-03 | 2024-08-27 | 上海维安半导体有限公司 | 一种基于p-型soi衬底的tvs保护器件及其制造方法 |
| CN111640740A (zh) * | 2020-06-03 | 2020-09-08 | 捷捷微电(上海)科技有限公司 | 一种tvs器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101425519A (zh) * | 2007-11-01 | 2009-05-06 | 万国半导体股份有限公司 | 制造在绝缘物上硅层中的瞬时电压抑制器 |
| CN101506974A (zh) * | 2006-11-30 | 2009-08-12 | 万国半导体股份有限公司 | 利用沟槽隔离形成的无闭锁垂直瞬态电压抑制二极管阵列结构 |
| CN102437156A (zh) * | 2011-12-13 | 2012-05-02 | 杭州士兰集成电路有限公司 | 超低电容瞬态电压抑制器件及其制造方法 |
-
2015
- 2015-12-07 CN CN201510886621.9A patent/CN105489612B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101506974A (zh) * | 2006-11-30 | 2009-08-12 | 万国半导体股份有限公司 | 利用沟槽隔离形成的无闭锁垂直瞬态电压抑制二极管阵列结构 |
| CN101425519A (zh) * | 2007-11-01 | 2009-05-06 | 万国半导体股份有限公司 | 制造在绝缘物上硅层中的瞬时电压抑制器 |
| CN102437156A (zh) * | 2011-12-13 | 2012-05-02 | 杭州士兰集成电路有限公司 | 超低电容瞬态电压抑制器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105489612A (zh) | 2016-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105489612B (zh) | 基于soi基底的低漏电低电容tvs阵列及其制备方法 | |
| US9911730B2 (en) | Transient voltage suppressor and manufacture method thereof | |
| CN102576692B (zh) | 具有背侧体区连接的绝缘体上半导体 | |
| TWI499033B (zh) | 充電保護裝置 | |
| CN103384063B (zh) | 一种浪涌保护电路及其制造方法 | |
| CN102456628A (zh) | 制造应变源/漏极结构的方法 | |
| KR20070118659A (ko) | 비대칭 양방향 과도 전압 억제 장치 및 그 제조 방법 | |
| WO2014185599A1 (ko) | Ｅｓｄ-ｅｍｉ 공통모드 반도체 필터 소자 및 그 제조방법 | |
| TW201937693A (zh) | 鑽石半導體系統及其方法 | |
| CN103295898A (zh) | 一种利用超深沟槽结构制造瞬变电压抑制二极管的方法 | |
| CN107919355B (zh) | 超低残压低容瞬态电压抑制器及其制造方法 | |
| TW201532298A (zh) | 使用自對準植入體及覆蓋體之太陽能電池射極區之製備 | |
| TW201814912A (zh) | 具有降低電容可變性的半導體設備中的電容結構 | |
| CN110854223B (zh) | 一种漂移探测器的制备方法及漂移探测器 | |
| CN106298509B (zh) | 瞬态抑制二极管的制造方法和瞬态抑制二极管 | |
| CN103035520A (zh) | Igbt器件的制作方法 | |
| KR101006768B1 (ko) | 티브이에스 다이오드 어레이와 그 제조방법 | |
| CN113555415B (zh) | 双向tvs器件及其制备方法、电子设备 | |
| WO2012028110A1 (en) | Semiconductor device and method for fabricating semiconductor buried layer | |
| CN213692054U (zh) | 一种低电容保护器件 | |
| CN112054020B (zh) | 一种低电容静电防护芯片器件及其制备方法 | |
| JP2009135493A (ja) | 静電気放電保護素子及びその製造方法 | |
| CN106663657B (zh) | 静电保护器件和静电保护电路 | |
| CN210640253U (zh) | 一种基于soi衬底的tvs器件 | |
| CN108565259B (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Seven road 201202 Shanghai Pudong New Area Shiwan No. 1001 Patentee after: Shanghai Wei'an Semiconductor Co., Ltd Address before: Seven road 201202 Shanghai Pudong New Area Shiwan No. 1001 Patentee before: Shanghai Changyuan Wayon Microelectronics Co., Ltd. |