CN111640740A - 一种tvs器件及其制造方法 - Google Patents
一种tvs器件及其制造方法 Download PDFInfo
- Publication number
- CN111640740A CN111640740A CN202010496991.2A CN202010496991A CN111640740A CN 111640740 A CN111640740 A CN 111640740A CN 202010496991 A CN202010496991 A CN 202010496991A CN 111640740 A CN111640740 A CN 111640740A
- Authority
- CN
- China
- Prior art keywords
- tvs
- region
- low
- epitaxial layer
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000012212 insulator Substances 0.000 claims abstract description 10
- 238000002347 injection Methods 0.000 claims abstract description 8
- 239000007924 injection Substances 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims 1
- 230000001052 transient effect Effects 0.000 abstract description 11
- 230000002457 bidirectional effect Effects 0.000 abstract description 10
- 230000001629 suppression Effects 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种TVS器件及其制造方法，包括绝缘体上覆半导体衬底，绝缘体上覆半导体衬底包括第一导电类型的衬底、绝缘层及上第一导电类型的外延层，外延层表面由隔离结构分隔为一TVS二极管区及多个低电容二极管区；TVS二极管区的外延层表面设置有第二导电类型的阱区，阱区表面设置有第一导电类型的TVS注入区，形成TVS二极管；低电容二极管区的N型外延层表面设置有普通N+区和普通P+区，形成低电容二极管。本发明通过隔离结构实现了IO接口到IO接口的隔离，减小了Vbr、Vtrig、Itrig、Vc，提高了器件的性能；通过不同的金属电极的连接方式，能够实现单个TVS二极管对多个IO接口的单向瞬态抑制，也能够实现IO接口的双向瞬态抑制，形成低电容双向TVS器件。
Description
技术领域
本发明涉及半导体技术领域，具体为一种TVS器件及其制造方法。
背景技术
瞬变电压抑制二级管(TVS)广泛应用于半导体、敏感零件、二级电源和信号电路等的静电和过压防护。TVS具有体积小、功率大、响应快、无噪声、性能可靠、使用寿命长等诸多优点。常用的TVS管的击穿电压有从5V到550V的系列值。
随着技术的发展，芯片的低功耗，高速度发展对低结电容、低电压的TVS提出了新需求。如图1所示，现有技术中的TVS器件包括N型衬底1及位于N型衬底1上的N型外延层2，在N型外延层2内设置有P阱区3、普通P阱区4、P+区5、N+区6，在P阱区3内和普通P阱区4内也分别设置有P+区5、N+区6，分别形成TVS二极管T1、不带P阱区的低电容二极管T3和带有P阱区的低电容二极管T2。图2示出了上述TVS器件的等效电路结构示意图，上述TVS器件具有以下缺点：
1)IO接口到IO接口不隔离，IO接口到IO接口之间存在寄生结构；
2)Vbr、Vtrig、Itrig、Vc偏高；
3)普通P阱区导致寄生电容较高；
4)由于IO接口到IO接口之间的寄生结构的存在，因此无法做成低电容双向TVS器件。
发明内容
本发明的目的在于提供一种新的TVS器件及其制造方法，以期克服既有器件的工艺及材料局限，提高器件性能。
为实现上述目的，本发明一方面提供了一种TVS器件，包括绝缘体上覆半导体衬底，所述绝缘体上覆半导体衬底包括第一导电类型的衬底、上覆于所述衬底的绝缘层及上覆于所述绝缘层的第一导电类型的外延层，所述外延层表面由隔离结构分隔为一TVS二极管区及多个低电容二极管区；
所述TVS二极管区的外延层表面设置有第二导电类型的阱区，所述阱区表面设置有第一导电类型的TVS注入区，形成TVS二极管；
所述低电容二极管区的N型外延层表面设置有普通N+区和普通P+区，形成低电容二极管。
优选的，所述隔离结构包括隔离槽，所述隔离槽贯穿所述外延层并延伸至所述绝缘层的表面，所述隔离槽内填充有二氧化硅。
优选的，所述TVS器件的表面还包括金属电极，所述金属电极形成于所述TVS注入区、普通N+区和普通P+区上；所述隔离结构贯穿所述金属电极。
优选的，每两个不同的所述低电容二极管串联形成一低电容二极管组，所述低电容二极管组中的两个所述低电容二极管的连接处为IO接口。
优选的，所述TVS二极管的阳极与多组所述低电容二极管组的阳极连接并接地，所述TVS二极管的阴极与多组所述低电容二极管组的阴极连接，实现了单个TVS二极管给不同的IO接口共用，能够满足多个IO接口的单向瞬态抑制。
优选的，所述TVS二极管的阳极与多组所述低电容二极管组的阳极连接，所述TVS二极管的阴极与多组所述低电容二极管组的阴极连接，某一所述IO接口接地，实现了IO接口的双向瞬态抑制，形成了低电容双向TVS器件。
本发明另一方面提供了一种TVS器件的制造方法，包括如下步骤：
步骤一、选取一绝缘体上覆半导体衬底，所述绝缘体上覆半导体衬底包括第一导电类型的衬底、上覆于所述衬底的绝缘层及上覆于所述绝缘层的第一导电类型的外延层；
步骤二、在所述外延层的表面进行光刻，形成隔离槽，所述隔离槽贯穿所述外延层并延伸至所述绝缘层的表面，所述隔离槽将所述外延层分隔为TVS二极管区及多个低电容二极管区；
步骤三、在所述隔离槽内形成二氧化硅或多晶硅；
步骤四、在所述TVS二极管区的外延层表面注入第二导电类型的离子，形成第二导电类型的阱区；
步骤五、在所述低电容二极管区的外延层表面分别注入P型离子和N型离子形成普通P+区及普通N+区；在所述阱区的表面注入第一导电类型的离子形成TVS注入区；
步骤六、在所述外延层表面形成一层氧化层，之后进行光刻，并填充金属，在所述TVS注入区、普通N+区和普通P+区上形成金属电极。
与现有技术相比，本发明具有如下有益效果：
(1)本发明通过隔离结构将N型外延层分隔为一TVS二极管区多个低电容二极管区，实现了IO接口到IO接口的隔离，减小了Vbr、Vtrig、Itrig、Vc，提高了器件的性能。
(2)本发明通过不同的金属电极的连接方式，能够实现单个TVS二极管给不同的IO接口共用，能够满足多个IO接口的单向瞬态抑制；也可以通过将某一IO接口接地、TVS二极管不接地的方式，实现IO接口的双向瞬态抑制，形成低电容双向TVS器件。
(3)本发明的低电容二极管不需要设置P阱区，降低了寄生电容。
(4)本发明采用绝缘体上覆半导体衬底，能够减小寄生电容、减小泄漏电流，同时提升了保护速度，降低过冲，能够减小隔离结构设置的深度，降低了工艺难度。
附图说明
图1为现有技术中的TVS器件的剖面示意图；
图2为现有技术中的TVS器件的等效电路结构示意图；
图3为本发明的TVS器件的剖面示意图；
图4为本发明的TVS器件的一连接方式的等效电路结构示意图；
图5为本发明的TVS器件的另一连接方式的等效电路结构示意图；
图6A至图6F为本发明的制造方法的剖面示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图3示出了本实施例的TVS器件的剖面示意图，本实施例以N型器件为例，包括绝缘体上覆半导体(SOI)衬底，所述SOI衬底包括N型衬底1、上覆于所述N型衬底1的绝缘层7及上覆于所述绝缘层7的N型外延层2，所述N型外延层2表面由隔离结构分隔为TVS二极管区10及多个低电容二极管区11；所述TVS二极管区10的N型外延层2表面设置有P阱区3，所述P阱区3表面设置有TVSN+区12，形成TVS二极管T1；所述低电容二极管区11的N型外延层2表面设置有普通N+区13和普通P+区14，形成不带有P阱的区低电容二极管T2。需要注意的是，图3以四个低电容二极管T2为例，未示出其他低电容二极管T2，本发明不只是保护具有四个低电容二极管T2的TVS器件，多于四个低电容二极管T2的TVS器件在本发明的保护范围之内。
所述TVS器件的表面还包括金属电极15，所述金属电极15形成于所述TVSN+区12、普通N+区13和普通P+区14上；所述隔离结构贯穿所述金属电极15。
通过所述TVSN+区12、普通N+区13和普通P+区14上的金属电极15的相互连接，每两个不同的低电容二极管T2相串联形成一低电容二极管组，所述低电容二极管组中的两个所述低电容二极管T2的连接处为IO接口。
在一较佳地连接方式中，如图4所示，所述TVS二极管T1的阳极与多组所述低电容二极管组的阳极连接并接地，所述TVS二极管的阴极与多组所述低电容二极管组的阴极连接，实现了单个TVS二极管给不同的IO接口共用，能够满足多个IO接口的单向瞬态抑制。
在一较佳地连接方式中，如图5所示，所述TVS二极管T1的阳极与多组所述低电容二极管组的阳极连接，所述TVS二极管的阴极与多组所述低电容二极管组的阴极连接，某一所述IO接口接地，实现了IO接口的双向瞬态抑制，形成了低电容双向TVS器件。由于现有技术中的TVS器件的IO接口到IO接口之间存在寄生结构，因此现有技术中的TVS器件以上述连接方式连接时无法形成低电容双向TVS器件。图5中，将IO(2)接地。
在一较佳地实施例中，所述隔离结构包括隔离槽8，所述隔离槽8贯穿所述N型外延层2并延伸至所述绝缘层7的表面，所述隔离槽8内填充有二氧化硅9。
本实施例的TVS器件采用SOI衬底，SOI衬底能够减小寄生电容、减小泄漏电流，采用SOI衬底能够降低隔离槽8的深度，隔离槽8只需要贯穿N型外延层2即可，降低了工艺难度。
图6A至图6F示出了本发明实施例的半导体功率器件结构的制造方法，包括如下步骤：
步骤一、如图6A所示，选取SOI衬底，所述SOI衬底包括N型衬底1、上覆于所述N型衬底1的绝缘层7及上覆于所述绝缘层7的N型外延层2。
步骤二、如图6B所示，在所述N型外延层2的表面设置硬掩膜并进行光刻，形成隔离槽8，所述隔离槽8贯穿所述N型外延层2并延伸至所述绝缘层7的表面，所述隔离槽8将所述N型外延层2分隔为TVS二极管区10及多个位于所述TVS二极管区10外侧的低电容二极管区11。
步骤三、如图6C所示，在所述隔离槽8内形成二氧化硅9，二氧化硅9延伸至N型外延层2的表面。
步骤四、如图6D所示，在所述TVS二极管区10的N型外延层2表面注入P型离子形成中心P阱区3，
步骤五、如图6E所示，在所述中心P阱区3的表面注入N型离子形成TVSN+区12，在所述低电容二极管区11的N型外延层2表面分别注入P型离子和N型离子形成普通P+区14及普通N+区13。
步骤六、如图6F所示，在所述N型外延层2表面形成一层氧化层，之后进行掩膜光刻，并填充金属，形成金属电极15，以制作完成本发明实施例的TVS器件。
步骤七、通过所述TVSN+区12、普通N+区13和普通P+区14上的金属电极15的相互连接，如前所述，能够实现单个TVS二极管给不同的IO接口共用，能够满足多个IO接口的单向瞬态抑制；也可以通过将某一IO接口接地、TVS二极管不接地的方式，实现IO接口的双向瞬态抑制，形成低电容双向TVS器件。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (7)
1.一种TVS器件，其特征在于，包括绝缘体上覆半导体衬底，所述绝缘体上覆半导体衬底包括第一导电类型的衬底、上覆于所述衬底的绝缘层及上覆于所述绝缘层的第一导电类型的外延层，所述外延层表面由隔离结构分隔为一TVS二极管区及多个低电容二极管区；
所述TVS二极管区的外延层表面设置有第二导电类型的阱区，所述阱区表面设置有第一导电类型的TVS注入区，形成TVS二极管；
所述低电容二极管区的N型外延层表面设置有普通N+区和普通P+区，形成低电容二极管。
2.根据权利要求1所述的TVS器件，其特征在于，所述隔离结构包括隔离槽，所述隔离槽贯穿所述N型外延层并延伸至所述绝缘层的表面，所述隔离槽内填充有二氧化硅或多晶硅。
3.根据权利要求1所述的TVS器件，其特征在于，所述TVS器件的表面还包括金属电极，所述金属电极形成于所述TVS注入区、普通N+区和普通P+区上；所述隔离结构贯穿所述金属电极。
4.根据权利要求1所述的TVS器件，其特征在于，每两个不同的所述低电容二极管串联形成一低电容二极管组，所述低电容二极管组中的两个所述低电容二极管的连接处为IO接口。
5.根据权利要求4所述的TVS器件，其特征在于，所述TVS二极管的阳极与多组所述低电容二极管组的阳极连接并接地，所述TVS二极管的阴极与多组所述低电容二极管组的阴极连接。
6.根据权利要求4所述的TVS器件，其特征在于，所述TVS二极管的阳极与多组所述低电容二极管组的阳极连接，所述TVS二极管的阴极与多组所述低电容二极管组的阴极连接，某一所述IO接口接地。
7.一种TVS器件的制造方法，其特征在于，包括如下步骤：
步骤一、选取一绝缘体上覆半导体衬底，所述绝缘体上覆半导体衬底包括第一导电类型的衬底、上覆于所述衬底的绝缘层及上覆于所述绝缘层的第一导电类型的外延层；
步骤二、在所述外延层的表面进行光刻，形成隔离槽，所述隔离槽贯穿所述外延层并延伸至所述绝缘层的表面，所述隔离槽将所述外延层分隔为TVS二极管区及多个低电容二极管区；
步骤三、在所述隔离槽内形成二氧化硅或多晶硅；
步骤四、在所述TVS二极管区的外延层表面注入第二导电类型的离子，形成第二导电类型的阱区；
步骤五、在所述低电容二极管区的外延层表面分别注入P型离子和N型离子形成普通P+区及普通N+区；在所述阱区的表面注入第一导电类型的离子形成TVS注入区；
步骤六、在所述外延层表面形成一层氧化层，之后进行光刻，并填充金属，在所述TVS注入区、普通N+区和普通P+区上形成金属电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010496991.2A CN111640740A (zh) | 2020-06-03 | 2020-06-03 | 一种tvs器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010496991.2A CN111640740A (zh) | 2020-06-03 | 2020-06-03 | 一种tvs器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111640740A true CN111640740A (zh) | 2020-09-08 |
Family
ID=72332490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010496991.2A Pending CN111640740A (zh) | 2020-06-03 | 2020-06-03 | 一种tvs器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111640740A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355537B1 (en) * | 1999-02-23 | 2002-03-12 | Silicon Wave, Inc. | Method of providing radio frequency isolation of device mesas using guard ring regions within an integrated circuit device |
| CN101425519A (zh) * | 2007-11-01 | 2009-05-06 | 万国半导体股份有限公司 | 制造在绝缘物上硅层中的瞬时电压抑制器 |
| CN103474428A (zh) * | 2013-09-16 | 2013-12-25 | 杭州士兰集成电路有限公司 | 集成式双向超低电容tvs器件及其制造方法 |
| CN105489612A (zh) * | 2015-12-07 | 2016-04-13 | 上海长园维安微电子有限公司 | 基于soi基底的低漏电低电容tvs阵列及其制备方法 |
| CN105990320A (zh) * | 2014-12-19 | 2016-10-05 | 力祥半导体股份有限公司 | 瞬态电压抑制器、其静电防护元件及其阵列 |
-
2020
- 2020-06-03 CN CN202010496991.2A patent/CN111640740A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355537B1 (en) * | 1999-02-23 | 2002-03-12 | Silicon Wave, Inc. | Method of providing radio frequency isolation of device mesas using guard ring regions within an integrated circuit device |
| CN101425519A (zh) * | 2007-11-01 | 2009-05-06 | 万国半导体股份有限公司 | 制造在绝缘物上硅层中的瞬时电压抑制器 |
| CN103474428A (zh) * | 2013-09-16 | 2013-12-25 | 杭州士兰集成电路有限公司 | 集成式双向超低电容tvs器件及其制造方法 |
| CN105990320A (zh) * | 2014-12-19 | 2016-10-05 | 力祥半导体股份有限公司 | 瞬态电压抑制器、其静电防护元件及其阵列 |
| CN105489612A (zh) * | 2015-12-07 | 2016-04-13 | 上海长园维安微电子有限公司 | 基于soi基底的低漏电低电容tvs阵列及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11600615B2 (en) | Protection devices with trigger devices and methods of formation thereof | |
| US9911728B2 (en) | Transient voltage suppressor (TVS) with reduced breakdown voltage | |
| US8822300B2 (en) | Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage | |
| US10128227B2 (en) | ESD protection device and method for manufacturing the same | |
| CN105261616A (zh) | 瞬态电压抑制器及其制造方法 | |
| US20200243504A1 (en) | Rectification device having a forward pn junction and a reverse schottky barrier formed in an epitaxial semiconductor layer formed over a semiconductor substrate | |
| US20050280091A1 (en) | Semiconductor structure and method for ESD protection | |
| CN101506974A (zh) | 利用沟槽隔离形成的无闭锁垂直瞬态电压抑制二极管阵列结构 | |
| JP2012182381A (ja) | 半導体装置 | |
| CN104051547A (zh) | 一种高压快速软恢复二极管及其制备方法 | |
| CN110867487B (zh) | 硅控整流器及其制造方法 | |
| CN105655325A (zh) | 静电放电保护电路、结构及其制造方法 | |
| US20230163123A1 (en) | Protection Devices with Trigger Devices and Methods of Formation Thereof | |
| CN110854181B (zh) | 硅控整流器及其制造方法 | |
| CN103779349A (zh) | 静电放电装置和其制造方法 | |
| TWI777880B (zh) | 具有高保持電壓的低電容瞬態電壓抑制器及設備 | |
| CN111640740A (zh) | 一种tvs器件及其制造方法 | |
| CN211017088U (zh) | 一种集成esd的vdmos器件 | |
| CN214505492U (zh) | 一种低电容tvs器件 | |
| US8704270B2 (en) | Shockley diode having a low turn-on voltage | |
| KR100945626B1 (ko) | 과도 전압 억제 회로 | |
| US20220238508A1 (en) | Vertical device having a reverse schottky barrier formed in an epitaxial semiconductor layer formed over a semiconductor substrate | |
| CN213583787U (zh) | 一种低残压低容值的esd器件 | |
| KR101951195B1 (ko) | 양방향 ulc-tvs 반도체 소자 및 그 제조방법 | |
| CN117457649A (zh) | 一种栅控二极管触发的低压scr结构保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200908 |