CN214505492U - 一种低电容tvs器件 - Google Patents
一种低电容tvs器件 Download PDFInfo
- Publication number
- CN214505492U CN214505492U CN202121038543.4U CN202121038543U CN214505492U CN 214505492 U CN214505492 U CN 214505492U CN 202121038543 U CN202121038543 U CN 202121038543U CN 214505492 U CN214505492 U CN 214505492U
- Authority
- CN
- China
- Prior art keywords
- tvs
- region
- low
- capacitance
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
本实用新型公开了一种低电容TVS器件,包括绝缘体上覆半导体衬底,绝缘体上覆半导体衬底包括第一导电类型的衬底、绝缘层及上第一导电类型的外延层,外延层表面由隔离结构分隔为一TVS二极管区及多个低电容二极管区;TVS二极管区的外延层表面设置有第二导电类型的阱区,阱区表面设置有第一导电类型的第一TVS注入区以及第二导电类型的第二TVS注入区,第一TVS注入区和第二TVS注入区内分别设置有第一导电类型的TVSN+区和第二导电类型的TVSP+区,第一TVS注入区与第二TVS注入区之间的外延层表面设置有极间氧化层,形成TVS二极管。本实用新型的TVS二极管的结构进行了优化改进,通过引入PNPN结构,减薄其极间氧化层,使其厚度在几百数量级,进一步降低了钳位电压。
Description
技术领域
本实用新型涉及半导体技术领域,具体为一种低电容TVS器件。
背景技术
瞬变电压抑制二级管(TVS)广泛应用于半导体、敏感零件、二级电源和信号电路等的静电和过压防护。TVS具有体积小、功率大、响应快、无噪声、性能可靠、使用寿命长等诸多优点。常用的TVS管的击穿电压有从5V到550V的系列值。
申请号为202010496991.2、公布号为CN111640740A的中国实用新型专利申请公开一种TVS器件,其通过不同的金属电极的连接方式,能够实现单个TVS二极管给不同的IO接口共用,能够满足多个IO接口的单向瞬态抑制;也可以通过将某一IO接口接地、TVS二极管不接地的方式,实现IO接口的双向瞬态抑制,形成低电容双向TVS器件。
上述专利申请中,TVS二极管区的N型外延层表面设置有P阱区,P阱区表面设置有TVSN+区,形成TVS二极管T1,该TVS二极管T1的结构较为常规。实用新型人在对TVS二极管结构进行改进后,发现了一种具有更低钳位电压的TVS二极管结构。
实用新型内容
本实用新型的目的在于提供一种新的低电容TVS器件,以期克服既有器件的工艺及材料局限,提高器件性能。
为实现上述目的,本实用新型一方面提供了一种低电容TVS器件,包括绝缘体上覆半导体衬底,所述绝缘体上覆半导体衬底包括第一导电类型的衬底、上覆于所述衬底的绝缘层及上覆于所述绝缘层的第一导电类型的外延层,所述外延层表面由隔离结构分隔为一TVS二极管区及多个低电容二极管区;
所述TVS二极管区的外延层表面设置有第二导电类型的阱区,所述阱区表面设置有第一导电类型的第一TVS注入区以及第二导电类型的第二TVS注入区,所述第一TVS注入区和所述第二TVS注入区内分别设置有第一导电类型的TVSN+区和第二导电类型的TVSP+区,所述第一TVS注入区与所述第二TVS注入区之间的外延层表面设置有极间氧化层,形成TVS二极管;
所述低电容二极管区的外延层表面设置有普通N+区和普通P+区,形成低电容二极管。
优选的,第二TVS注入区的掺杂浓度大于所述阱区,所述TVSN+区的掺杂浓度大于所述第一TVS注入区,所述TVSP+区的掺杂浓度大于所述第二TVS注入区。
优选的,所述隔离结构包括隔离槽,所述隔离槽贯穿所述外延层并延伸至所述绝缘层的表面,所述隔离槽内填充有二氧化硅。
优选的,所述TVS器件的表面还包括金属电极,所述金属电极形成于所述第一TVS注入区、第二TVS注入区、普通N+区和普通P+区上;所述隔离结构贯穿所述金属电极。
优选的,每两个不同的所述低电容二极管串联形成一低电容二极管组,所述低电容二极管组中的两个所述低电容二极管的连接处为IO接口。
优选的,所述TVS二极管的阳极与多组所述低电容二极管组的阳极连接并接地,所述TVS二极管的阴极与多组所述低电容二极管组的阴极连接,实现了单个TVS二极管给不同的IO接口共用,能够满足多个IO接口的单向瞬态抑制。
优选的,所述TVS二极管的阳极与多组所述低电容二极管组的阳极连接,所述TVS二极管的阴极与多组所述低电容二极管组的阴极连接,某一所述IO接口接地,实现了IO接口的双向瞬态抑制,形成了低电容双向TVS器件。
本实用新型另一方面还提供了一种低电容TVS器件,包括绝缘体上覆半导体衬底,所述绝缘体上覆半导体衬底包括第一导电类型的衬底、上覆于所述衬底的绝缘层及上覆于所述绝缘层的第一导电类型的外延层,所述外延层表面由隔离结构分隔为一TVS二极管区及多个低电容二极管区;
所述TVS二极管区的外延层表面设置有第一导电类型的第一TVS注入区以及第二导电类型的第二TVS注入区,所述第一TVS注入区和所述第二TVS注入区内分别设置有第一导电类型的TVSN+区和第二导电类型的TVSP+区,所述第一TVS注入区与所述第二TVS注入区之间的外延层表面设置有极间氧化层,形成TVS二极管;
所述低电容二极管区的外延层表面设置有普通N+区和普通P+区,形成低电容二极管。
与现有技术相比,本实用新型具有如下有益效果:
(2)本实用新型通过不同的金属电极的连接方式,能够实现单个TVS二极管给不同的IO接口共用,能够满足多个IO接口的单向瞬态抑制;也可以通过将某一IO接口接地、TVS二极管不接地的方式,实现IO接口的双向瞬态抑制,形成低电容双向TVS器件。
(3)本实用新型采用绝缘体上覆半导体衬底,能够减小寄生电容、减小泄漏电流,同时提升了保护速度,降低过冲,能够减小隔离结构设置的深度,降低了工艺难度。
附图说明
图1为本实用新型的实施例一的TVS器件的剖面示意图;
图2为本实用新型的实施例一的TVS器件的一连接方式的等效电路结构示意图;
图3为本实用新型的实施例一的TVS器件的另一连接方式的等效电路结构示意图;
图4A至图4G为本实用新型的实施例一的TVS器件的制造方法的剖面示意图;
图5为本实用新型的实施例二的TVS器件的剖面示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
实施例一
图1示出了本实施例的低电容TVS器件的剖面示意图,本实施例以N型器件为例,包括绝缘体上覆半导体(SOI)衬底,所述SOI衬底包括N型衬底1、上覆于所述N型衬底1的绝缘层7及上覆于所述绝缘层7的N型外延层2,所述N型外延层2表面由隔离结构分隔为TVS二极管区10及多个低电容二极管区11。
所述TVS二极管区10的N型外延层2表面设置有P型阱区3,所述P型阱区3表面设置有N型第一TVS注入区12以及P型第二TVS注入区16,所述第一TVS注入区12和所述第二TVS注入区16内分别设置有第一导电类型的TVSN+区17和第二导电类型的TVSP+区18,所述第一TVS注入区12与所述第二TVS注入区16之间的外延层2表面设置有极间氧化层19,形成TVS二极管T1;其中,所述极间氧化层19的厚度为当然地,第二TVS注入区16的掺杂浓度大于所述P型阱区3,所述TVSN+区17的掺杂浓度大于所述第一TVS注入区12,所述TVSP+区18的掺杂浓度大于所述第二TVS注入区16。本实施例的TVS二极管T1的结构进行了优化改进,通过引入PNPN结构,减薄其极间氧化层19,使其厚度在几百数量级,进一步降低了钳位电压。
所述低电容二极管区11的N型外延层2表面设置有普通N+区13和普通P+区14,形成不带有P阱的区低电容二极管T2。需要注意的是,图1以四个低电容二极管T2为例,未示出其他低电容二极管T2,本实用新型不只是保护具有四个低电容二极管T2的TVS器件,多于四个低电容二极管T2的TVS器件在本实用新型的保护范围之内。
所述低电容TVS器件的表面还包括金属电极15,所述金属电极15形成于所述TVSN+区17、TVSP+区18、普通N+区13和普通P+区14上;所述隔离结构贯穿所述金属电极15。
通过所述第一TVS注入区12、第二TVS注入区16、普通N+区13和普通P+区14上的金属电极15的相互连接,每两个不同的低电容二极管T2相串联形成一低电容二极管组,所述低电容二极管组中的两个所述低电容二极管T2的连接处为IO接口。其中,第一TVS注入区12内的TVSN+区17和TVS9+区18由金属电极15连接,第二TVS注入区16内的TVSN+区17和TVSP+区18由金属电极15连接,从而形成TVS二极管T1的两极。
在一较佳地连接方式中,如图2所示,所述TVS二极管T1的阳极与多组所述低电容二极管组的阳极连接并接地,所述TVS二极管的阴极与多组所述低电容二极管组的阴极连接,实现了单个TVS二极管给不同的IO接口共用,能够满足多个IO接口的单向瞬态抑制。
在一较佳地连接方式中,如图3所示,所述TVS二极管T1的阳极与多组所述低电容二极管组的阳极连接,所述TVS二极管的阴极与多组所述低电容二极管组的阴极连接,某一所述IO接口接地,实现了IO接口的双向瞬态抑制,形成了低电容双向TVS器件。由于现有技术中的TVS器件的IO接口到IO接口之间存在寄生结构,因此现有技术中的TVS器件以上述连接方式连接时无法形成低电容双向TVS器件。图3中,将IO(2)接地。
在一较佳地实施例中,所述隔离结构包括隔离槽8,所述隔离槽8贯穿所述N型外延层2并延伸至所述绝缘层7的表面,所述隔离槽8内填充有二氧化硅9。
本实施例的低电容TVS器件采用SOI衬底,SOI衬底能够减小寄生电容、减小泄漏电流,采用SOI衬底能够降低隔离槽8的深度,隔离槽8只需要贯穿N型外延层2即可,降低了工艺难度。
图4A至图4G示出了本实用新型实施例的低电容TVS器件的制造方法,包括如下步骤:
步骤一、如图4A所示,选取SOI衬底,所述SOI衬底包括N型衬底1、上覆于所述N型衬底1的绝缘层7及上覆于所述绝缘层7的N型外延层2。
步骤二、如图4B所示,在所述N型外延层2的表面设置硬掩膜并进行光刻,形成隔离槽8,所述隔离槽8贯穿所述N型外延层2并延伸至所述绝缘层7的表面,所述隔离槽8将所述N型外延层2分隔为TVS二极管区10及多个位于所述TVS二极管区10外侧的低电容二极管区11。
步骤三、如图4C所示,在所述隔离槽8内形成二氧化硅9,二氧化硅9延伸至N型外延层2的表面。
步骤四、如图4D所示,在所述TVS二极管区10的N型外延层2表面注入P型离子形成P阱区3。
步骤五、如图4E所示,在所述P阱区3的表面分别注入N型离子和P型离子形成第一TVS注入区12和第二TVS注入区16。
步骤六、如图4F所示,在所述第一TVS注入区12和第二TVS注入区16的表面分别注入N型离子和P型离子,形成TVSN+区17和TVSP+区18;在所述低电容二极管区11的N型外延层2表面分别注入P型离子和N型离子形成普通P+区14及普通N+区13。
步骤七、如图4G所示,在所述N型外延层2表面形成一层氧化层,之后进行掩膜光刻,形成极间氧化层19;并填充金属,形成金属电极15,以制作完成本实用新型实施例的低电容TVS器件。
步骤八、通过所述第一TVS注入区12、第二TVS注入区16、普通N+区13和普通P+区14上的金属电极15的相互连接,如前所述,能够实现单个TVS二极管给不同的IO接口共用,能够满足多个IO接口的单向瞬态抑制;也可以通过将某一IO接口接地、TVS二极管不接地的方式,实现IO接口的双向瞬态抑制,形成低电容双向TVS器件。
实施例二
图1示出了本实施例的低电容TVS器件的剖面示意图,本实施例与实施例一的区别在于:不需要设置阱区3。在不设置阱区3的情况下,本实施例仍能实现进一步降低了钳位电压;能够实现单个TVS二极管给不同的IO接口共用,能够满足多个IO接口的单向瞬态抑制;也可以通过将某一IO接口接地、TVS二极管不接地的方式,实现IO接口的双向瞬态抑制,形成低电容双向TVS器件。
本实施例的低电容TVS器件的制造过程与实施例一相比,省去了步骤四:在所述TVS二极管区10的N型外延层2表面注入P型离子形成P阱区3这一步骤,其余步骤与实施例一相同。
对于本领域技术人员而言,显然本实用新型不限于上述示范性实施例的细节,而且在不背离本实用新型的精神或基本特征的情况下,能够以其他的具体形式实现本实用新型。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本实用新型的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
Claims (9)
1.一种低电容TVS器件,包括绝缘体上覆半导体衬底,所述绝缘体上覆半导体衬底包括第一导电类型的衬底、上覆于所述衬底的绝缘层及上覆于所述绝缘层的第一导电类型的外延层,所述外延层表面由隔离结构分隔为一TVS二极管区及多个低电容二极管区;其特征在于:
所述TVS二极管区的外延层表面设置有第二导电类型的阱区,所述阱区表面设置有第一导电类型的第一TVS注入区以及第二导电类型的第二TVS注入区,所述第一TVS注入区和所述第二TVS注入区内分别设置有第一导电类型的TVSN+区和第二导电类型的TVSP+区,所述第一TVS注入区与所述第二TVS注入区之间的外延层表面设置有极间氧化层,形成TVS二极管;
所述低电容二极管区的外延层表面设置有普通N+区和普通P+区,形成低电容二极管。
3.根据权利要求1所述的低电容TVS器件,其特征在于,第二TVS注入区的掺杂浓度大于所述阱区,所述TVSN+区的掺杂浓度大于所述第一TVS注入区,所述TVSP+区的掺杂浓度大于所述第二TVS注入区。
4.根据权利要求1所述的低电容TVS器件,其特征在于,所述隔离结构包括隔离槽,所述隔离槽贯穿所述外延层并延伸至所述绝缘层的表面,所述隔离槽内填充有二氧化硅或多晶硅。
5.根据权利要求1所述的低电容TVS器件,其特征在于,所述TVS器件的表面还包括金属电极,所述金属电极形成于所述第一TVS注入区、第二TVS注入区、普通N+区和普通P+区上;所述隔离结构贯穿所述金属电极。
6.根据权利要求1所述的低电容TVS器件,其特征在于,每两个不同的所述低电容二极管串联形成一低电容二极管组,所述低电容二极管组中的两个所述低电容二极管的连接处为IO接口。
7.根据权利要求6所述的低电容TVS器件,其特征在于,所述TVS二极管的阳极与多组所述低电容二极管组的阳极连接并接地,所述TVS二极管的阴极与多组所述低电容二极管组的阴极连接。
8.根据权利要求6所述的低电容TVS器件,其特征在于,所述TVS二极管的阳极与多组所述低电容二极管组的阳极连接,所述TVS二极管的阴极与多组所述低电容二极管组的阴极连接,某一所述IO接口接地。
9.一种低电容TVS器件,包括绝缘体上覆半导体衬底,所述绝缘体上覆半导体衬底包括第一导电类型的衬底、上覆于所述衬底的绝缘层及上覆于所述绝缘层的第一导电类型的外延层,所述外延层表面由隔离结构分隔为一TVS二极管区及多个低电容二极管区;其特征在于:
所述TVS二极管区的外延层表面设置有第一导电类型的第一TVS注入区以及第二导电类型的第二TVS注入区,所述第一TVS注入区和所述第二TVS注入区内分别设置有第一导电类型的TVSN+区和第二导电类型的TVSP+区,所述第一TVS注入区与所述第二TVS注入区之间的外延层表面设置有极间氧化层,形成TVS二极管;
所述低电容二极管区的外延层表面设置有普通N+区和普通P+区,形成低电容二极管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121038543.4U CN214505492U (zh) | 2021-05-16 | 2021-05-16 | 一种低电容tvs器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121038543.4U CN214505492U (zh) | 2021-05-16 | 2021-05-16 | 一种低电容tvs器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214505492U true CN214505492U (zh) | 2021-10-26 |
Family
ID=78204890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121038543.4U Active CN214505492U (zh) | 2021-05-16 | 2021-05-16 | 一种低电容tvs器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214505492U (zh) |
-
2021
- 2021-05-16 CN CN202121038543.4U patent/CN214505492U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107017247B (zh) | 具有低击穿电压的瞬态电压抑制器 | |
CN100399583C (zh) | 具有静电放电保护的齐纳二极管的双扩散金属氧化物半导体场效应晶体管 | |
CN103441148B (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
CN111081779B (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
CN105470309A (zh) | 具有防静电保护结构的低压mosfet器件及其制造方法 | |
JP2006526286A (ja) | 終端構造を有する半導体装置及びこの装置の製造方法 | |
CN106449633A (zh) | 瞬态电压抑制器及其制造方法 | |
CN111029408A (zh) | 一种集成esd的vdmos器件及制备方法 | |
CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
CN111341832B (zh) | 结终端结构及其制备方法 | |
CN113764527B (zh) | 一种mosfet器件沟槽终端及制备方法 | |
CN110854181A (zh) | 硅控整流器及其制造方法 | |
CN219286406U (zh) | 高静电防护能力的分离栅mosfet器件 | |
CN110416284B (zh) | 一种沟槽型半导体功率器件终端保护结构及功率器件 | |
CN214505492U (zh) | 一种低电容tvs器件 | |
CN112086507A (zh) | 一种SiC MOSFET器件元胞及其制造方法 | |
CN111446239A (zh) | 一种低电容低钳位电压瞬态电压抑制器及其制造方法 | |
CN106409827A (zh) | 一种整流器件及其制备方法 | |
CN211017088U (zh) | 一种集成esd的vdmos器件 | |
CN106816463B (zh) | 一种终端结构、半导体器件及其制备方法 | |
CN213905364U (zh) | 沟槽功率半导体器件 | |
CN115497932A (zh) | 一种双向tvs器件及其制备方法 | |
KR101006768B1 (ko) | 티브이에스 다이오드 어레이와 그 제조방법 | |
CN205319162U (zh) | 具有防静电保护结构的低压mosfet器件 | |
CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |