CN105489247B - 一种存储器芯片的测试方法和装置 - Google Patents

一种存储器芯片的测试方法和装置 Download PDF

Info

Publication number
CN105489247B
CN105489247B CN201410472072.6A CN201410472072A CN105489247B CN 105489247 B CN105489247 B CN 105489247B CN 201410472072 A CN201410472072 A CN 201410472072A CN 105489247 B CN105489247 B CN 105489247B
Authority
CN
China
Prior art keywords
test
current
memory chip
voltage gear
gear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410472072.6A
Other languages
English (en)
Other versions
CN105489247A (zh
Inventor
苏志强
张君宇
舒清明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co.,Ltd.
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201410472072.6A priority Critical patent/CN105489247B/zh
Publication of CN105489247A publication Critical patent/CN105489247A/zh
Application granted granted Critical
Publication of CN105489247B publication Critical patent/CN105489247B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种存储器芯片的测试方法和装置,其中的方法具体包括:分别利用预置的多个电压档位进行每颗存储器芯片的测试;其中,所述每颗存储器芯片的测试过程包括:从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;利用所述当前电压档位对当前存储器芯片进行测试;判断该当前存储器芯片是否测试通过;若测试通过,则依据所述当前电压档位确定该当前存储器芯片的操作电压;若测试不通过,则重新执行所述从所述多个电压档位中选择一个未使用的电压档位的步骤。本发明能够提高存储器芯片的性能与生产良率。

Description

一种存储器芯片的测试方法和装置
技术领域
本发明涉及半导体芯片测试技术领域,特别是涉及一种存储器芯片的测试方法和装置。
背景技术
随着微电子技术的飞速发展,并行芯片测试被引入印刷电路板、通讯产品和片上系统等集成电路领域并得到广泛应用。并行芯片测试指在同一时间内完成多项测试任务,包括在同一时间内完成对多颗待测芯片的某一测试任务,或者,在单颗待测芯片上异步或者同步地运行多个测试任务,同时完成对待测芯片多项参数的测量。
并行芯片测试中,寻找操作电压是常见的一个测试任务。现有寻找操作电压的方案具体可以为,在存储器芯片进行量产测试过程中,对存储器芯片内部的操作电压进行测量并统一进行配置。即在测试过程中,通过反复测试,找到一个能满足大部分存储器芯片正常工作的操作电压,并将这些操作电压的配置信息固化到这些存储器芯片中。通常情况下,量产芯片的测试都是多片并行进行,这样,存储器芯片的电压配置都是统一的,也即对于一批并行测试的芯片,其配置的操作电压是完全相同的。
现有寻找操作电压的方案具有测试流程简单的优点。然而,由于存储器芯片生产工艺的波动性,生产出来的不同存储器芯片在各项参数上难免存在一定的离散性,也即,并行测试的多颗存储器芯片在性能上很难做到一致,这样,完全相同的操作电压对于每颗芯片来说不一定是最优的。而在芯片的测试和使用过程中,芯片的编程/擦除/读取操作都会用到该操作电压,如果该操作电压适于芯片,则上述编程/擦除/读取操作将会在满足操作速度的要求下尽可能地减少对芯片中存储单元的影响,以及尽可能小地减少芯片性能退化的速度,从而增加芯片的可靠性;反之,如果该操作电压不适于芯片,则容易增加芯片性能退化的速度,从而降低芯片的可靠性。
发明内容
本发明实施例所要解决的技术问题是提供一种存储器芯片的测试方法和装置,能够提高存储器芯片的性能与生产良率。
为了解决上述问题,本发明公开了一种存储器芯片的测试方法,包括:
分别利用预置的多个电压档位进行每颗存储器芯片的测试;
其中,所述每颗存储器芯片的测试过程包括:
从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;
利用所述当前电压档位对当前存储器芯片进行测试;
判断该当前存储器芯片是否测试通过;
若测试通过,则依据所述当前电压档位确定该当前存储器芯片的操作电压;
若测试不通过,则重新执行所述从所述多个电压档位中选择一个未使用的电压档位的步骤。
优选的,所述判断该当前存储器芯片是否测试通过的步骤,包括:
判断该当前存储器芯片在预置时间内是否到达了预置的操作状态,若是,则测试通过,否则测试不通过;和/或
判断该当前存储器芯片在操作结束时是否产生了预置的电压脉冲数目,若是,则测试不通过,否则测试通过。
优选的,所述从所述多个电压档位中选择一个未使用的电压档位的步骤,包括:
按照从低到高的顺序从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;或者
按照从高到低的顺序从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;或者
从所述多个电压档位中随机选择一个未使用的电压档位,作为当前电压档位。
优选的,所述方法还包括:在测试通过时,将该当前存储器芯片归属至所述当前电压档位对应的测试通过类别中。
优选的,所述方法还包括:当测试通过且所述多个电压档位均使用完毕时,将该当前存储器芯片归属至所述当前电压档位对应的测试不通过类别中。
优选的,所述方法还包括:将该当前存储器芯片的操作电压写入该当前存储器芯片中预留的只读存储区域中。
另一方面,本发明还公开了一种存储器芯片的测试装置,用于分别利用预置的多个电压档位进行每颗存储器芯片的测试;
所述测试装置包括:
选择模块,用于从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;
测试模块,用于利用所述当前电压档位对当前存储器芯片进行测试;
判断模块,用于判断该当前存储器芯片是否测试通过;
确定模块,用于在测试通过时,依据所述当前电压档位确定该当前存储器芯片的操作电压;
触发模块,用于在测试不通过时,触发所述选择模块重新执行所述从所述多个电压档位中选择一个未使用的电压档位的操作。
优选的,所述判断模块包括:
第一判断子模块,用于判断该当前存储器芯片在预置时间内是否到达了预置的操作状态,若是,则测试通过,否则测试不通过;和/或
第二判断子模块,用于判断该当前存储器芯片在操作结束时是否产生了预置的电压脉冲数目,若是,则测试不通过,否则测试通过。
优选的,所述选择模块包括:
第一选择子模块,用于按照从低到高的顺序从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;或者
第二选择子模块,用于按照从高到低的顺序从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;或者
第三选择子模块,用于从所述多个电压档位中随机选择一个未使用的电压档位,作为当前电压档位。
优选的,所述装置还包括:用于在测试通过时,将该当前存储器芯片归属至所述当前电压档位对应的测试通过类别中的第一归类模块。
优选的,所述装置还包括:用于当测试通过且所述多个电压档位均使用完毕时,将该当前存储器芯片归属至所述当前电压档位对应的测试不通过类别中的第二归类模块。
优选的,所述装置还包括:用于将该当前存储器芯片的操作电压写入该当前存储器芯片中预留的只读存储区域中的写入模块。
与现有技术相比,本发明实施例包括以下优点:
本发明实施例在测试中根据每颗存储器芯片的自身情况,单独测试编程/擦除/读取等操作对应的操作电压;上述方法能够考虑到生产工艺波动性引起的芯片参数的差异性,能够为每颗芯片测试得到最合适和最优的操作电压,而最合适和最优的操作电压能够在满足操作速度的要求下尽可能地减少对芯片中存储单元的影响,以及尽可能小地减少芯片性能退化的速度,从而增加芯片的可靠性,因此,本发明实施例能够在操作速度和可靠性两者间达到最好的平衡,从而提高存储器芯片的性能与生产良率。
附图说明
图1是本发明的一种存储器芯片的测试方法实施例一的流程图;
图2是本发明的一种存储器芯片的测试方法实施例二的流程图;
图3是本发明的一种存储器芯片的测试方法实施例三的流程图;
图4是本发明实施例一种存储器芯片的测试流程示意图;
图5是本发明的一种存储器芯片的测试装置实施例的结构图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明实施例提出一种针对每颗存储器芯片测试其操作电压的方法,可以在测试中根据每颗存储器芯片的自身情况,单独测试编程/擦除/读取等操作对应的操作电压;上述方法能够考虑到生产工艺波动性引起的芯片参数的差异性,能够为每颗芯片测试得到最优的操作电压,而最优的操作电压能够在满足操作速度的要求下尽可能地减少对芯片中存储单元的影响,以及尽可能小地减少芯片性能退化的速度,从而增加芯片的可靠性,因此,本发明实施例能够在操作速度和可靠性两者间达到最好的平衡,从而获得更好的芯片性能与生产良率。
方法实施例一
参照图1,示出了本发明的一种存储器芯片的测试方法实施例一的流程图,其具体可以包括:分别利用预置的多个电压档位进行每颗存储器芯片的测试;
本发明实施例可应用于存储器芯片的并行测试中,在并行测试时,待测存储器芯片安装在探针台中,通过探针卡与测试机台相连,由测试机台通过执行测试指令以完成对待测芯片的测试过程,其中,探针卡的探针与存储器芯片的引脚(pin)一一连接。
本发明实施例的多个电压档位可于芯片设计阶段在存储器芯片内部预置得到,其预置的基本原则可以包括:生产工艺波动所带来的最大程度的参数偏移。例如,某操作电压的标准值为5V,那么,根据生产工艺波动,其最小值可以为4.5V,最大值可以为5.5V,那么,电压档位的范围可以在4.5V~5.5V之间。参照表1,示出了本发明实施例一种电压档位的示意图,其具体包括V1、V2和V3三个电压档位,该三个电压档位对应的操作电压值分别为4.5V、5.0V和5.5V。
表1
电压档位 操作电压值
V1 4.5V
V2 5.0V
V3 5.5V
当然,上述表1所示电压档位只是作为示例,而不理解为本发明实施例的应用限制。通常,电压档位的数量越多则测试的精细程度越好,但时间开销会增大,因此,本领域技术人员可以根据实际需求确定电压档位的数量,如4档或8档等等,以在测试的精细程度和开销间达到平衡。
其中,所述每颗存储器芯片的测试过程具体可以包括:
步骤101、从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;
本发明实施例可以提供如下从所述多个电压档位中选择一个未使用的电压档位的方案:
选择方案一
选择方案一可以按照从低到高的顺序从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位。
以上述表1为例,可以首先选择最低的电压档位V1进行测试,若测试不通过,则需要改变测试电压的条件,重新选择次低的电压档位V2进行测试,以此类推。
选择方案二
选择方案二可以按照从高到低的顺序从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位。
选择方案三
选择方案三可以从所述多个电压档位中随机选择一个未使用的电压档位,作为当前电压档位。
总之,本发明实施例中,上述选择方案的目的是从所述多个电压档位中选择一个未使用的电压档位用于测试,以寻找适合当前存储器芯片的最优操作电压,而不会对具体的选择方案加以限制。
步骤102、利用所述当前电压档位对当前存储器芯片进行测试;
步骤103、判断该当前存储器芯片是否测试通过;
通常来说,若测试得到的结果是存储器芯片可以正常工作且各项工作指标可以满足要求,则认为是测试通过。本发明实施例可以提供如下判断该当前存储器芯片是否测试通过的方案:
方案一
方案一依据测试时间的长短判断该当前存储器芯片是否测试通过,具体地,判断该当前存储器芯片在预置时间内是否到达了预置的操作状态,若是,则测试通过,否则测试不通过。
举例说明,比如对存储器芯片内部进行块擦除,假设测试目标要求是在2ms以内,那么上述预置时间可以为1.5ms,如果在1.5ms内存储器芯片还在进行块擦除,或者1.5ms后读取存储器芯片发现数据不是预想的擦除状态,那么就认为测试不通过,反之则是测试通过。其中,预想的擦除状态可以是反复试验测试出来的最优状态,其可以作为判断是否测试通过的有效依据。
方案二
方案二可以依据电压脉冲数目判断该当前存储器芯片是否测试通过,具体地,判断该当前存储器芯片在操作结束时是否产生了预置的电压脉冲数目,若是,则测试不通过,否则测试通过。
通常在存储器芯片中的各种操作是通过各种电压脉冲实现的,每次电压脉冲均有一个固定的时间,而预置的电压脉冲数目可以表示每次操作所需的最大电压脉冲数目,其可以在存储器芯片外部进行配置。在实际应用中,在操作结束时,可以在存储器芯片外部读取存储器芯片内部的电压脉冲数目,并将所读取的电压脉冲数目与所配置的电压脉冲数据进行比较。以存储器芯片内部的块擦除为例,如果20个电压脉冲数目是测试目标要求,那么,上述预置的电压脉冲数目可以为10,这样,在擦除结束时,读取存储器芯片内部的电压脉冲数目,若达到预置的电压脉冲数目,则认为使用当前的操作电压产生的操作速度太慢而无法满足测试要求,因此会认定为测试不通过。
上面对判断该当前存储器芯片是否测试通过的两种方案进行了详细介绍,本领域技术人员可以根据需要采取任一,以有效地对存储器芯片的操作电压是否合适进行判断。
步骤104、若测试通过,则依据所述当前电压档位确定该当前存储器芯片的操作电压;
步骤105、若测试不通过,则重新执行所述从所述多个电压档位中选择一个未使用的电压档位的步骤101。
总之,本发明实施例可以在测试中根据每颗存储器芯片的自身情况,单独测试编程/擦除/读取等操作对应的最合适和最优的操作电压;上述最合适和最优的电压将会用于后续的其它测试任务及用户使用过程,且能够在满足操作速度的要求下尽可能地减少对芯片中存储单元的影响,以及尽可能小地减少芯片性能退化的速度,从而增加芯片的可靠性。
方法实施例二
参照图2,示出了本发明的一种存储器芯片的测试方法实施例二的流程图,其具体可以包括:分别利用预置的多个电压档位进行每颗存储器芯片的测试;
其中,所述每颗存储器芯片的测试过程具体可以包括:
步骤201、从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;
步骤202、利用所述当前电压档位对当前存储器芯片进行测试;
步骤203、判断该当前存储器芯片是否测试通过;
步骤204、若测试通过,则依据所述当前电压档位确定该当前存储器芯片的操作电压;
步骤205、在测试通过时,将该当前存储器芯片归属至所述当前电压档位对应的测试通过类别中;
步骤206、若测试不通过,则重新执行所述从所述多个电压档位中选择一个未使用的电压档位的步骤201。
相对于实施例一,本实施例还可以在测试通过时,将该当前存储器芯片归属至所述当前电压档位对应的测试通过类别中。上述归类具有重要的工程意义,例如,可用于工程上统计存储器芯片对应的电压档位,以便于调整生产工艺或者设计条件。
以上述表1为例,如果当前电压档位为V1,那么,可以将当前测试通过的存储器芯片均归类到Bin 1类别中;如果当前电压档位为V2,那么,可以将当前测试通过的存储器芯片均归类到Bin 2类别中;如果当前电压档位为V3,那么,可以将当前测试通过的存储器芯片均归类到Bin 3类别中等等。
在本发明的一种优选实施例中,所述方法还可以包括:当测试通过且所述多个电压档位均使用完毕时,将该当前存储器芯片归属至所述当前电压档位对应的测试不通过类别中。
假设电压档位的数目为n,那么,对于n次测试后仍然无法通过测试的存储器芯片,可以将其统一归类到Bin n+1类别中,Bin n+1类别中的芯片用于表示最终无法通过测试的废片。
方法实施例三
参照图3,示出了本发明的一种存储器芯片的测试方法实施例三的流程图,其具体可以包括:分别利用预置的多个电压档位进行每颗存储器芯片的测试;
其中,所述每颗存储器芯片的测试过程具体可以包括:
步骤301、从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;
步骤302、利用所述当前电压档位对当前存储器芯片进行测试;
步骤303、判断该当前存储器芯片是否测试通过;
步骤304、若测试通过,则依据所述当前电压档位确定该当前存储器芯片的操作电压;
步骤305、将该当前存储器芯片的操作电压写入该当前存储器芯片中预留的只读存储区域中;
步骤306、若测试不通过,则重新执行所述从所述多个电压档位中选择一个未使用的电压档位的步骤301。
相对于实施例一,本实施例还可以将该当前存储器芯片的操作电压写入该当前存储器芯片中预留的只读存储区域(ROM,Read-Only Memory)中,这些操作电压可以作为存储器芯片的配置信息,以用于后续的其它测试任务及用户使用过程。
在本发明的一种应用示例中,存储器芯片内部可以有译码,那么,存入ROM的一般则是操作电压对应的一组代码,如00代表4.5V,01代表5.0V,10代表5.5V,11代表6.0V等等。
为使本领域技术人员更好地理解本发明,参照图4,示出了本发明实施例一种存储器芯片的测试流程示意图,其中,
存储器芯片出厂后,存储器芯片内部的配置信息属于初始状态,即图中的Initial状态;
假设首先采用低的电压档位V1进行测试,若测试得到的结果是存储器芯片可以正常工作且各项工作指标可以满足要求,则认为测试通过,即图中所示的P,则将测试通过的存储芯片归类到Bin 1中,并将相应操作电压的配置信息写入存储器芯片中预留的ROM;
若测试得到的结果是存储器芯片不能正常工作或是各项工作指标不是很好,则认为测试不通过,即图中的F,则要改变测试电压的条件,即用电压档位V2进行测试,若测试通过,则将测试通过的存储器芯片归类到Bin 2中,并将相应操作电压的配置信息写入ROM;
对于测试不通过的存储器芯片,可以进一步改变测试电压的条件,以此类推,进行多次测试,为每颗芯片寻找其最适宜的操作电压;
对于n次测试后仍然无法通过测试的存储器芯片,可以将其统一归类到Bin n+1类别中,Bin n+1类别中的芯片用于表示最终无法通过测试的废片。
需要说明的是,对于方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明实施例并不受所描述的动作顺序的限制,因为依据本发明实施例,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本发明实施例所必须的。
装置实施例
参照图5,示出了本发明的一种存储器芯片的测试装置实施例的结构图,其可用于分别利用预置的多个电压档位进行每颗存储器芯片的测试;
所述测试装置具体可以包括:
选择模块501,用于从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;
测试模块502,用于利用所述当前电压档位对当前存储器芯片进行测试;
判断模块503,用于判断该当前存储器芯片是否测试通过;
确定模块504,用于在测试通过时,依据所述当前电压档位确定该当前存储器芯片的操作电压;
触发模块505,用于在测试不通过时,触发所述选择模块重新执行所述从所述多个电压档位中选择一个未使用的电压档位的操作。
在本发明的一种优选实施例中,所述判断模块503具体可以包括:
第一判断子模块,用于判断该当前存储器芯片在预置时间内是否到达了预置的操作状态,若是,则测试通过,否则测试不通过;和/或
第二判断子模块,用于判断该当前存储器芯片在操作结束时是否产生了预置的电压脉冲数目,若是,则测试不通过,否则测试通过。
在本发明的另一种优选实施例中,所述选择模块501具体可以包括:
第一选择子模块,用于按照从低到高的顺序从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;或者
第二选择子模块,用于按照从高到低的顺序从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;或者
第三选择子模块,用于从所述多个电压档位中随机选择一个未使用的电压档位,作为当前电压档位。
在本发明的再一种优选实施例中,所述测试装置还可以包括:用于在测试通过时,将该当前存储器芯片归属至所述当前电压档位对应的测试通过类别中的第一归类模块。
在本发明的一种优选实施例中,所述测试装置还可以包括:用于当测试通过且所述多个电压档位均使用完毕时,将该当前存储器芯片归属至所述当前电压档位对应的测试不通过类别中的第二归类模块。
在本发明实施例中,优选的是,所述测试装置还可以包括:用于将该当前存储器芯片的操作电压写入该当前存储器芯片中预留的只读存储区域中的写入模块。
对于装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种存储器芯片的测试方法和装置,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种存储器芯片的测试方法,其特征在于,包括:
分别利用预置的多个电压档位进行每颗存储器芯片的测试;
其中,所述每颗存储器芯片的测试过程包括:
从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;
利用所述当前电压档位对当前存储器芯片进行测试;
判断该当前存储器芯片是否测试通过;
若测试通过,则依据所述当前电压档位确定该当前存储器芯片的操作电压;
若测试不通过,则重新执行所述从所述多个电压档位中选择一个未使用的电压档位的步骤;
其中,所述判断该当前存储器芯片是否测试通过的步骤,包括:
判断该当前存储器芯片在预置时间内是否到达了预置的操作状态,若是,则测试通过,否则测试不通过;和/或
判断该当前存储器芯片在操作结束时是否产生了预置的电压脉冲数目,若是,则测试不通过,否则测试通过。
2.如权利要求1所述的方法,其特征在于,所述从所述多个电压档位中选择一个未使用的电压档位的步骤,包括:
按照从低到高的顺序从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;或者
按照从高到低的顺序从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;或者
从所述多个电压档位中随机选择一个未使用的电压档位,作为当前电压档位。
3.如权利要求1所述的方法,其特征在于,还包括:在测试通过时,将该当前存储器芯片归属至所述当前电压档位对应的测试通过类别中。
4.如权利要求1或3所述的方法,其特征在于,还包括:当测试无法通过且所述多个电压档位均使用完毕时,将该当前存储器芯片归属至所述当前电压档位对应的测试不通过类别中。
5.如权利要求1所述的方法,其特征在于,还包括:将该当前存储器芯片的操作电压写入该当前存储器芯片中预留的只读存储区域中。
6.一种存储器芯片的测试装置,其特征在于,用于分别利用预置的多个电压档位进行每颗存储器芯片的测试;
所述测试装置包括:
选择模块,用于从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;
测试模块,用于利用所述当前电压档位对当前存储器芯片进行测试;
判断模块,用于判断该当前存储器芯片是否测试通过;
确定模块,用于在测试通过时,依据所述当前电压档位确定该当前存储器芯片的操作电压;
触发模块,用于在测试不通过时,触发所述选择模块重新执行所述从所述多个电压档位中选择一个未使用的电压档位的操作;
其中,所述判断模块包括:
第一判断子模块,用于判断该当前存储器芯片在预置时间内是否到达了预置的操作状态,若是,则测试通过,否则测试不通过;和/或
第二判断子模块,用于判断该当前存储器芯片在操作结束时是否产生了预置的电压脉冲数目,若是,则测试不通过,否则测试通过。
7.如权利要求6所述的装置,其特征在于,所述选择模块包括:
第一选择子模块,用于按照从低到高的顺序从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;或者
第二选择子模块,用于按照从高到低的顺序从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;或者
第三选择子模块,用于从所述多个电压档位中随机选择一个未使用的电压档位,作为当前电压档位。
8.如权利要求6所述的装置,其特征在于,还包括:用于在测试通过时,将该当前存储器芯片归属至所述当前电压档位对应的测试通过类别中的第一归类模块。
9.如权利要求6或8所述的装置,其特征在于,还包括:用于当测试无法通过且所述多个电压档位均使用完毕时,将该当前存储器芯片归属至所述当前电压档位对应的测试不通过类别中的第二归类模块。
10.如权利要求6所述的装置,其特征在于,还包括:用于将该当前存储器芯片的操作电压写入该当前存储器芯片中预留的只读存储区域中的写入模块。
CN201410472072.6A 2014-09-16 2014-09-16 一种存储器芯片的测试方法和装置 Active CN105489247B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410472072.6A CN105489247B (zh) 2014-09-16 2014-09-16 一种存储器芯片的测试方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410472072.6A CN105489247B (zh) 2014-09-16 2014-09-16 一种存储器芯片的测试方法和装置

Publications (2)

Publication Number Publication Date
CN105489247A CN105489247A (zh) 2016-04-13
CN105489247B true CN105489247B (zh) 2019-02-05

Family

ID=55676187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410472072.6A Active CN105489247B (zh) 2014-09-16 2014-09-16 一种存储器芯片的测试方法和装置

Country Status (1)

Country Link
CN (1) CN105489247B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106443415A (zh) * 2016-11-03 2017-02-22 上海华虹集成电路有限责任公司 带存储单元的集成芯片复测方法
CN108615543A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 用于离散量信号处理芯片的自检方法
CN111289873B (zh) * 2019-05-10 2022-10-25 展讯通信(上海)有限公司 芯片测试方法、芯片参数设置方法及芯片
CN110441667B (zh) * 2019-07-08 2021-10-08 中国科学院微电子研究所 芯片测试方法、装置及电子设备
CN112820340B (zh) * 2021-02-05 2024-04-16 上海华虹宏力半导体制造有限公司 一种嵌入式存储器的参数测试的分类筛选方法
CN112908400A (zh) * 2021-02-19 2021-06-04 山东英信计算机技术有限公司 双倍速率同步动态随机存储器的测试方法、装置及设备
CN113488401B (zh) * 2021-06-30 2022-10-14 海光信息技术股份有限公司 一种芯片测试方法及装置
CN113744797A (zh) * 2021-09-08 2021-12-03 深圳忆联信息系统有限公司 基于固态硬盘的nand测试分析方法、装置及计算机设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102109572A (zh) * 2009-12-23 2011-06-29 中兴通讯股份有限公司 一种传输芯片的测试方法及测试控制方法
CN103839586A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 非易失性存储器擦除电压的调整方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140029582A (ko) * 2012-08-28 2014-03-11 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102109572A (zh) * 2009-12-23 2011-06-29 中兴通讯股份有限公司 一种传输芯片的测试方法及测试控制方法
CN103839586A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 非易失性存储器擦除电压的调整方法

Also Published As

Publication number Publication date
CN105489247A (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
CN105489247B (zh) 一种存储器芯片的测试方法和装置
CN101719095A (zh) 一种回归测试的管理方法及装置
KR20090127834A (ko) 집적 회로 디바이스를 테스트하는 시스템 및 방법
CN101848042A (zh) 一种手机射频测试方法及系统
CN103308846B (zh) 一种基于模型识别的集成芯片功能性能检测方法和装置
CN107238788B (zh) 基于矩阵电容板的触控芯片测试系统及其测试方法
CN101859606A (zh) 一种调整参考单元阈值参数的方法、装置和一种测试系统
CN105740122A (zh) 一种手机内存泄漏的监测方法及监测系统
CN112925682B (zh) 具有内建自测试逻辑的测试装置及方法
CN102662092A (zh) 晶圆测试装置及方法
CN103366827A (zh) 存储器、通过测试机台对存储器进行测试的方法
US20100332932A1 (en) Test method, test control program and semiconductor device
CN101165502B (zh) 测试仪同测方法
CN104035872A (zh) 一种集群软件测试的方法及装置
CN106370992A (zh) 用于半导体芯片测试的 uid 写入系统及方法
CN106571165B (zh) 一种ddr器件读写信号的测试方法及装置
CN103336935A (zh) 一种探针卡识别装置和方法
CN106990343B (zh) 电子元器件的测试方法及系统
JP2013140549A (ja) 半導体試験装置、半導体試験方法及びそのプログラム
CN102163461A (zh) 一种提高eeprom良率和读取可靠性的方法
CN103852675A (zh) 一种具有气动探针的在线测试治具
CN100592097C (zh) 具有板上表征单元的ic
CN108573736B (zh) 一种存储器芯片初始操作电压配置方法及装置
CN105679690A (zh) 提高测试晶圆使用寿命的方法
KR101034661B1 (ko) 2개의 로딩 메모리를 이용한 메모리 디바이스의 테스트 방법 및 그 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address