CN108615543A - 用于离散量信号处理芯片的自检方法 - Google Patents

用于离散量信号处理芯片的自检方法 Download PDF

Info

Publication number
CN108615543A
CN108615543A CN201611140778.8A CN201611140778A CN108615543A CN 108615543 A CN108615543 A CN 108615543A CN 201611140778 A CN201611140778 A CN 201611140778A CN 108615543 A CN108615543 A CN 108615543A
Authority
CN
China
Prior art keywords
test
self
reg
output data
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611140778.8A
Other languages
English (en)
Inventor
刘敏侠
田泽
邵刚
王晋
郭蒙
龙强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautics Computing Technique Research Institute of AVIC
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201611140778.8A priority Critical patent/CN108615543A/zh
Publication of CN108615543A publication Critical patent/CN108615543A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1206—Location of test circuitry on chip or wafer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明涉及芯片可靠性设计中的方法。针对芯片设计中因引脚有限、小型化要求等限制，内部很多关键电路难以测试和检测，当多路离散量信号处理时电路复杂，出现故障时难以快速有效定位问题，提出了一种自定义的高可靠性自测试电路，达到上电自测试的目的。一种用于离散量信号处理芯片的自检方法，当电路上电启动时对内部的基准模块、比较器及输出通路进行检测，当输出数据与预期一致时电路可进入正常工作模式，当输出数据与预期不一致时通过fault信号指示出来，数据输出端口相应的指示具体的哪一路信号出错发起自检，分别包括“0/1”和“1/0”两种方式。本发明提出的自检电路减少外围电路的硬件开销，并且不会对芯片内部电路产生误操作和干扰。

Description

用于离散量信号处理芯片的自检方法
技术领域
本发明属于电子电路设计领域，涉及芯片可靠性设计中用于离散量信号处理芯片的自检方法。
背景技术
针对离散量信号处理芯片设计中因引脚有限、小型化要求等限制，芯片内部很多关键电路难以测试和检测，影响芯片的使用。
发明内容
本发明的目的是提出一种用于离散量信号处理芯片的自检方法，达到上电自检测芯片是否存在故障的目的。
本发明的技术方案：依照本发明的自检电路和方法实施可有效对n路离散量信号处理芯片进行自动检测和故障指示。
一种用于离散量信号处理芯片的自检方法，当电路上电启动时对内部的基准模块、比较器及输出通路进行检测，当输出数据与预期一致时电路可进入正常工作模式，当输出数据与预期不一致时通过fault信号指示出来，数据输出端口相应的指示具体的哪一路信号出错发起自检，分别包括“0/1”和“1/0”两种方式，具体包括下列步骤，
“0/1”自检按照以下步骤进行：
1)“0/1”自检寄存器位配置成功后，发出自检使能信号test_en＝1，并屏蔽离散量输入端口；
2)启动低边自检使能test_lo＝1，同时发出“0”自检控制信号test_sel0_reg＝1，test_sel1_reg＝0；
3)若输出数据td<n:0>不全部为“0”，则将fault引脚置为“1”，终止自检；若输出数据td<n:0>数据全部为“0”，
表示自检数据正确，可进行下一步；
4)发出“1”自检控制信号test_sel0_reg＝0，test_sel1_reg＝1；
5)若输出数据td<n:0>不全部为“1”，则将fault引脚置为“1”，终止自检；若输出数据td<n:0>全部为“1”，表示自检数据正确，可进行下一步；
6)启动高边自检使能(test_hi＝1)，同时发出“0”自检控制信号test_sel0_reg＝1，test_sel1_reg＝0；
7)重复步骤3)，4)和5)一次，之后进行下一步；
8)将fault引脚置为“0”，表示此次自检无错，设置“0/1”＝0；
“1/0”自检按照以下步骤进行：
1)“1/0”自检寄存器位配置成功后，发出自检使能信号test_en＝1，并封锁离散量输入端口；
2)启动低边自检使能test_lo＝1，同时发出“1”自检控制信号test_sel0_reg＝0，test_sel1_reg＝1；
3)若输出数据td<n:0>不全部为“1”，则将fault引脚置为“1”，终止自检；若输出数据td<n:0>全部为“1”，表示自检数据正确，可进行下一步；
4)发出“0”自检控制信号test_sel0_reg＝1，test_sel1_reg＝0)
5)若输出数据td<n:0>不全部为“0”，则将fault引脚置为“1”，终止自检；若输出数据td<n:0>全部为“0”，表示自检数据正确，可进行下一步；
6)启动高边自检使能test_hi＝1，同时发出“1”自检控制信号test_sel0_reg＝0，test_sel1_reg＝1；
7)重复步骤3)，4)和5)一次，之后进行下一步；
8)将fault引脚置为“0”，表示此次自检无错，设置“1/0”＝0。
本发明具有的优点效果：
1.本发明提出的自检测方法可有效实现多路离散量信号处理时的故障检测，具有可靠性高、操作简单、使用方便的特点；
2.本发明提出的自检电路减少外围电路的硬件开销，并且不会对芯片内部电路产生误操作和干扰；
3.本发明提出的自检方法可实现0/1和1/0自检。
附图说明
图1为自检状态图，
图2为自检时序图。
具体实施方式
本发明用于离散量信号处理芯片的自检方法，当电路上电启动时对内部的基准模块、比较器及输出通路进行检测，当输出数据与预期一致时电路可进入正常工作模式，当输出数据与预期不一致时通过fault信号指示出来，数据输出端口相应的指示具体的哪一路信号出错发起自检，分别包括“0/1”和“1/0”两种方式，具体包括下列步骤，
“0/1”自检按照以下步骤进行：
1)“0/1”自检寄存器位配置成功后，发出自检使能信号(test_en＝1)，并屏蔽离散量输入端口；
2)启动低边自检使能(test_lo＝1)，同时发出“0”自检控制信号(test_sel0_reg＝1，test_sel1_reg＝0)；
3)若输出数据td<n:0>不全部为“0”，则将fault引脚置为“1”，终止自检；若输出数据td<n:0>数据全部为“0”，表示自检数据正确，可进行下一步；
4)发出“1”自检控制信号(test_sel0_reg＝0，test_sel1_reg＝1)；
5)若输出数据td<n:0>不全部为“1”，则将fault引脚置为“1”，终止自检；若输出数据td<n:0>全部为“1”，表示自检数据正确，可进行下一步；
6)启动高边自检使能(test_hi＝1)，同时发出“0”自检控制信号(test_sel0_reg＝1，test_sel1_reg＝0)；
7)重复步骤3)，4)和5)一次，之后进行下一步；
8)将fault引脚置为“0”，表示此次自检无错，设置“0/1”＝0；
“1/0”自检按照以下步骤进行：
1)“1/0”自检寄存器位配置成功后，发出自检使能信号(test_en＝1)，并封锁离散量输入端口；
2)启动低边自检使能(test_lo＝1)，同时发出“1”自检控制信号(test_sel0_reg＝0，test_sel1_reg＝1)；
3)若输出数据td<n:0>不全部为“1”，则将fault引脚置为“1”，终止自检；若输出数据td<n:0>全部为“1”，表示自检数据正确，可进行下一步；
4)发出“0”自检控制信号(test_sel0_reg＝1，test_sel1_reg＝0)；
5)若输出数据td<n:0>不全部为“0”，则将fault引脚置为“1”，终止自检；若输出数据td<n:0>全部为“0”，表示自检数据正确，可进行下一步；
6)启动高边自检使能(test_hi＝1)，同时发出“1”自检控制信号(test_sel0_reg＝0，test_sel1_reg＝1)；
7)重复步骤3)，4)和5)一次，之后进行下一步；
8)将fault引脚置为“0”，表示此次自检无错，设置“1/0”＝0。
最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (1)

1.一种用于离散量信号处理芯片的自检方法，其特征在于，当电路上电启动时对内部的基准模块、比较器及输出通路进行检测，当输出数据与预期一致时电路可进入正常工作模式，当输出数据与预期不一致时通过fault信号指示出来，数据输出端口相应的指示具体的哪一路信号出错发起自检，分别包括“0/1”和“1/0”两种方式，具体包括下列步骤，
“0/1”自检按照以下步骤进行：
1)“0/1”自检寄存器位配置成功后，发出自检使能信号(test_en＝1)，并屏蔽离散量输入端口；
2)启动低边自检使能(test_lo＝1)，同时发出“0”自检控制信号(test_sel0_reg＝1，test_sel1_reg＝0)；
3)若输出数据td<n:0>不全部为“0”，则将fault引脚置为“1”，终止自检；若输出数据td<7:0>数据全部为“0”，表示自检数据正确，可进行下一步；
4)发出“1”自检控制信号(test_sel0_reg＝0，test_sel1_reg＝1)；
5)若输出数据td<n:0>不全部为“1”，fault引脚为“1”，终止自检；若输出数据td<7:0>全部为“1”，表示自检数据正确，可进行下一步；
6)启动高边自检使能(test_hi＝1)，同时发出“0”自检控制信号(test_sel0_reg＝1，test_sel1_reg＝0)；
7)重复步骤3)，4)和5)一次，之后进行下一步；
8)将fault引脚置为“0”，表示此次自检无错，设置“0/1”＝0；
“1/0”自检按照以下步骤进行：
1)“1/0”自检寄存器位配置成功后，发出自检使能信号(test_en＝1)，并封锁离散量输入端口；
2)启动低边自检使能(test_lo＝1)，同时发出“1”自检控制信号(test_sel0_reg＝0，test_sel1_reg＝1)；
3)若输出数据td<7:0>不全部为“1”，则将fault引脚置为“1”，终止自检；若输出数据td<7:0>全部为“1”，表示自检数据正确，可进行下一步；
4)发出“0”自检控制信号(test_sel0_reg＝1，test_sel1_reg＝0)；
5)若输出数据td<7:0>不全部为“0”，fault引脚为“1”，终止自检；若输出数据td<7:0>全部为“0”，表示自检数据正确，可进行下一步；
6)启动高边自检使能(test_hi＝1)，同时发出“1”自检控制信号(test_sel0_reg＝0，test_sel1_reg＝1)；
7)重复步骤3)，4)和5)一次，之后进行下一步；
8)将fault引脚置为“0”，表示此次自检无错，设置“1/0”＝0。
CN201611140778.8A 2016-12-12 2016-12-12 用于离散量信号处理芯片的自检方法 Pending CN108615543A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611140778.8A CN108615543A (zh) 2016-12-12 2016-12-12 用于离散量信号处理芯片的自检方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611140778.8A CN108615543A (zh) 2016-12-12 2016-12-12 用于离散量信号处理芯片的自检方法

Publications (1)

Publication Number Publication Date
CN108615543A true CN108615543A (zh) 2018-10-02

Family

ID=63657564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611140778.8A Pending CN108615543A (zh) 2016-12-12 2016-12-12 用于离散量信号处理芯片的自检方法

Country Status (1)

Country Link
CN (1) CN108615543A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110542848A (zh) * 2019-09-20 2019-12-06 天津津航计算技术研究所 基于微型继电器的离散量采集上电bit自检测电路
CN116612804A (zh) * 2023-07-19 2023-08-18 芯天下技术股份有限公司 一种芯片崩边检测电路及存储芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517639A (en) * 1982-05-13 1985-05-14 The Boeing Company Fault scoring and selection circuit and method for redundant system
US7757135B2 (en) * 2006-09-11 2010-07-13 Mentor Graphics Corporation Method and apparatus for storing and distributing memory repair information
CN103065687A (zh) * 2012-12-28 2013-04-24 山东华芯半导体有限公司 并行检测集成电路中ram生产缺陷的方法
CN103853695A (zh) * 2013-12-10 2014-06-11 中国航空工业集团公司第六三一研究所 一种离散量的上电自检电路
CN104412327A (zh) * 2013-01-02 2015-03-11 默思股份有限公司 内建自测试以及修复装置及方法
CN105489247A (zh) * 2014-09-16 2016-04-13 北京兆易创新科技股份有限公司 一种存储器芯片的测试方法和装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517639A (en) * 1982-05-13 1985-05-14 The Boeing Company Fault scoring and selection circuit and method for redundant system
US7757135B2 (en) * 2006-09-11 2010-07-13 Mentor Graphics Corporation Method and apparatus for storing and distributing memory repair information
CN103065687A (zh) * 2012-12-28 2013-04-24 山东华芯半导体有限公司 并行检测集成电路中ram生产缺陷的方法
CN104412327A (zh) * 2013-01-02 2015-03-11 默思股份有限公司 内建自测试以及修复装置及方法
CN103853695A (zh) * 2013-12-10 2014-06-11 中国航空工业集团公司第六三一研究所 一种离散量的上电自检电路
CN105489247A (zh) * 2014-09-16 2016-04-13 北京兆易创新科技股份有限公司 一种存储器芯片的测试方法和装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110542848A (zh) * 2019-09-20 2019-12-06 天津津航计算技术研究所 基于微型继电器的离散量采集上电bit自检测电路
CN110542848B (zh) * 2019-09-20 2021-07-20 天津津航计算技术研究所 基于微型继电器的离散量采集上电bit自检测电路
CN116612804A (zh) * 2023-07-19 2023-08-18 芯天下技术股份有限公司 一种芯片崩边检测电路及存储芯片
CN116612804B (zh) * 2023-07-19 2023-10-10 芯天下技术股份有限公司 一种芯片崩边检测电路及存储芯片

Similar Documents

Publication Publication Date Title
US8868989B2 (en) System for testing error detection circuits
TW201600998A (zh) 偵測錯誤注入的方法與裝置
CN104579313B (zh) 一种基于配置帧的在轨sram型fpga故障检测与修复方法
CN103399254A (zh) 板卡在位的检测方法及装置
US11828787B2 (en) Eye diagram capture test during production
US20100228892A1 (en) System and method for detecting the status of a universal serial bus port of a mobile phone
CN104572385A (zh) 存储器故障检测系统及方法
US9476937B2 (en) Debug circuit for an integrated circuit
CN107783788A (zh) 开机前检测装置及检测后开机的方法
JP2016510498A (ja) データ依存型回路経路応答を使用する一意でクローン化不能なプラットフォーム識別子
CN105760612A (zh) 用于硅后芯片验证的断言检测装置、方法、系统、芯片
CN104951698A (zh) 能检测不活跃硬件木马的电路安全可测性设计方法及对硬件木马的检测方法
CN110658400A (zh) 基于嵌入式的测试方法、微控制器和系统
US20190242941A1 (en) Methods and Apparatus for Testing an Integrated Circuit
CN108615543A (zh) 用于离散量信号处理芯片的自检方法
EP4080367A1 (en) Testing of lockstep architecture in system-on-chips
CN104123212B (zh) Usb芯片的系统测试方法
US8938365B2 (en) Clock fault detector
US20190267973A1 (en) Semiconductor integrated circuit adapted to scan testing, and method of designing the same
US20180277234A1 (en) Failure prevention of bus monitor
CN108254644A (zh) Esd检测装置、系统及方法
US20090160488A1 (en) Apparatus and method for clock signal synchronization in JTAG testing in systems having modules processing clock signals at different rates
JP6062795B2 (ja) 半導体装置
CN113129991A (zh) 用于rombist测试的芯片安全防护方法和电路
US20150082109A1 (en) Detecting defects in a processor socket

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181002