CN105453242B - 半导体检查方法、半导体检查装置以及半导体元件的制造方法 - Google Patents

半导体检查方法、半导体检查装置以及半导体元件的制造方法 Download PDF

Info

Publication number
CN105453242B
CN105453242B CN201380078836.7A CN201380078836A CN105453242B CN 105453242 B CN105453242 B CN 105453242B CN 201380078836 A CN201380078836 A CN 201380078836A CN 105453242 B CN105453242 B CN 105453242B
Authority
CN
China
Prior art keywords
mentioned
semiconductor
defect
dislocation
secondary electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380078836.7A
Other languages
English (en)
Other versions
CN105453242A (zh
Inventor
木村嘉伸
津野夏规
太田洋也
山田廉
山田廉一
滨村浩孝
大野俊之
冲野泰之
毛利友纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN105453242A publication Critical patent/CN105453242A/zh
Application granted granted Critical
Publication of CN105453242B publication Critical patent/CN105453242B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)

Abstract

在本发明的半导体检查装置的半导体检查方法中，选择入射能量和负电位来进行控制，向晶圆的检查面扫描一次电子而检测二次电子，取得第一检查图像，通过基于预先确定的二次电子的信号量的阈值的图像处理，判别包含在第一检查图像中的宏观缺陷、层叠缺陷、基面位错和贯通位错。另外，选择入射能量和正电位来进行控制，向晶圆的检查面扫描一次电子而检测二次电子，取得第二检查图像，通过基于预先确定的二次电子的信号量的阈值的图像处理，判别包含在第二检查图像中的点形状图形的贯通螺旋位错。

Description

半导体检查方法、半导体检查装置以及半导体元件的制造 方法
技术领域
本发明涉及一种半导体晶圆的检查技术，特别涉及在使用了带电粒子束的半导体检查技术中检测并判别单晶晶圆或形成了外延层的单晶晶圆的缺陷的检查方法和检查装置。进而，本发明涉及使用了该检查技术的半导体元件的制造方法。
背景技术
在使用半导体晶圆形成的半导体元件中，半导体晶圆的宏观缺陷(形态缺陷)(凹凸、三角缺陷、微管、圆帽、彗形、沉降、台阶聚并)、结晶缺陷(贯通螺旋位错、贯通刃型位错、层叠缺陷)对元件的性能、生产率、可靠性产生很大影响。特别在电力控制用半导体元件所使用的碳化硅晶圆中，包含宏观缺陷、结晶缺陷，在制作半导体元件之前检查晶圆的缺陷是极其重要的。因此，非破坏地进行检查，不由于检查对元件制作产生影响成为条件。
碳化硅晶圆难以如硅晶圆那样通过熔融法形成，而通过升华法和化学气相生长法使其结晶生长。因此，消除结晶缺陷，在现有技术中是极其困难的，存在103cm-2～104cm-2的密度的贯通位错(贯通刃型位错、贯通螺旋位错)、位错密度为1cm-2以下的基面缺陷(基面位错、层叠缺陷)。另外，除了结晶缺陷以外，在位错密度1cm-2以下存在反映了表面形态的宏观缺陷。能够通过使用了光学显微镜的方法对宏观缺陷进行检查测量。另外，通过研究晶圆的平坦化技术、外延生长技术来抑制宏观缺陷的产生的技术正在发展。
在晶圆面内分割为约1mm×1mm～5mm×5mm的芯片的区域中制作电力控制用的半导体元件。因此，存在包含上述基面缺陷、上述宏观缺陷的芯片和不包含的芯片。另一方面，在芯片中包含102～103个上述贯通位错。
在上述的晶圆的材料中，大多使用碳化硅晶圆和氮化镓晶圆。碳化硅晶圆大多使用碳化硅晶圆、或在碳化硅晶圆上形成了碳化硅外延膜的晶圆。另外，氮化镓晶圆大多使用在硅晶圆、蓝宝石晶圆、或氮化硅晶圆上进行外延生长所得的晶圆。另外，在碳化硅晶圆或氮化镓晶圆中，检查上述的宏观缺陷、结晶缺陷也是重要的。以下，说明与碳化硅晶圆的缺陷检查相关的背景技术。此外，如果没有特别说明，则在氮化镓晶圆中也同样。
例如，作为检查宏观缺陷的方法，已知微分干涉显微镜、激光散射方式的光学检查法。即使是结晶缺陷，只要在表面的形态上有特征，该方法就能够进行检查(参照专利文献1)。另外，作为检查结晶缺陷的方法，已知X射线地形学(参照专利文献2)、透射电子显微镜法、蚀刻坑法。其中，透射电子显微镜法和蚀刻坑法是破坏晶圆的检查法，无法用于非破坏检查。另外，在通过光进行检测的方法的情况下，分辨率受到光的波长限界的制约。
现有技术文献
专利文献
专利文献1：日本特开2011-211035号公报
专利文献2：日本特开2009-44083号公报
发明内容
发明要解决的问题
在使用了碳化硅晶圆等单晶晶圆和形成了外延层的单晶晶圆的半导体元件等装置中，为了提高装置的性能、生产率、可靠性，需要高精度地检测表面的凹凸缺陷、台阶聚并等宏观缺陷、贯通位错、层叠缺陷等结晶缺陷并分类。
进而，需要了解各种缺陷对半导体元件性能的影响。特别需要将成为半导体元件的初始特性、可靠性的不良的原因的缺陷区别为致命(killer)缺陷(致命的缺陷)。为了在元件制造的后工序中筛选包含不良元件的芯片，需要预先知道晶圆内的致命缺陷的坐标和大小。
另外，在上述晶圆中存在面密度为103cm-2～104cm-2的贯通位错。因此，需要管理元件区域内的位错密度。另外，在电力控制用半导体元件中，贯通位错与电流的方向一致，因此对漂移层施加的影响小，但在接合界面处，有可能引起耐压不良。即，在贯通位错的检查中，除了知道位错的坐标以外，还需要知道电气特性，判断贯通位错是否是致命缺陷。
基于光学方法的缺陷检查是基于形状异常的信号。如上述的专利文献1那样，如果在结晶缺陷中也存在形状异常，则能够进行检测，但在没有形状异常的情况下，无法进行检查。透射电子显微镜法、蚀刻坑法能够高灵敏度、高分辨率地检查结晶缺陷，但为了检查而对试样进行加工、或使其浸蚀在药液中进行蚀刻，因此有时无法非破坏地检查。
因此，本发明解决上述的问题，其代表性的目的在于：提供一种能够非破坏地测量致命缺陷的大小和坐标、贯通位错的密度以及贯通位错是否是致命缺陷，并在半导体元件制造的前工序中筛选不良芯片的检查方法和检查装置，进而提供缺陷对元件特性没有影响的半导体元件的制造方法。
根据本说明书的记述和附图，能够了解本发明的上述以及其他目的和新的特征。
用于解决问题的手段
如果简单地说明在本申请中公开的发明中的代表性技术方案的概要，则如下。
(1)代表性的半导体检查方法是使用半导体检查装置检查半导体晶圆的半导体检查方法，所述半导体检查装置检测通过向半导体晶圆照射带电粒子束而产生的二次电子并进行图像处理，检查所述半导体晶圆。上述半导体晶圆是单晶晶圆或形成了外延层的晶圆。
上述半导体检查方法包括：向设置在上述半导体晶圆和物镜之间的相对电极施加以上述半导体晶圆的电位为基准的正电位或负电位的第一步骤；根据上述带电粒子束和上述二次电子的电流量，计算二次电子释放率的第二步骤；决定上述二次电子释放率比1大的入射能量、在上述入射能量下上述二次电子释放率比1小的上述负电位、以及上述二次电子释放率比1大的上述正电位的第三步骤；选择上述入射能量和上述负电位的第四步骤；在上述第四步骤后执行，向上述半导体晶圆的检查面扫描上述带电粒子束，检测上述二次电子的第五步骤；取得通过上述第五步骤得到的第一检查图像，根据预先确定的上述二次电子的信号量的阈值，判别包含在上述第一检查图像中的宏观缺陷、层叠缺陷、基面位错和贯通位错的第六步骤。
(2)代表性的半导体检查装置具备：带电粒子枪，其产生带电粒子束；试样支架，其支承试样；偏向部，其向试样面扫描上述带电粒子束；检测器，其检测通过向上述试样照射上述带电粒子束而产生的二次电子；图像处理部，其将来自上述检测器的输出作为图像进行处理；试样电位控制部，其控制上述试样的电位；相对电极，其设置在上述试样和物镜之间；电源部，其向上述相对电极施加以上述试样的电位为基准的正电位或负电位；释放率计算部，其根据上述带电粒子束和上述二次电子的电流量，计算二次电子释放率；计算部，其根据上述释放率计算部的输出，决定上述二次电子释放率比1大的入射能量、在上述入射能量中上述二次电子释放率比1小的上述负电位、以及上述二次电子释放率比1大的上述正电位；控制部，其根据上述试样的测定条件，控制上述入射能量和上述正电位或上述负电位向上述相对电极的施加。
上述试样是单晶晶圆、或形成了外延层的晶圆。上述控制部控制上述带电粒子束使得成为上述入射能量、并且向上述相对电极施加上述负电位，并进行控制使得向上述试样的检查面扫描该带电粒子束而检测上述二次电子。上述图像处理部取得通过上述控制部的控制而得到的第一检查图像，根据预先确定的上述二次电子的信号量的阈值，判别包含在上述第一检查图像中的宏观缺陷、层叠缺陷、基面位错、贯通位错。
(3)代表性的半导体元件的制造方法是使用了单晶晶圆或形成了外延层的晶圆的半导体元件的制造方法。上述半导体元件的制造方法在上述晶圆上设定格子状的芯片区域，使用上述(1)记载的半导体检查方法，指定包含上述宏观缺陷、上述层叠缺陷、上述基面位错的芯片，筛选该指定的芯片。
发明效果
如果简单地说明通过在本申请中公开的发明中的代表性的发明得到的效果，则如下。
即，代表性的效果是能够区别地检测出多种缺陷，能够确定重要度高的缺陷及其坐标，抽出应该筛选的芯片。
附图说明
图1是表示本发明的一个实施方式的半导体检查装置的一个例子的结构图。
图2是表示图1的半导体检查装置的半导体检查方法的检查流程的一个例子的图。
图3是表示图1的半导体检查装置的GUI的一个例子的图。
图4是说明在图2的半导体检查方法中确定电子光学条件的一个例子的图。
图5是说明在图2的半导体检查方法中晶圆的检查方法的一个例子的图。
图6A是说明在图2的半导体检查方法中检查出缺陷的图像的一个例子的图。
图6B是说明在图2的半导体检查方法中检查出第一缺陷群的缺陷的图像处理的一个例子的图。
图6C是说明在图2的半导体检查方法中检查出第二缺陷群的缺陷的图像处理的一个例子的图。
图6D是说明在图2的半导体检查方法中检查出第一缺陷群的缺陷的其他图像的一个例子的图。
图7A是说明在图2的半导体检查方法中第一缺陷群的缺陷分布的一个例子的图。
图7B是说明在图2的半导体检查方法中第一缺陷群的判别分布的一个例子的图。
图8是说明在图2的半导体检查方法中第二缺陷群的缺陷分布的一个例子的图。
图9A是说明在图2的半导体检查方法中判别第二缺陷群的缺陷特性分析中的贯通螺旋位错和贯通刃型位错的一个例子的图。
图9B是说明在图2的半导体检查方法中贯通位错的对比度的轮廓的一个例子的图。
图10A是说明在图2的半导体检查方法中在存在供体离子和电子的n型半导体中形成了贯通位错时的一个例子的图。
图10B是说明图10A的能带的一个例子的图。
图11是说明使用了图1的半导体检查装置和图2的半导体检查方法的半导体元件的制造方法的一个例子的图。
图12是说明在图11的半导体元件的制造方法中芯片的一个例子的图。
图13是说明在图11的半导体元件的制造方法中第一缺陷群的缺陷分布的一个例子的图。
具体实施方式
在以下的实施方式中，为了方便，在必要时分割为多个段或实施方式地进行说明，但除了特别明示的情况以外，它们并不是相互无关的，具有一方是另一方的一部分或全部的变形例子、细节、补充说明等关系。另外，在以下的实施方式中，在提及要素的数等(包含个数、数值、量、范围等)的情况下，除了特别明示的情况以及原理上明确地限定于特定的数的情况等以外，并不限于该特定的数，也可以是特定的数以上或以下。
进而，在以下的实施方式中，其构成要素(也包含要素步骤等)，除了特别明示的情况、以及认为在原理上显然必需的情况等，当然并不一定是必需的。同样，在以下的实施方式中，在提及构成要素等的形状、位置关系等时，除了特别明示的情况以及认为在原理上显然并非如此的情况等以外，实质上包含与该形状等近似或类似的情况等。对上述数值和范围也同样。
[实施方式的概要]
首先，说明实施方式的概要。在本实施方式的概要中，作为一个例子在括号内附加实施方式的对应的构成要素、符号等进行说明。
(1)本实施方式的代表性的半导体检查方法是使用半导体检查装置(半导体检查装置1)检查半导体晶圆的半导体检查方法(图2)，上述半导体检查装置检测通过向半导体晶圆(晶圆21)照射带电粒子束而产生的二次电子并进行图像处理，检查上述半导体晶圆。上述半导体晶圆是单晶晶圆或形成了外延层的晶圆。
上述半导体检查方法包括：向设置在上述半导体晶圆和物镜之间的相对电极施加以上述半导体晶圆的电位为基准的正电位或负电位的第一步骤(S45)；根据上述带电粒子束和上述二次电子的电流量，计算二次电子释放率的第二步骤(S45)；决定上述二次电子释放率比1大的入射能量、在上述入射能量中上述二次电子释放率比1小的上述负电位、以及上述二次电子释放率比1大的上述正电位的第三步骤(S45)；选择上述入射能量和上述负电位的第四步骤(S46)；在上述第四步骤后执行，向上述半导体晶圆的检查面扫描上述带电粒子束，检测上述二次电子的第五步骤(S46)；取得在上述第五步骤中得到的第一检查图像，根据预先确定的上述二次电子的信号量的阈值，判别包含在上述第一检查图像中的宏观缺陷、层叠缺陷、基面位错、贯通位错的第六步骤(S47～S52)。
(2)本实施方式的代表性的半导体检查装置具备：带电粒子枪(电子枪11)，其产生带电粒子束；试样支架(晶圆支架20)，其支承试样(晶圆21)；偏向部(偏向器15)，其向试样面扫描上述带电粒子束；检测器(检测器14)，其检测通过向上述试样照射上述带电粒子束而产生的二次电子；图像处理部(图像处理部30)，其将来自上述检测器的输出作为图像进行处理；试样电位控制部(阻滞电压控制部26)，其控制上述试样的电位；相对电极(相对电极16)，其设置在上述试样和物镜(物镜13)之间；电源部(电极控制部27)，其向上述相对电极施加以上述试样的电位为基准的正电位或负电位；释放率计算部(计算部38)，其根据上述带电粒子束和上述二次电子的电流量，计算二次电子释放率；计算部(计算部38)，其根据上述释放率计算部的输出，计算上述二次电子释放率比1大的入射能量、在上述入射能量中上述二次电子释放率比1小的上述负电位、以及上述二次电子释放率比1大的上述正电位；控制部(整体控制部37)，其根据上述试样的测定条件，控制上述入射能量和上述正电位或上述负电位向上述相对电极的施加。
上述试样是单晶晶圆、或形成了外延层的晶圆。上述控制部控制上述带电粒子束使得成为上述入射能量、并且向上述相对电极施加上述负电位，并进行控制使得向上述试样的检查面扫描该带电粒子束而检测上述二次电子。上述图像处理部取得通过上述控制部的控制而得到的第一检查图像，根据预先确定的上述二次电子的信号量的阈值，判别包含在上述第一检查图像中的宏观缺陷、层叠缺陷、基面位错、贯通位错。
(3)本实施方式的代表性的半导体元件的制造方法是使用了单晶晶圆、或形成了外延层的晶圆的半导体元件的制造方法。上述半导体元件的制造方法在上述晶圆上设定格子状的芯片区域，使用上述(1)记载的半导体检查方法，指定包含上述宏观缺陷、上述层叠缺陷、上述基面位错的芯片，筛选该指定的芯片。
以下，根据附图详细说明基于上述实施方式的概要的一个实施方式。此外，在用于说明一个实施方式的全部图中，原则上向相同的构件附加相同的符号，省略其重复的说明。
作为半导体检查装置，本发明能够适应于所有带电粒子束装置，但在本实施方式中，为了说明的方便，说明使用了作为带电粒子的一部分的电子的电子束装置。在理解为带电粒子束装置的情况下，将电子置换为带电粒子来参考本说明书的记载即可。此外，作为电子以外的带电粒子，例如考虑离子，在使用了离子的离子装置中也能够应用。
另外，在本实施方式中，作为应该检查的单晶晶圆，使用碳化硅晶圆或形成了外延层的碳化硅晶圆。另外，作为单晶晶圆，也可以使用在硅晶圆上形成的晶圆。
另外，也可以用于在上述外延层上形成了杂质区域、或进行了表面加工的工艺晶圆。
另外，拍摄这些单晶晶圆、外延层、以及工艺层的二次电子图像，根据其对比度判别缺陷。尤其高精度地检测并分类宏观缺陷、基面缺陷、贯通位错。
即，在使用了带电粒子束的检查装置中，使用在晶圆和物镜之间设置电极，向电极施加正电位或负电位并能够取得图像的装置。测定二次电子释放率，确定带电粒子的能量。
首先，在负电位条件下取得图像(第一检查图像)。第一检查图像的亮区域是宏观缺陷、基面缺陷。另外，第一检查图像的暗点是贯通位错。接着，在正电位条件下取得图像(第二检查图像)。第二检查图像的暗点是贯通螺旋位错。从第一检查图像的暗点除去了第二检查图像的暗点后的暗点是贯通刃型位错。根据第一检查图像和第二检查图像的暗点的信号轮廓的宽度和晶圆的杂质浓度，能够测量贯通位错的带电状态。
[一实施方式]
使用图1～图13说明本实施方式的半导体检查方法、半导体检查装置以及半导体元件的制造方法。以下，按顺序说明半导体检查装置、该半导体检查装置的半导体检查方法、该半导体检查方法的检测第一缺陷群和第二缺陷群的方法、以及分析缺陷的特性的方法等。另外，最后说明使用了这些技术的半导体元件的制造方法。
<半导体检查装置>
首先，使用图1说明本实施方式的半导体检查装置。图1是表示该半导体检查装置的一个例子的结构图。在图1中，表示出基本形式的单晶晶圆或形成了外延层的单晶晶圆的检查装置。
本实施方式的半导体检查装置1由光学显微镜34、电子光学系统2、晶圆输送系统4、真空排气系统5、控制系统6、图像处理系统7和操作部8构成。
在电子光学系统2中具备电子枪11、会聚透镜12、物镜13、检测器14、偏向器15、相对电极16、反射板33等。电子枪11是释放一次电子9的电子枪。会聚透镜12是将一次电子9会聚的透镜。物镜13是对一次电子9进行光圈控制的透镜。检测器14是检测二次电子(或反射电子)10的检测器。偏向器15是使一次电子9偏向的偏向器。相对电极16是控制二次电子(或反射电子)10的轨道的电极。反射板33是向检测器14反射二次电子(或反射电子)10的反射板。
在电子光学系统2中还具备XY台19、晶圆支架20等。XY台19是在XY方向上移动晶圆支架20的台。晶圆支架20是保持应该检查的晶圆21的支架。
在晶圆输送系统4中具备将应该检查的晶圆21输送到电子光学系统2的晶圆支架20的输送机构等。在真空排气系统5中具备对电子光学系统2的内部进行真空排气的排气机构等。
在控制系统6中具备电子束控制部22、检测系统控制部23、偏向控制部24、电子透镜控制部25、阻滞电压控制部26、电极控制部27等。电子束控制部22是控制从电子枪11释放的电子束的控制部。检测系统控制部23是控制来自检测器14的检测信号的控制部。偏向控制部24是控制偏向器15的控制部。电子透镜控制部25是控制会聚透镜12和物镜13的控制部。阻滞电压控制部26是控制向晶圆支架20所保持的晶圆21施加的阻滞电压的控制部。电极控制部27是控制相对电极16的控制部。
在图像处理系统7中具备图像处理部30、图像存储部31等。图像处理部30是在将来自检测系统控制部23的检测信号变换为数字图像信号后进行图像信号处理来判定缺陷的处理部。图像存储部31是保存在图像处理部30中判定出的缺陷信息等的存储部。
在操作部8中具备进行输入输出操作的GUI(图形用户界面：图3)36、负责对输入输出操作的控制、半导体检查装置整体的控制的整体控制部37、计算二次电子释放率、入射能量、该入射能量下的负电位和正电位的计算部38等。
在GUI36中具备将晶圆21分割为芯片并指定芯片编号的输入部、输入掩模信息的输入部、输入晶圆21的杂质浓度的输入部等。还具备根据晶圆21的检查分类为第一缺陷群和第二缺陷群而输出的输出部、输出第一缺陷群的坐标和大小的输出部、提取包含第一缺陷群的坐标的芯片的输出部、输出第二缺陷群的缺陷密度的输出部、输出第二缺陷群的电气特性的输出部、提取应该筛选的芯片的输出部等。
计算部38是根据一次电子9和二次电子10的电流量计算二次电子释放率，并根据该二次电子释放率，计算二次电子释放率比1大的入射能量、在该入射能量下二次电子释放率比1小的负电位、以及二次电子释放率比1大的正电位的计算部。
在电子光学系统2的内部，通过真空排气系统5被真空排气为10-7～10-4Pa。从操作部8通过电子透镜控制部25控制会聚透镜12和物镜13。从操作部8通过偏向控制部24控制偏向器15。从操作部8通过电极控制部27控制相对电极16。
使用电子束控制部22从电子枪11释放的电子束的一次电子9在通过会聚透镜12会聚后，通过偏向器15偏向，通过物镜13到达应该检查的晶圆21的表面。通过一次电子9从晶圆21的表面释放的二次电子(或反射电子)10通过相对电极16设定正电压(VP)、或负电压(VN)而控制轨道。
应该检查的晶圆21被固定在晶圆支架20。另外，晶圆支架20能够通过XY台19在XY方向上移动。另外，通过阻滞电压控制部26向应该检查的晶圆21施加阻滞电压(Vr)。
二次电子(或反射电子)10以反射板33反射，输入到检测器14。检测器14检测输入的二次电子(或反射电子)10，将其检测信号输出到检测系统控制部23。检测系统控制部23向图像处理部30发送通过检测器14检测出的检测信号。在图像处理部30中，进行将通过检测器14检测出的检测信号变换为数字图像信号的AD变换，然后进行图像信号处理来进行判定缺陷的缺陷判定。将该判定出的缺陷信息(缺陷种类、大小、坐标)保存在图像存储部31中。
<半导体检查方法>
接着，使用图2参照图3～图4，说明上述半导体检查装置1的半导体检查方法。更具体地说，使用图1所示的半导体检查装置1，说明单晶晶圆或形成了外延层的单晶晶圆的检查流程。图2是表示该半导体检查装置的半导体检查方法的检查流程的一个例子的图。图3是表示半导体检查装置的GUI的一个例子的图。图4是说明确定半导体检查方法的电子光学条件(Ep、VP、VN)的一个例子的图。
首先，在检查信息的输入步骤(S40)中，向操作部8输入检查信息。通过图3所示的GUI(图形用户界面)36进行该检查信息的输入。能够通过下拉式、复选框(第一缺陷群检查项目输入栏131a、第二缺陷群检查项目输入栏131b)等列表地显示、或手动地直接输入检查信息130。
检查项目输入栏133输入希望检查的缺陷种类，例如表面的凸出(凹)缺陷、表面的凹坑(凸)缺陷、台阶聚并、圆帽缺陷、彗形缺陷、三角缺陷、基面位错、层叠缺陷、贯通螺旋位错、贯通刃型位错等。另外，用户也可以独自地追加缺陷项目。另外，也可以将宏观缺陷(表面的块斑(凹)缺陷、表面的凹坑(凸)缺陷、台阶堤、圆帽缺陷、彗形缺陷、三角缺陷)和基面缺陷(基面位错、层叠缺陷)定义为第一缺陷群并选择。另外，也可以将贯通位错(贯通螺旋位错、贯通刃型位错)定义为第二缺陷群并选择。
接着，向试样信息输入栏132输入希望检查的晶圆21的组分137a、晶圆大小137b、构造137c、晶圆特定区域的杂质浓度137d等。在图3的例子中，作为晶圆21的组分137a，有SiC(碳化硅)以及其他。作为晶圆大小137b，有3英寸、8英寸以及其他。作为构造137c，有单晶晶圆、带外延层的单晶晶圆。对于单晶晶圆输入厚度，对于带外延层的单晶晶圆输入外延层和单晶晶圆的各厚度。作为晶圆特定区域的杂质浓度137d，对激活、其他1、其他2的区域的每个区域，输入导电型的n型或p型、杂质浓度的值。
接着，在检查区域设定栏134中，进行用于设定检查区域的输入。检查区域可以是晶圆整个面。另外，也可以在GUI中将希望检查的区域分割为芯片135并选择。在进行选择的情况下，指定芯片编号。另外，也可以在芯片布局信息设定栏136中，输入基于元件制作工艺的掩模信息的布局并选择。另外，也可以直接输入坐标。
在如以上那样完成了检查信息130的输入后，通过指定(点击)设置在图3的GUI中的检查开始按键，依照整体控制部37和控制系统6的控制，自动地开始检查。另外，在希望中止检查的情况下，通过指定检查中止按键，能够中止检查。
接着，将应该检查的晶圆21设置到半导体检查装置1的晶圆输送系统4的晶圆盒中。可以将一枚或多枚检查晶圆设置到晶圆盒中。此外，该动作可以在检查信息130的输入(S40)的前后。
接着，在晶圆装载步骤(S41)中，将晶圆21装载到半导体检查装置1的XY台19上的晶圆支架20上。
接着，在电子光学条件设定步骤(S42)中，设定电子光学系统2的电子光学条件。电子光学条件有以下所述的Ep、VP、VN等。另外，根据上述检查信息130自动地确定这些条件。另外，也可以手动地输入。
接着，在电子束调整步骤(S43)中，对从电子枪11释放的电子束进行调整。电子束的调整是光学轴的调整、焦点、散焦等。也可以自动地进行电子束的调整。
接着，在晶圆定位步骤(S44)中，进行应该检查的晶圆21的定位。定位是使应该检查的晶圆21的坐标(Xsub，Ysub)和XY台19的坐标(Xs，Ys)一致。
接着，在校准步骤(S45)中进行校准。首先，使用图4说明决定入射能量Ep的方法。例如，将一次电子9的电流设为100pA，将电压Vp设为-10kV，将阻滞电压Vr设为-9.7V，将在硅晶圆上通过热氧化法形成的膜厚1微米的二氧化硅膜用作校正用试样。将校正用试样设置在XY台19的一部分。例如，设置在XY台19的角部。然后，首先向校正用试样照射一次电子9。这时，二氧化硅膜带正电，因此释放与一次电子9的电流量相等的二次电子10的电流。在此，二次电子10是所谓的“真的二次电子”和反射电子的和。这时，调整与检测二次电子10的检测器14连接的前置放大器的增益、偏置，例如将输出电压设定为1V。
接着，确认将一次电子9的电流设为200pA时的输出电压成为2V的情况，接着确认将一次电子9的电流设为50pA时的输出电压成为0.5V的情况，确认检测器14的线性。在没有得到线性的情况下，调整增益使得成为能够得到放大器的线性的输出电压。根据以上说明，能够从放大器的输出电压换算二次电子10的电流量。上述校准(S45)既可以自动地进行，也可以由用户自身制作配方来进行。
接着，向应该检查的晶圆21(在此为碳化硅单晶晶圆)照射一次电子9。将一次电子9的电流设为100pA，将Vp设为-10kV，使Vr从-9.9kV～0V可变，测量二次电子10的电流。自动或手动地进行测量。用二次电子电流/一次电子电流给出二次电子释放率(也称为全部电子释放率)。用(Vr-Vp)电子伏特(eV)给出一次电子9的能量。
图4是对二次电子释放率的入射能量(一次电子9的能量Ep)依存性进行绘图所得的二次电子释放率曲线64的一个例子。在图4中，横轴为一次电子9的能量Ep，纵轴为二次电子释放检测电压。将二次电子释放率为1的一次电子9的能量65作为基准能量E1，将63作为基准能量E2。对于来自检测器14的输出信号电压，基准信号电压为1V。Ep是比基准能量E1高、比基准能量E2低的能量，将Ep设定为1kV。二次电子释放检测电压61是1.8V。
接着，相对电极16的电位Vp为从检测器14侧引出二次电子10的电位，因此设定为2kV，相对电极16的电位VN是使二次电子释放检测电压比1V小的电压，设为使二次电子10返回到晶圆21的表面侧的电位，因此设定为(Vr-50V)。通过施加VN，二次电子释放检测电压62成为0.9V。即，61是VP条件下的二次电子释放检测电压，62是VN条件下的二次电子释放检测电压。
接着，在检查图像取得步骤(S46)中，取得检查图像。对于检查图像，根据检查信息130，移动XY台19，通过偏向器15使一次电子9向XY方向偏向，与一次电子9的偏向同步地通过检测器14取得二次电子10的信号，在图像处理部30中取得图像。XY台19的移动和一次电子9的偏向既可以独立进行，也可以联动。另外，也可以如使用图5后述的那样，使台移动方向75与一次电子9的电子束扫描方向74垂直，使一次电子9的偏向和XY台19的移动同步地取得二次电子10的信号。在此，对应该检查的晶圆21预先设定基准点，使台坐标(Xs，Ys)和一次电子扫描坐标(Xe，Ye)一致。用(Xs+Xe，Ys+Ye)给出晶圆坐标(Xsub，Ysub)。
接着，在检查处理图像输出步骤(S47)中，根据与来自检测器14的输出信号电压有关的上述基准信号电压，输出实施了阈值过滤的图像处理后的检查处理图像。
接着，在缺陷坐标提取步骤(S48)中，根据检查信息130，取得改变了电子光学条件的检查图像和检查处理图像，进行与缺陷对应的图形的取得、顶点坐标、重心坐标等缺陷坐标的提取。
接着，在缺陷分类步骤(S49)中，通过缺陷图形的图案识别来分类缺陷。
接着，在缺陷分布图制作步骤(S50)中，对各个缺陷自动地制作缺陷分布图。
接着，在缺陷分析步骤(S51)中，根据检查信息130的输入(S40)的值和检查图像，进行缺陷的密度、电气特性的分析处理。
可以通过本实施方式的半导体检查装置1的计算机进行上述检查处理图像输出、缺陷坐标提取、缺陷分类、缺陷图制作、缺陷分析的各处理。另外，也可以通过用网络连接的计算机进行处理。另外，也可以用网络连接多个检查装置，并行地检查多个检查晶圆。
接着，在检查结果输出步骤(S52)中，向操作部8输出检查结果。在图3所示的GUI36中进行检查结果的输出。作为检查结果，显示缺陷密度结果输出140、第一缺陷群的缺陷分布输出141、第二缺陷群的缺陷分布输出142、第二缺陷群的缺陷电气特性输出143等。作为缺陷密度结果输出140，对整个面、激活、其他1的每个区域，显示宏观缺陷、层叠缺陷、基面位错、贯通螺旋位错、贯通刃型位错的各缺陷密度。作为第二缺陷群的缺陷电气特性输出143，显示贯通螺旋位错、贯通刃型位错的各特性值。将在后面详细说明这些检查结果。
接着，在晶圆卸载步骤(S53)中，对检查晶圆进行卸载。然后，在有下一个检查晶圆的情况下，装载晶圆，进行上述检查。直到对全部的检查晶圆结束为止，重复进行上述处理。
<检测第一缺陷群的方法>
接着，参照图5、图6A、图6B、图6D、图7A、图7B，说明使用上述半导体检查装置1和半导体检查方法检测第一缺陷群的方法。更具体地说，说明使用图1所示的半导体检查装置1，通过图2所示的半导体检查方法，检测应该检查的单晶晶圆的第一缺陷群(宏观缺陷、基面位错、层叠缺陷)的方法。
图5是说明晶圆的检查方法的一个例子的图。在图5中，应该检查的检查晶圆70的导电型是n型。检查晶圆70的杂质浓度是2×1015cm-3。检查晶圆70的第一定向平面72是[1-100]方向，第二定向平面73是[-1-120]方向。将检查晶圆70的检查区域分割为格子状的芯片71。适合的是芯片71是一个半导体元件的制作区域。使第一定向平面72与XY台19的X方向一致，使第二定向平面73与XY台19的Y方向一致，将检查晶圆70固定在XY台19上。
为了将一次电子9的能量Ep设为1keV，将Vp设为-10kV，将Vr设为-9kV。将相对电极16的电位VN设定为-9.05kV。将一次电子9的电流设为100pA。通过偏向器15使一次电子9在X方向和Y方向上扫描检查晶圆70的表面。与一次电子9的扫描同步地取得二次电子10的信号。另外，也可以如图5那样，使一次电子9在Y方向(电子束扫描方向74)上扫描，使XY台19在X方向(台移动方向75)上扫描，与一次电子9的扫描和XY台19的移动同步地取得图像。另外，也可以使一次电子9在X方向上扫描，使XY台19在Y方向上扫描。
对检查晶圆70预先设定基准点，使台坐标(Xs，Ys)和一次电子扫描坐标(Xe，Ye)一致。用(Xs+Xe，Ys+Ye)给出晶圆坐标(Xsub，Ysub)。在检查晶圆70上加工了第一定向平面72、第二定向平面73的情况下，使XY台19的X方向与第一定向平面72的方向一致，使XY台19的Y方向与第二定向平面73的方向一致。在图3所示的GUI36的检查区域设定栏134中，设定与元件对应的芯片135。
图6A是说明检查出缺陷的图像的一个例子的图。图6B是说明检查出第一缺陷群的缺陷的图像处理的一个例子的图。图6D是说明检查出第一缺陷群的缺陷的其他图像的一个例子的图。
图6A是检查出晶圆的缺陷的检查图像中的一个。在图像中包含无法通过光学显微镜34检查的缺陷(贯通位错82、层叠缺陷80、基面位错81)。图6D是晶圆的其他位置的检查图像，86是使用本检查装置的光学显微镜34观察到的光学显微镜图像。与检测出的数百微米大小的宏观缺陷87、88的光学显微镜图像86对应的第一检查图像是91a、91b。即，光学显微镜图像86的缺陷部(宏观缺陷的端部87)和第一检查图像91a的缺陷部(宏观缺陷顶点部90)对应，同样，光学显微镜图像86的缺陷部(宏观缺陷88)和第一检查图像91b的缺陷部(宏观缺陷底边部89)对应。只通过本检查装置的光学显微镜34也能够检查宏观缺陷。
接着，进行图像处理。对于来自检测器14的输出检查信号电压，基准信号电压是1V。图6B是针对图6A的检查图像，对输出检查信号电压1.5V以上的信号进行阈值过滤处理而得到的第1A图像。图6D的检查图像91a和91b也同样地，通过对1.5V以上的信号进行阈值过滤处理，得到第1A图像。通过提取图6B所示的第1A图像的点形状图形84、多边形图形83，得到第一缺陷群的分布。点形状图形84表示基面位错81，多角形图形83表示层叠缺陷80。特别地还能够将100微米以上的图形提取为宏观缺陷。
图7A是说明第一缺陷群的缺陷分布的一个例子的图。图7B是说明第一缺陷群的判别分布的一个例子的图。
图7A是基面缺陷103(△标记)和宏观缺陷102(○标记)的第一缺陷群的缺陷分布101的输出。图7B是判别不包含第一缺陷群的缺陷的芯片104和包含第一缺陷群的缺陷的芯片105所得的分布的输出。在将芯片设定为6mm×6mm的情况下，全部芯片数是76个，其中能够将30个芯片判别为是合格品芯片，合格品率是39.4％。在将芯片设定为3mm×3mm的情况下，全部芯片数是304个，合格品芯片是238个，合格品率是78.2％。即，在电力控制用半导体元件中，如果额定电流增大，则需要增大芯片大小。通过本实施方式的检查，确定了与半导体元件的额定对应的晶圆质量。
<检测第二缺陷群的方法>
接着，参照图6C、图8说明使用上述半导体检查装置1和半导体检查方法检测第二缺陷群的方法。更具体地说，说明使用图6A所示的检查图像检测第二缺陷群的方法。第二缺陷群是贯通螺旋位错和贯通刃型位错。贯通位错单体并不成为致命缺陷，通过集合有可能成为致命缺陷。因此，在检查中评价芯片的缺陷密度。
图6C是说明检查出第二缺陷群的缺陷的图像处理的一个例子的图。图8是说明第二缺陷群的缺陷分布的一个例子的图。
在上述图6A的第一检查图像(贯通位错82)中，图6C是对输出检查信号电压0.5V以下的信号进行阈值过滤处理而得到的第1B图像。在图6C中，点形状图形85是贯通位错。图8是贯通位错的晶圆面内分布、即第二缺陷群的缺陷分布110。在图8中，放大111的芯片的结果是112的放大图(芯片的缺陷分布的放大图)。根据该图像处理和缺陷分布，得到贯通位错113的密度1.9×103cm-2。
<判别第二缺陷群的缺陷特性分析中的贯通螺旋位错和贯通刃型位错的方法>
接着，参照图9A，说明使用上述半导体检查装置1和半导体检查方法判别第二缺陷群的缺陷特性分析中的贯通螺旋位错和贯通刃型位错的方法。
图9A是说明判别第二缺陷群的缺陷特性分析中的贯通螺旋位错和贯通刃型位错的一个例子的图。在图9A中，120是在上述图5的检查条件下取得的与图6A不同的位置的第一检查图像。对此，取得将相对电极16的电位设为正、将VP设定为2kV时的第二检查图像。121是该取得的第二检查图像(与第一检查图像相同的位置)。
对第一检查图像120和相同位置的第二检查图像121进行比较。第一检查图像120的表示贯通螺旋位错的对比度122b和第二检查图像121的表示贯通螺旋位错的对比度123b是同等的对比度。在该情况下，通过使用了氢氧化钾的蚀刻法能够确认是贯通螺旋位错。另外，第一检查图像120的表示贯通刃型位错的对比度122a与第二检查图像121的表示贯通刃型位错的对比度123a有很大不同。在该情况下，通过使用了氢氧化钾的蚀刻法能够确认是贯通刃型位错。即，通过进行第一检查图像120和第二检查图像121的比较，能够判别贯通螺旋位错和贯通刃型位错。
在第一检查图像120和第二检查图像121中，也与上述图8同样地，根据对输出检查信号电压0.5V以下的信号进行阈值过滤处理而得到的图像，得到贯通螺旋位错和贯通刃型位错的分布。
根据以上的情况可知，第一检查图像的亮区域是宏观缺陷、基面缺陷，暗点是贯通位错。另外，可知第二检查图像的暗点是贯通螺旋位错。进而，可知从第一检查图像的暗点除去了第二检查图像的暗点后的暗点是贯通刃型位错。
<取得贯通位错的带电特性的方法>
接着，参照图9B、图10A、图10B，说明使用上述图9A的第一检查图像120和第二检查图像121取得贯通位错的带电特性的方法。
图9B是说明贯通位错的对比度的轮廓的一个例子的图。图10A是说明在存在供体离子和电子的n型半导体上形成了贯通位错时的一个例子的图。图10B是说明图10A的能带的一个例子的图。
在图9B中，124表示第一检查图像120的贯通位错的对比度的轮廓，125表示第二检查图像121的贯通位错的对比度的轮廓。作为暗点形状对比度的宽度127或129(轮廓的宽度)是耗尽区宽度。
在图10A中表示出在存在供体离子151和传导电子152的n型半导体上形成了贯通位错150时的示意图，图10B表示出其能带图。如果在比费米能级160深的位置形成位错的缺陷能级162，电子158被缺陷能级162捕获，则库伦能量增加，另外位错线近旁耗尽。在此，如图10A所示，以被位错捕获的电子154的平均间隔(a)155的等间隔捕获电子，形成耗尽半径(R)153的圆筒状的耗尽区。根据第一检查图像120和第二检查图像121的表示贯通位错的暗点形状对比度的轮廓测量耗尽半径R。
在图9B中示出表示贯通螺旋位错的对比度122b的线轮廓124和表示贯通刃型位错的对比度123a的线轮廓125。线轮廓124中的宽度(2R)127的R是325nm，线轮廓125中的宽度(2R)129的R是180nm。在此，线轮廓124、125的纵轴是缺陷SN，用(正常部分(背景)亮度-缺陷部分亮度)/(正常部分亮度的标准偏差)来定义。
使用在图9B中测定的R，求出电子阱的离子化能量E0。根据图10B，用式(1)给出E0。
[数学式1]
E0＝ΔEFT+ΔECF+qφ (1)
在此，ΔEFT是费米能级160和阱缺陷能级(Ed)162之间的能量差161，ΔECF是费米能级160和传导带156之间的能量差163，qφ是电位势垒159。此外，157表示价电子带。用式(2)给出ΔECF。
[数学式2]
在此，如果代入碳化硅的带隙Eg＝3.26eV，杂质浓度Nd＝7.85×1014/cm3，真性载流子浓度ni＝8.2×10-9/cm3，T＝300K，则得到ΔECF＝0.26eV。根据电荷中性条件，用式(3)给出被位错芯捕获的电子的线电荷密度Q0＝(Q/a)。
[数学式3]
Q0＝gNDπR2- (3)
用式(4)给出ΔEFT，用式(5)给出qφ。
[数学式4]
[数学式5]
根据以上，得到贯通螺旋位错(对比度122b)的电位势垒是0.29eV，贯通刃型位错(对比度123a)的电位势垒是0.05eV。将上述结果输出到上述图3所示的GUI36的第二缺陷群的缺陷电气特性输出143，可以在元件设计模拟中灵活使用，进行额定电流、额定电压的设计。
<半导体元件的制造方法>
接着，参照图11～图13，使用上述图1～图10的半导体检查装置1和半导体检查方法等，说明半导体元件的制造方法。更具体地说，说明没有因缺陷造成的特性影响的碳化硅半导体元件的制造方法。
图11是说明半导体元件的制造方法的一个例子的图。图12是说明芯片的一个例子的图。图13是说明第一缺陷群的缺陷分布的一个例子的图。
在图11的半导体元件的制造方法中，首先针对n型碳化硅晶圆180，使用上述图1的半导体检查装置和图2的半导体检查方法，进行取得第一缺陷群的缺陷分布的第一检查步骤。
接着，在n型碳化硅晶圆180的表面上，通过化学气相生长法等形成n-型碳化硅外延层181。针对该碳化硅外延层181，使用上述图1的半导体检查装置和图2的半导体检查方法，进行取得第一缺陷群的缺陷分布的第二检查步骤。确认在碳化硅晶圆180的缺陷中基面缺陷减少了。这时，在基面缺陷同等或增加了的情况下，改变外延生长条件。
另外，从形成了外延层的晶圆开始半导体元件的制造的情况下，在第二检查步骤中，取得第一缺陷群的缺陷分布，根据芯片大小取得使用上述图7B说明的合格品率。在制造中不使用合格品率不满足规定的晶圆。合格品率适合的是90％以上。换言之，对于芯片的大小，理想的是将芯片的大小确定得使缺陷芯片为10％以下。
接着，为了使外延层的缺陷失活，通过离子注入等在n-型碳化硅外延层181形成p型杂质注入区域182。在图12中表示相当于这样形成的半导体元件的芯片的一个例子。在图12中，190表示芯片，191是p型杂质注入区域，192是n-漂移层，193是n型沟道截断区，194是p型保护环。使用上述图1～图10的半导体检查装置和半导体检查方法等，取得作为激活层的n-漂移层192的第一缺陷群和第二缺陷群的缺陷分布。
在图13中表示第一缺陷群的缺陷分布的一个例子。在图13所示的第一缺陷群的检查结果的一部分210中，在芯片200中在激活区205中检测出基面缺陷204，因此为废品芯片。废品芯片是被筛选为不良元件的不良芯片。在芯片201中在激活区207中检测出宏观缺陷206，因此为废品芯片。在芯片202中在杂质区域209中检测出基面缺陷208，因此为正常芯片。在芯片203中在激活区中没有检测出第一缺陷群的缺陷，因此是正常芯片。此外，理想的是在p型保护环194、n型沟道截断区193中没有第一缺陷群的缺陷。与半导体元件的额定电压对应地判断是废品芯片还是正常芯片。通过在半导体元件的制造后的切割中将废品芯片筛选为不良元件，能够省略老化检查等后步骤。
<使用了扫描电子显微镜的半导体检查装置>
接着，说明在上述图1～图10的半导体检查装置1和半导体检查方法等中使用了扫描电子显微镜的半导体检查装置。
在上述图1的半导体检查装置中，作为具备电子后方散射图案检测器、X射线检测器、加工用收敛离子束的扫描电子显微镜，可以使用上述图3～图10的半导体检查方法等，进行缺陷的观察以及物理分析。在本实施方式中，能够非破坏地确定缺陷，使用加工用会聚离子束切割缺陷部，进行基于透射电子显微镜的构造分析。
<本实施方式的效果>
根据以上说明的本实施方式的半导体检查方法、半导体检查装置以及半导体元件的制造方法，能够区别地检测形成在晶圆21上的多种缺陷，能够确定重要度高的缺陷及其坐标，提取出应该筛选的芯片。即，提供一种检查方法和检查装置，其能够非破坏地测量致命缺陷的大小和坐标、贯通位错的密度、以及贯通位错是否是致命缺陷，在半导体元件制造的预步骤中筛选不良芯片，进而提供一种没有缺陷对元件特性的影响的半导体元件的制造方法。更详细地说，能够得到以下这样的效果。
(1)经过从检查图像取得(S46)到缺陷分类(S49)的步骤，整体控制部37选择入射能量Ep和负电位VN进行控制，使得向晶圆21的检查面扫描一次电子9而检测二次电子10。然后，在图像处理部30中，取得通过整体控制部37的控制而取得的第一检查图像，通过基于预先确定的二次电子10的信号量的阈值的图像处理，能够判别包含在第一检查图像中的宏观缺陷、层叠缺陷、基面位错和贯通位错。
(2)经过缺陷分布图制作(S50)的步骤等，在图像处理部30中，能够将宏观缺陷、层叠缺陷和基面位错区别为第一缺陷群，将贯通位错区别为第二缺陷群，输出第一缺陷群的晶圆面内分布和第二缺陷群的晶圆面内分布。
(3)经过缺陷坐标提取(S48)的步骤等，在图像处理部30中，能够针对将晶圆分割为格子状的区域，确定包含第一缺陷群的区域。
(4)经过检查图像取得(S46)～缺陷分类(S49)的步骤，整体控制部37选择入射能量Ep和正电位VP进行控制，使得向晶圆21的检查面扫描一次电子9而检测二次电子10。然后，在图像处理部30中，能够取得通过整体控制部37的控制而得到的第二检查图像，通过基于预先确定的二次电子10的信号量的阈值的图像处理，判别包含在第二检查图像中的点形状图形的贯通螺旋位错。
(5)经过缺陷分类(S49)的步骤等，在图像处理部30中，通过第一检查图像的点形状图形和第二检查图像的点形状图形的比较，能够判别贯通螺旋位错和贯通刃型位错。
(6)经过缺陷分析(S51)的步骤等，在图像处理部30中，能够根据点形状图形的二次电子的信号轮廓，输出贯通位错的电荷捕获密度Q0和势垒电位qφ。
(7)经过缺陷坐标提取(S48)、缺陷分类(S49)的步骤等，在图像处理部30中针对根据半导体元件的掩模信息在晶圆的格子状的芯片区域中设定的布局，能够判别该布局的预定区域中的宏观缺陷、层叠缺陷和基面位错。
(8)经过检查图像取得(S46)～检查结果输出(S52)的步骤，能够指定包含宏观缺陷、层叠缺陷和基面位错的芯片，筛选该指定的芯片。
(9)经过检查图像取得(S46)～检查结果输出(S52)的步骤，能够筛选在布局的激活区中检查出宏观缺陷、层叠缺陷和基面位错的芯片。
(10)经过检查图像取得(S46)～检查结果输出(S52)的步骤，能够确定芯片的大小，使得包含宏观缺陷、层叠缺陷和基面位错的缺陷芯片为10％以下。
以上，根据实施方式具体说明了由本发明人提出的发明，但本发明并不限于上述实施方式，在不脱离其主旨的范围内当然能够进行各种变更。例如，为了容易理解地说明本发明而详细说明了上述实施方式，并不限于一定具备所说明的全部结构。另外，对于实施方式的结构的一部分，能够进行其他结构的追加、删除、置换。
[附记]
本发明的半导体检查装置还具有以下这样的特征。半导体检查方法也具有同样的特征。
(1)一种半导体检查装置，具备：
带电粒子枪，其产生带电粒子束；
试样支架，其支承试样；
偏向部，其向试样面扫描上述带电粒子束；
检测器，其检测通过向上述试样照射上述带电粒子束而产生的二次电子；
图像处理部，其将来自上述检测器的输出作为图像进行处理；
试样电位控制部，其控制上述试样的电位；
相对电极，其设置在上述试样和物镜之间；
电源部，其向上述相对电极施加以上述试样的电位为基准的正电位或负电位；
释放率计算部，其根据上述带电粒子束和上述二次电子的电流量，计算二次电子释放率；
计算部，其根据上述释放率计算部的输出，决定上述二次电子释放率比1大的入射能量、在上述入射能量下上述二次电子释放率比1小的上述负电位、以及上述二次电子释放率比1大的上述正电位；
控制部，其根据上述试样的测定条件，控制上述入射能量和上述正电位或上述负电位向上述相对电极的施加。
(2)在上述(1)的半导体检查装置中，
具备：检查项目输入部，其输入上述试样的宏观缺陷或结晶缺陷的种类作为上述试样的测定条件，
上述控制部根据上述输入，针对上述带电粒子束控制上述入射能量和上述正电位或上述负电位向上述相对电极的施加，
上述图像处理部根据通过上述控制得到的多个图像，判断上述试样的宏观缺陷和结晶缺陷，判断致命(killer)缺陷。
(3)在上述(2)的半导体检查装置中，
上述试样是单晶晶圆或形成了外延层的晶圆，
上述图像处理部根据上述试样的致命缺陷的判断结果，对上述晶圆的质量进行数值化而输出。
(4)在上述(1)的半导体检查装置中，
具备进行输入输出操作的GUI，
上述GUI具备：
第一输入部，其将晶圆分割为芯片，指定芯片编号；
第二输入部，其输入掩模信息；
第三输入部，其输入上述晶圆的杂质浓度；
第一输出部，其根据上述晶圆的检查，分类为第一缺陷群和第二缺陷群而输出；
第二输出部，其输出上述第一缺陷群的坐标和大小；
第三输出部，其在通过上述第一输入部指定的芯片中提取出包含上述第一缺陷群的坐标的芯片；
第四输出部，其输出通过上述第一输入部指定的芯片中的上述第二缺陷群的缺陷密度；
第五输出部，其根据检查二次电子而得到的上述第二缺陷群的扫描图像的轮廓，分析上述第二缺陷群的电气特性并输出；
第六输出部，其根据通过上述第二输入部指定的掩模信息，提取出应该根据上述第五输出部的输出筛选的芯片。
符号说明
1：半导体检查装置；2：电子光学系统；4：晶圆输送系统；5：真空排气系统；6：控制系统；7：图像处理系统；8：操作部；9：一次电子；10：二次电子(或反射电子)；11：电子枪；12：会聚透镜；13：物镜；14：检测器；15：偏向器；16：相对电极；19：XY台；20：晶圆支架；21：晶圆；22：电子束控制部；23：检测系统控制部；24：偏向控制部；25：电子透镜控制部；26：阻滞电压控制部；27：电极控制部；30：图像处理部；31：图像存储部；33：反射板；34：光学显微镜；36：GUI；37：整体控制部；38：计算部；S40：检查信息的输入步骤；S41：晶圆装载步骤；S42：电子光学条件设定步骤；S43：电子束调整步骤；S44：晶圆定位步骤；S45：校准步骤；S46：检查图像取得步骤；S47：检查处理图像输出步骤；S48：缺陷坐标提取步骤；S49：缺陷分类步骤；S50：缺陷分布图制作步骤；S51：缺陷分析步骤；S52：检查结果输出步骤；S53：晶圆卸载步骤；61：VP条件的二次电子释放检测电压；62：VN条件的二次电子释放检测电压；63：基准能量E2；64：二次电子释放率曲线；65：基准能量E1；70：检查晶圆；71：芯片；72：第一定向平面；73：第二定向平面；74：电子束扫描方向；75：台移动方向；80：层叠缺陷；81：基面位错；82：贯通位错；83：表示层叠缺陷的多边形图形；84：表示基面位错的点形状图形；85：表示贯通位错的点形状图形；86：光学显微镜图像；87：宏观缺陷的端部；88：宏观缺陷；89：宏观缺陷底边部；90：宏观缺陷顶点部；91a：宏观缺陷顶点部的第一检查图像；91b：宏观缺陷底边部的第一检查图像；101：第一缺陷群的缺陷分布；102：宏观缺陷；103：基面缺陷；104：不包含第一缺陷群的缺陷的芯片；105：包含第一缺陷群的缺陷的芯片；110：第二缺陷群的缺陷分布；111：芯片；112：芯片的缺陷分布的放大图；113：贯通位错；120：第一检查图像；121：第二检查图像；122a：表示贯通刃型位错的对比度；122b：表示贯通螺旋位错的对比度；123a：表示贯通刃型位错的对比度；123b：表示贯通螺旋位错的对比度；124：第一检查图像的贯通位错的对比度的轮廓；125：第二检查图像的贯通位错的对比度的轮廓；127：轮廓的宽度；129：轮廓的宽度；130：检查信息；131a：第一缺陷群检查项目输入栏；131b：第二缺陷群检查项目输入栏；132：试样信息输入栏；133：检查项目输入栏；134：检查区域设定栏；135：芯片；136：芯片布局信息设定栏；137a：晶圆的组分；137b：晶圆大小；137c：构造；137d：杂质浓度；140：缺陷密度结果输出；141：第一缺陷群的缺陷分布输出；142：第二缺陷群的缺陷分布输出；143：第二缺陷群的缺陷电气特性输出；150：贯通位错；151：供体离子；152：电子；153：耗尽半径；154：被位错捕获的电子；155：被位错捕获的电子的平均间隔；156：传导带；157：价电子带；158：被缺陷能级捕获的电子；159：电位势垒；160：费米能级；161：费米能级和阱能级之间的能量差；162：缺陷能级；163：传导带和费米能级之间的能量差；180：碳化硅晶圆；181：n-型碳化硅外延层；182：p型杂质注入区域；190：芯片；191：p型杂质注入区域；192：n-漂移层；193：n型沟道截断区；194：p型保护环；200：在激活区中包含基面缺陷的芯片；201：在激活区中包含宏观缺陷的芯片；202：在杂质区域中包含基面缺陷、宏观缺陷的芯片；203：不包含第一缺陷群的缺陷的芯片：204：基面缺陷；205：激活区；206：宏观缺陷；207：激活区；208：基面缺陷；209：杂质区域；210：第一缺陷群的检查结果的一部分。

Claims (15)

1.一种半导体检查方法，其使用半导体检查装置来检查半导体晶圆，上述半导体检查装置检测通过向上述半导体晶圆照射带电粒子束而产生的二次电子并进行图像处理，检查上述半导体晶圆，该半导体检查方法的特征在于，
上述半导体晶圆是单晶晶圆或形成了外延层的晶圆，
上述半导体检查方法包括如下步骤：
第一步骤，向设置在上述半导体晶圆和物镜之间的相对电极施加以上述半导体晶圆的电位为基准的正电位或负电位；
第二步骤，根据上述带电粒子束和上述二次电子的电流量，计算二次电子释放率；
第三步骤，决定上述二次电子释放率比1大的入射能量、在上述入射能量下上述二次电子释放率比1小的上述负电位、以及上述二次电子释放率比1大的上述正电位；
第四步骤，选择上述入射能量和上述负电位；
第五步骤，其在上述第四步骤后被执行，向上述半导体晶圆的检查面扫描上述带电粒子束，检测上述二次电子；以及
第六步骤，取得通过上述第五步骤得到的第一检查图像，根据预先确定的上述二次电子的信号量的阈值，判别包含在上述第一检查图像中的宏观缺陷、层叠缺陷、基面位错和贯通位错。
2.根据权利要求1所述的半导体检查方法，其特征在于，
在上述第六步骤中，将上述宏观缺陷、上述层叠缺陷和上述基面位错区别为第一缺陷群，将上述贯通位错区别为第二缺陷群，输出上述第一缺陷群在上述半导体晶圆的面内分布和上述第二缺陷群在上述半导体晶圆的面内分布。
3.根据权利要求2所述的半导体检查方法，其特征在于，
在上述第六步骤中，针对上述半导体晶圆被分割为格子状的区域，确定包含上述第一缺陷群的区域。
4.根据权利要求1所述的半导体检查方法，其特征在于，
在上述第四步骤中，选择上述入射能量和上述正电位，
在上述第五步骤中，在上述第四步骤后执行，向上述半导体晶圆的检查面扫描上述带电粒子束，检测上述二次电子，
在上述第六步骤中，取得通过上述第五步骤得到的第二检查图像，根据预先确定的上述二次电子的信号量的阈值，判别包含在上述第二检查图像中的点形状图形的贯通螺旋位错。
5.根据权利要求4所述的半导体检查方法，其特征在于，
在上述第六步骤中，通过上述第一检查图像的点形状图形和上述第二检查图像的点形状图形的比较，判别上述贯通螺旋位错和贯通刃型位错。
6.根据权利要求5所述的半导体检查方法，其特征在于，
在上述第六步骤中，根据上述点形状图形的上述二次电子的信号轮廓，输出贯通位错的电荷捕获密度和势垒电位。
7.根据权利要求1所述的半导体检查方法，其特征在于，
在上述第六步骤中，针对根据半导体元件的掩模信息在上述半导体晶圆的格子状的芯片区域中设定的布局，判别上述布局的预定区域中的上述宏观缺陷、上述层叠缺陷和上述基面位错。
8.一种半导体元件的制造方法，其使用了单晶晶圆或形成了外延层的晶圆，该半导体元件的制造方法的特征在于，
在上述晶圆上设定格子状的芯片区域，
使用权利要求1所述的半导体检查方法，指定包含上述宏观缺陷、上述层叠缺陷和上述基面位错的芯片，筛选该指定的芯片。
9.根据权利要求8所述的半导体元件的制造方法，其特征在于，
在根据上述半导体元件的掩模信息在上述晶圆的格子状的芯片区域中设定的布局的激活区域中，筛选检查出上述宏观缺陷、上述层叠缺陷和上述基面位错的芯片。
10.根据权利要求8所述的半导体元件的制造方法，其特征在于，
确定芯片的大小，使得包含上述宏观缺陷、上述层叠缺陷和上述基面位错的缺陷芯片为10％以下。
11.一种半导体检查装置，其特征在于，具备：
带电粒子枪，其产生带电粒子束；
试样支架，其支承试样；
偏向部，其向试样面扫描上述带电粒子束；
检测器，其检测通过向上述试样照射上述带电粒子束而产生的二次电子；
图像处理部，其将来自上述检测器的输出作为图像进行处理；
试样电位控制部，其控制上述试样的电位；
相对电极，其设置在上述试样和物镜之间；
电源部，其向上述相对电极施加以上述试样的电位为基准的正电位或负电位；
释放率计算部，其根据上述带电粒子束和上述二次电子的电流量，计算二次电子释放率；
计算部，其根据上述释放率计算部的输出，计算上述二次电子释放率比1大的入射能量、在上述入射能量下上述二次电子释放率比1小的上述负电位以及上述二次电子释放率比1大的上述正电位；以及
控制部，其根据上述试样的测定条件，控制上述入射能量和上述正电位或上述负电位向上述相对电极的施加，
上述试样是单晶晶圆或形成了外延层的晶圆，
上述控制部控制上述带电粒子束以便达到上述入射能量并且向上述相对电极施加上述负电位，并进行控制使得向上述试样的检查面扫描该带电粒子束并检测上述二次电子，
上述图像处理部取得通过上述控制部的控制而得到的第一检查图像，根据预先确定的上述二次电子的信号量的阈值，判别包含在上述第一检查图像中的宏观缺陷、层叠缺陷、基面位错和贯通位错。
12.根据权利要求11所述的半导体检查装置，其特征在于，
上述图像处理部将上述宏观缺陷、上述层叠缺陷和上述基面位错区别为第一缺陷群，将上述贯通位错区别为第二缺陷群，输出上述第一缺陷群在上述试样的面内分布和上述第二缺陷群在上述试样的面内分布。
13.根据权利要求11所述的半导体检查装置，其特征在于，
上述控制部控制上述带电粒子束，以便达到上述入射能量并且向上述相对电极施加上述正电位，并进行控制使得向上述试样的检查面扫描该带电粒子束并检测上述二次电子，
上述图像处理部取得通过上述控制部的控制而得到的第二检查图像，根据预先确定的上述二次电子的信号量的阈值，判别包含在上述第二检查图像中的点形状图形的贯通螺旋位错。
14.根据权利要求13所述的半导体检查装置，其特征在于，
上述图像处理部通过上述第一检查图像的点形状图形和上述第二检查图像的点形状图形的比较，判别上述贯通螺旋位错和贯通刃型位错。
15.根据权利要求14所述的半导体检查装置，其特征在于，
上述图像处理部根据上述点形状图形的上述二次电子的信号轮廓，输出贯通位错的电荷捕获密度和势垒电位。
CN201380078836.7A 2013-08-14 2013-08-14 半导体检查方法、半导体检查装置以及半导体元件的制造方法 Expired - Fee Related CN105453242B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/071929 WO2015022739A1 (ja) 2013-08-14 2013-08-14 半導体検査方法、半導体検査装置、および半導体素子の製造方法

Publications (2)

Publication Number Publication Date
CN105453242A CN105453242A (zh) 2016-03-30
CN105453242B true CN105453242B (zh) 2017-09-22

Family

ID=52468140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380078836.7A Expired - Fee Related CN105453242B (zh) 2013-08-14 2013-08-14 半导体检查方法、半导体检查装置以及半导体元件的制造方法

Country Status (6)

Country Link
US (1) US9508611B2 (zh)
JP (1) JP6052934B2 (zh)
KR (1) KR101709241B1 (zh)
CN (1) CN105453242B (zh)
DE (1) DE112013007337T5 (zh)
WO (1) WO2015022739A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673022B2 (en) * 2015-07-13 2017-06-06 Applied Materials Israel Ltd. Review of suspected defects using one or more reference dies
US9917189B2 (en) * 2015-07-31 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for detecting presence and location of defects in a substrate
JP6935168B2 (ja) * 2016-02-12 2021-09-15 株式会社ディスコ 加工装置
KR102625369B1 (ko) * 2016-09-30 2024-01-15 가부시키가이샤 니콘 계측 시스템 및 기판 처리 시스템, 그리고 디바이스 제조 방법
KR102499036B1 (ko) 2017-09-22 2023-02-13 삼성전자주식회사 임계 치수 측정 시스템 및 임계 치수 측정 방법
WO2019102603A1 (ja) * 2017-11-27 2019-05-31 株式会社日立ハイテクノロジーズ 荷電粒子線装置およびそれを用いた試料観察方法
JP7126355B2 (ja) 2018-02-21 2022-08-26 株式会社ニューフレアテクノロジー 荷電粒子ビーム検査方法
KR102579007B1 (ko) * 2018-07-10 2023-09-15 삼성전자주식회사 크리스탈 결함 분석 시스템 및 크리스탈 결함 분석 방법
JP7219046B2 (ja) * 2018-10-12 2023-02-07 株式会社アドバンテスト 解析装置、解析方法および解析プログラム
KR102502431B1 (ko) * 2018-11-02 2023-02-23 어플라이드 머티리얼즈 이스라엘 리미티드 3d-nand cdsem 계측을 위한 방법, 시스템, 및 컴퓨터 프로그램 제품
JP6956064B2 (ja) * 2018-12-10 2021-10-27 株式会社東芝 半導体装置、基板、及び、半導体装置の製造方法。
KR102324622B1 (ko) * 2018-12-12 2021-11-12 어플라이드 머티리얼즈 이스라엘 리미티드 프로세스 모니터링
KR102170679B1 (ko) * 2019-06-07 2020-10-27 손효근 비파괴 평가 객체 평가 시스템 및 비파괴 평가 객체 평가 시스템에서의 객체 평가 방법
JP7358825B2 (ja) * 2019-08-01 2023-10-11 富士電機株式会社 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
CN113298068B (zh) * 2021-05-26 2024-02-02 厦门彼格科技有限公司 一种晶圆片位错图像采集装置及其采集方法
WO2023132131A1 (ja) * 2022-01-05 2023-07-13 ソニーグループ株式会社 検査装置、検査方法およびプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5649169A (en) * 1995-06-20 1997-07-15 Advanced Micro Devices, Inc. Method and system for declustering semiconductor defect data
US6172365B1 (en) * 1996-03-29 2001-01-09 Hitachi. Ltd. Electron beam inspection method and apparatus and semiconductor manufacturing method and its manufacturing line utilizing the same
CN1639638A (zh) * 2001-06-29 2005-07-13 英特尔公司 利用电子束诱导化学刻蚀修复掩模

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679153A (en) * 1994-11-30 1997-10-21 Cree Research, Inc. Method for reducing micropipe formation in the epitaxial growth of silicon carbide and resulting silicon carbide structures
JP3869588B2 (ja) 1999-09-01 2007-01-17 株式会社日立製作所 回路パターン検査装置
JP4528014B2 (ja) 2004-04-05 2010-08-18 株式会社日立ハイテクノロジーズ 試料検査方法
JP2008164336A (ja) * 2006-12-27 2008-07-17 Olympus Corp 欠陥検査システムおよび方法
JP5000424B2 (ja) 2007-08-10 2012-08-15 一般財団法人電力中央研究所 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法
JP5286004B2 (ja) * 2008-09-12 2013-09-11 株式会社日立ハイテクノロジーズ 基板の検査装置、および、基板の検査方法
JP4716148B1 (ja) 2010-03-30 2011-07-06 レーザーテック株式会社 検査装置並びに欠陥分類方法及び欠陥検出方法
JP2012242146A (ja) * 2011-05-17 2012-12-10 Hitachi High-Technologies Corp 走査電子顕微鏡及び試料作成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5649169A (en) * 1995-06-20 1997-07-15 Advanced Micro Devices, Inc. Method and system for declustering semiconductor defect data
US6172365B1 (en) * 1996-03-29 2001-01-09 Hitachi. Ltd. Electron beam inspection method and apparatus and semiconductor manufacturing method and its manufacturing line utilizing the same
CN1639638A (zh) * 2001-06-29 2005-07-13 英特尔公司 利用电子束诱导化学刻蚀修复掩模

Also Published As

Publication number Publication date
CN105453242A (zh) 2016-03-30
US9508611B2 (en) 2016-11-29
JPWO2015022739A1 (ja) 2017-03-02
WO2015022739A1 (ja) 2015-02-19
DE112013007337T5 (de) 2016-04-28
KR20160032155A (ko) 2016-03-23
KR101709241B1 (ko) 2017-02-23
US20160190020A1 (en) 2016-06-30
JP6052934B2 (ja) 2016-12-27

Similar Documents

Publication Publication Date Title
CN105453242B (zh) 半导体检查方法、半导体检查装置以及半导体元件的制造方法
JP5937171B2 (ja) 走査型電子顕微鏡及び試料観察方法
KR101411119B1 (ko) 하전 입자 빔 현미경
US20020161534A1 (en) Method and apparatus for inspecting a substrate
US20070138390A1 (en) Inspection method and inspection system using charged particle beam
JP3869588B2 (ja) 回路パターン検査装置
JP5622398B2 (ja) Ｓｅｍを用いた欠陥検査方法及び装置
WO2014175150A1 (ja) 試料観察装置
JP2011174858A (ja) 欠陥検出方法および半導体装置の製造方法
JP4041630B2 (ja) 回路パターンの検査装置および検査方法
JP6033325B2 (ja) 半導体検査装置、及び荷電粒子線を用いた検査方法
TW202018750A (zh) 帶電粒子線裝置的調整方法及帶電粒子線裝置系統
JP2005181347A (ja) 回路パターンの検査装置、検査システム、および検査方法
US9831062B2 (en) Method for pattern measurement, method for setting device parameters of charged particle radiation device, and charged particle radiation device
JP4382067B2 (ja) 回路パターン検査装置
JP5712073B2 (ja) 試料の検査条件・測定条件の自動判定方法及び走査型顕微鏡
JP2007128738A (ja) 帯電制御装置及び帯電制御装置を備えた荷電粒子線応用装置
CN112868082B (zh) 图像形成方法以及图像形成系统
JP2007281500A (ja) 回路パターンの検査装置、検査システム、および検査方法
JP2005164608A (ja) パターン欠陥検査方法及びパターン欠陥検査装置
US11921063B2 (en) Lateral recess measurement in a semiconductor specimen
JP2011179819A (ja) パターン測定方法及びコンピュータプログラム
WO2022219695A1 (ja) 試料検査装置、検査システム、薄片試料作製装置および試料の検査方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170922

Termination date: 20210814