CN105448960A - 非平坦常关型化合物半导体器件 - Google Patents

非平坦常关型化合物半导体器件 Download PDF

Info

Publication number
CN105448960A
CN105448960A CN201510594763.8A CN201510594763A CN105448960A CN 105448960 A CN105448960 A CN 105448960A CN 201510594763 A CN201510594763 A CN 201510594763A CN 105448960 A CN105448960 A CN 105448960A
Authority
CN
China
Prior art keywords
iii nitride
nitride semiconductor
transition region
level
normally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510594763.8A
Other languages
English (en)
Inventor
G·普雷科托
C·奥斯特梅尔
O·黑伯伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105448960A publication Critical patent/CN105448960A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种非平坦常关型化合物半导体器件包括：第一III族氮化物半导体，具有第一倾斜转换区域，其中第一III族氮化物半导体成角度地从第一层级转换到不同于第一层级的第二层级；以及第二III族氮化物半导体，位于第一III族氮化物半导体上并具有不同于第一III族氮化物半导体的带隙，使得沿着第一和第二III族氮化物半导体之间的界面产生二维电荷载气。常关型化合物半导体器件还包括位于第二III族氮化物半导体上的栅极以及位于第一倾斜转换区域之上并夹置在栅极和第二III族氮化物半导体之间的掺杂半导体。如果足够陡峭，则仅由于第一倾斜转换区域的斜率而沿着第一倾斜转换区域中断二维电荷载气，或者还由于掺杂半导体的存在。

Description

非平坦常关型化合物半导体器件
技术领域
本发明涉及化合物半导体器件，更具体地涉及常关型化合物半导体器件。
背景技术
常关型GaN/AlGaNHEMT(高电子迁移率晶体管)难以制造为充分大的阈值电压和低RDSON*Area(面积)FOM(其中，RDSON是晶体管的导通状态阻抗，以及FOM是晶体管的品质因数)。在大多数应用中，常关型器件概念相对于常开型器件概念来说更加优选，例如相对于故障时的安全操作或者与标准驱动器兼容等。通过引入非平坦常关型GaNHEMT概念，可以通过在栅极区域中创建阶梯来实现相对于高阈值电压和低RDSON*Area的高性能器件。然而，在传统的非平坦常关型GaNHEMT中，沿着栅极区域中的阶梯在AlGaN/栅极绝缘界面处产生最强的(峰值)沟道，其中不能从主2DEG(二维电子气)支持电子，因为必须克服GaN/AlGaN之间的势垒。这种内部阻抗在甚至为零的栅极电压处以较差的阈值电压控制和高漏极电流(例如，1E-5以上)导致不适当的传输特性，从而产生功能较差的晶体管。如此，期望具有适当晶体管传输特性的非平坦常关型GaNHEMT。
发明内容
根据常关型化合物半导体器件的实施例，一种常关型化合物半导体器件包括：第一III族氮化物半导体，具有第一倾斜转换区域，其中第一III族氮化物半导体成角度地从第一层级转换到不同于第一层级的第二层级；以及第二III族氮化物半导体，位于第一III族氮化物半导体上并具有不同于第一III族氮化物半导体的带隙，使得沿着第一和第二III族氮化物半导体之间的界面产生二维电荷载气。常关型化合物半导体器件还包括位于第二III族氮化物半导体上的栅极以及位于第一倾斜转换区域之上并夹置在栅极和第二III族氮化物半导体之间的掺杂半导体。如果足够陡峭，则仅由于第一倾斜转换区域的斜率而沿着第一倾斜转换区域中断二维电荷载气，或者还由于在器件的该区域中偏移带边缘的掺杂半导体的存在。
根据常关型化合物半导体晶体管的实施例，常关型化合物半导体晶体管包括：第一III族氮化物半导体，具有倾斜转换区域，其中第一III族氮化物半导体成角度地从第一层级转换到不同于第一层级的第二层级；第二III族氮化物半导体，位于第一III族氮化物半导体上；以及二维电子气，沿着第一和第二III族氮化物半导体之间的界面布置。沿着倾斜转换区域中断二维电子气。常关型化合物半导体晶体管还包括：钝化层，位于第二III族氮化物半导体上；栅极，位于第二III族氮化物半导体上；源极接触件和漏极接触件，相互隔开且与栅极隔开；以及掺杂半导体，代替钝化层，位于倾斜转换区域之上并夹置在栅极和第二III族氮化物半导体之间。对于晶体管的阈值之上的栅极电压，掺杂半导体使得沿着第一和第二III族氮化物半导体之间的界面在倾斜转换区域中发生峰值电子密度。对于至少为50V的漏极电压，阈值电压超过0.5V。
根据常关型化合物半导体器件的另一实施例，常关型化合物半导体器件包括：第一III族氮化物半导体，具有第一倾斜转换区域和第二倾斜转换区域，在第一倾斜转换区域中第一III族氮化物半导体成角度地从第一层级转换到不同于第一层级的第二层级，在第二倾斜转换区域中第一III族氮化物半导体成角度地从第三层级转换到不同于第三层级的第四层级。常关型化合物半导体器件还包括第二III族氮化物半导体，位于第一III族氮化物半导体上并具有不同于第一III族氮化物半导体的带隙，使得沿着第一和第二III族氮化物半导体之间的界面产生二维电荷载气。沿着第一和第二倾斜转换区域中断二维电荷载气。常关型化合物半导体器件还包括位于第二III族氮化物半导体上的钝化层以及位于钝化层上以及第一和第二倾斜转换区域之上的栅极。
在阅读以下详细描述并查看附图的基础上，本领域技术人员将意识到附加特征和优势。
附图说明
附图中的元件没有必要相对于彼此按比例绘制。类似的参考标号表示对应的类似部件。所示实施例的特征可以进行组合，除非另有指定。在附图中示出且在以下说明书中详细描述实施例。
图1示出了非平坦常关型化合物半导体器件的实施例的截面图。
图2(包括图2A和图2B)示出了图1的非平坦常关型化合物半导体器件在栅极下方的倾斜转变区域周围用于阈值电压之上的栅极电压(图2A)和零栅极电压(图2B)的电子密度分布。
图3是示出图2中的虚线位置处提取的电子密度的曲线图。
图4是示出用于图1所示非平坦常关型化合物半导体器件的传输特性的曲线图。
图5示出了非平坦常关型化合物半导体器件的另一示例的截面图。
图6是示出处于不同漏极电压的用于图5所示非平坦常关型化合物半导体器件的传输特性的曲线图。
图7示出了非平坦常关型化合物半导体器件的又一实施例的截面图。
图8是示出处于不同漏极电压的用于图7所示非平坦常关型化合物半导体器件的传输特性的曲线图。
图9示出了非平坦常关型化合物半导体器件的又一实施例的截面图。
图10示出了非平坦常关型化合物半导体器件的另一实施例的截面图。
图11示出了非平坦常关型化合物半导体器件的另一实施例的截面图。
图12示出了非平坦常关型化合物半导体器件的另一实施例的截面图。
图13(包括图13A至图13G)示出了制造非平坦常关型化合物半导体器件的方法的实施例。
具体实施方式
本文描述的实施例提供了一种诸如HEMT的具有真正晶体管传输特性的非平坦常关型化合物半导体器件，其具有良好的阈值电压控制以及亚阈值栅极电压(例如，约10E-10以下，根据应用而不同)处可忽略的漏极电流。本文使用的术语“HEMT”通常还被称为HFET(异质结构场效应晶体管)、MODFET(调制掺杂FET)和MESFET(金属半导体场效应晶体管)。术语HEMT、HFET、MESFET和MODFET在本文可交换使用来表示任何基于III族氮化物的化合物半导体器件(其将两种材料之间的接合与不同的带隙(即，异质结构)结合为沟道)。例如，GaN可以与AlGaN或InGaN组合来将电子气反转区形成为沟道。在每一种情况下并归因于本文描述的非平坦栅极部件，本文描述的常关型化合物半导体器件与传统的非平坦常关型化合物半导体器件相比更类似于理想晶体管。
图1示出了具有真实晶体管传输特性的非平坦常关型化合物半导体器件的一个实施例，其具有良好的阈值电压控制和亚阈值栅极电压处可忽略的漏极电流。根据该实施例，常关型化合物半导体器件包括第一III族氮化物半导体100(在本文也可称为缓冲层)和位于第一III族氮化物半导体100上的第二III族氮化物半导体(在本文也可以称为势垒层)102。第一III族氮化物半导体100以角度(α)从第一层级(L1)转换到不同于第一层级的第二层级(L2)。本文使用的术语“层级”是指通常水平的表面或区域。第一和第二层级之间的垂直距离除以cos(α)定义了非平坦常关型化合物半导体器件的沟道长度。在一个实施例中，第一III族氮化物半导体100的第一和第二层级之间的垂直距离大约为100nm以下。
第二III族氮化物半导体102例如可以经由标准外延工艺在第一III族氮化物半导体100上生长，并且具有与第一III族氮化物半导体100相同的倾斜/成角表面轮廓。第二III族氮化物半导体102具有与第一III族氮化物半导体100不同的带隙，使得二维电荷载气106沿着第一和第二III族氮化物半导体100、102之间的界面108延伸。二维电荷载气106在两个III族氮化物半导体100、102之间的接合中产生并形成器件的沟道。
具体地，关于GaN技术，极化电荷的存在以及由于压电效应而引起的基于GaN的异质结构主体中的应变效应在特征在于较高载体密度和载体迁移率的异质结构主体中产生二维电荷载气106。这种二维电荷载气106(诸如2DEG(二维电子气体)或2DHG(二维空穴气体))在例如GaN合金势垒层102(诸如AlGaN或InAlGaN)与GaN缓冲层100之间在界面108附近形成器件的导电沟道。可以在GaN缓冲层100和GaN合金势垒层102之间设置薄(例如，1-2nm)AlN层以使合金散射最小化并增强2DEG迁移率。广义来说，本文描述的化合物半导体器件可以由任何二元、三元或四元III族氮化物化合物半导体材料形成，其中压电效应对器件概念负责。GaN缓冲层100可以制造在半导体衬底110(诸如Si或SiC衬底)上，其中半导体衬底100上可以形成诸如AlN层的成核(晶种)层来提供与GaN缓冲层100的热和晶格匹配。非平坦常关型化合物半导体器件还可以具有AlInN/AlN/GaN势垒/间隔件/缓冲层结构。通常，非平坦常关型化合物半导体器件可以使用任何诸如GaN的适当III族氮化物技术来实现，其由于压电效应允许形成相对极化反转区域。
自发和压电极化通常用于在GaN/GaN合金100/102异质结构晶体管器件中建立二维电荷载气106(2DEG或2DHG)。这种机制仅工作于c面定向中。如果角度α足够陡峭，则仅由于第一倾斜转换区域104的斜率，二维电荷载气106会沿着第一倾斜转换区域104中断，从而产生常关型器件。在这种情况下，在第一倾斜转换区域104中丢失c面定向，并且防止建立自发和压电极化，因此沿着倾斜区域104中断二维电荷载气106。为了实现这种效果，在图1中，第一层级L1与第一倾斜转换区域104的侧壁114之间测量的转换的角度α在大约+45度和+90度之间。由于沿着第一倾斜转换区域104的二维电荷载气106的所得到的不连续性(中断)，针对非平坦化合物半导体器件得到常关型行为。
非平坦常关型化合物半导体器件还包括位于第二III族氮化物半导体102上的钝化层116、位于第二III族氮化物半导体102上的栅极112以及相互隔开的源极和漏极接触件118、120。栅极112控制二维电荷载气沟道106的导通或非导通状态。常关型的沟道106应该在不向栅极112施加电压时中断。为了实现这种常关型行为和真实晶体管传输特性，化合物半导体器件还包括至少位于第一III族氮化物半导体100的倾斜转换区域104之上的掺杂半导体122代替钝化层116并且夹置在栅极112和第二III族氮化物半导体102之间。掺杂半导体122沿着倾斜转换区域104偏移带边缘。第一倾斜转换区域104的角度α可以不足够陡峭来仅由于第一倾斜转换区域104的存在沿着第一倾斜转换区域104中断二维电荷载气106。在这种情况下，第一倾斜转换区域104的角度α足以至少减小该器件的倾斜沟道区域中的二维电荷载气106的密度。掺杂半导体122在器件的倾斜沟道区域中偏移带边缘，使得该区域中的密度降低的二维电荷载气106沿着第一倾斜转换区域104中断，生产出常关型器件。如此，对于图1的器件来说，如果第一倾斜转换区域104的角度α足够陡峭(例如，在+45度和+90度之间)，则仅通过第一倾斜转换区域104的存在可以使器件常关，或者还可以与偏移器件的倾斜沟道区域中的带边缘的掺杂半导体122结合来使器件常关。
在一个实施例中，第一III族氮化物半导体100(缓冲层)包括GaN，第二III族氮化物半导体102(势垒层)包括AlGaN，并且掺杂半导体122包括p掺杂GaN。在另一实施例中，第一III族氮化物半导体100包括GaN，第二III族氮化物半导体102包括AlGaN，并且掺杂半导体122包括p掺杂AlGaN(其Al含量小于第二III族氮化物半导体102的Al含量)。
通常，掺杂半导体122的特性以这种方式来偏移导带：在器件的栅极区域中，仅在III族氮化物半导体100、102(缓冲和势垒层)之间的界面108附近形成单个沟道。此外，对第二III族氮化物半导体半导体的厚度或组成没有限制。如此，不通过极化电荷来确定非平坦常关型化合物半导体器件的阈值电压。类似于常开型器件概念，这又允许更加有利的RDSON*AreaFOM值。
二维电荷载气106可以仍然位于图1所示栅极112的水平，即非倾斜/成角部分124下方。例如，如果沟道密度相对较大，则二维电荷载气106可以仍然存在于栅极112的水平部分124下方。在这种情况下，在第一III族氮化物半导体100(缓冲层)的第一倾斜转换区域104外，二维电荷载气106具有较低的密度但是不在栅极112下方中断。对于较低的沟道密度，二维电荷载气106在栅极112的水平和倾斜/成角部分下方均中断。在任一情况下，当没有向栅极112施加电压时，在栅极112下方沿着倾斜转换区域104的电子密度分布非常低(例如，低于2E13)以确保器件常关。
图2(包括图2A和图2B)示出了栅极112下方倾斜转换区域104周围的非平坦常关型化合物半导体器件的电子密度分布。对于GaN势垒层100、AlGaN缓冲层102、p掺杂GaN半导体122(在第一III族氮化物半导体100的倾斜转换区域104之上代替钝化层116)以及角度α＝90°进行这种仿真。图2A示出了针对阈值电压(Vt)之上的栅极电压(Vg)的器件的倾斜/成角部分周围的电子密度(eDensity)分布。图2B示出了针对Vg＝0V的器件的倾斜/成角部分周围的电子密度(eDensity)分布。在图2中的虚线的位置处提取电子密度并在图3中示出，其中在该非限制性示例中可以容易观察到大约2.5μm左右的单个沟道形成。由于GaN/AlGaN界面108附近的单个2DEG沟道106和丢失势垒，针对图4所示非平坦常关型化合物半导体器件获取真实晶体管传输特性。具体地，掺杂半导体122使得当施加给栅极112的电压超过器件的阈值电压时沿着第一和第二III族氮化物半导体100、102之间的界面108在第一倾斜转换区域104中发生峰值电子密度。
在第一III族氮化物半导体100的倾斜转换区域104之上用掺杂半导体122代替钝化层116避免了困扰传统非平坦常关型化合物半导体器件的双重电子沟道结构。缓冲层100的倾斜/成角部分104中的丢失c面定向是对应的该区域中自发和压电极化的缺乏的原因，因此是沿着栅极区域的倾斜/成角部分中断二维电荷载气沟道106的原因。在栅极仅通过倾斜/成角栅极区域中的介电钝化与势垒层隔开的传统MIS(金属-绝缘体-半导体)栅极模块的情况下，产生双电子沟道并且离栅极最近的沟道由于势垒不能被进入的电子支持。此外，离栅极最近的沟道抑制了第二沟道，其不能将器件用作晶体管。通过在器件的倾斜转换区域104之上用掺杂半导体122代替钝化层116，在器件的该区域中形成单个沟道，使得如图4所示，实现具有良好阈值电压控制且在亚阈值栅极电压(例如，约10E-10以下，根据应用而不同)具有可忽略的漏极电流的适当晶体管切换特性。
图5示出了具有真实晶体管传输特性的非平坦常关型化合物半导体器件的另一实施例，其具有良好的阈值电压控制且在亚阈值栅极电压处具有可忽略的漏极电流。图5所示的实施例类似于图1所示的实施例。然而，在图5中，栅极112背朝第二III族氮化物半导体102延伸到钝化层116的表面126上。栅极112至少在朝向漏极接触件120的方向上延伸到钝化层116的表面126上。栅极112还可以在朝向源极接触件118的方向上延伸到钝化层116的表面126上。栅极112的延伸部分128用作场板，其降低了至少朝向漏极(还任选地朝向源极)的栅极边缘附近的电场。在图5中，场板被实施为栅极堆叠件的一部分并且可以倾斜/成角。可选或附加地，场板还可以在下一(多个)金属层级(诸如栅极之上或者甚至在功率金属层级中的第一金属层级)中实现，为了易于说明在图5中示出这种金属层级。
图1和图5所示的非平坦常关型化合物半导体器件在相对较低的漏极电压处非常稳健。在与大功率应用相关联的较高漏极电压处，图1和图5所示的非平坦常关型化合物半导体器件会由于通常优选的短栅极长度的DIBL(漏极引发的势垒减弱)效应而经历阈值电压(Vt)的强烈偏移。对于长栅极长度(例如至少1μm)，DIBL不会如此严重。
图6示出了针对0.1V和50V的施加漏极电压(Vd)在图2至图4中仿真的相同器件的漏极电流对栅极电压的曲线图。由于较高漏极电压处的DIBL效应而发生阈值电压的强烈偏移。阈值电压的这种偏移可以至少部分地通过增加第一III族氮化物半导体100(缓冲层)的第一倾斜转换区域104的深度来抵消。然而，这又增加了沟道长度，同时增加了RDSON*AreaFOM。
图7示出了具有真实晶体管传输特性的非平坦常关型化合物半导体器件的实施例，其即使在相对较高的漏极电压(例如，至少为50V)的情况下也具有良好的阈值电压控制并且在亚阈值栅极电压处具有可忽略的漏极电流。根据该实施例，第一III族氮化物半导体100(缓冲层)具有第二倾斜转换区域200，其中第一III族氮化物半导体100以角度(α2)从第三层级(L3)转换到不同于第三层级的第四层级(L4)。在图7中，在第三层级L和第二倾斜转换区域200的侧壁202之间测量的转换的角度α2在+45度和+90度之间，从而由于在缓冲层和势垒层100、102之间的界面108的该区域中缺乏c面定向而在栅极112的该部分下方中断二维电荷载气沟道106。如图7所示，第一和第三层级可以共面，并且第二和第四层级也可以共面。以这种方式，源极和漏极接触件118、120可以处于器件中的相同层级。在其他实施例中，第一和第三层级相互垂直偏移，并且第二和第四层级也可以相互垂直偏移。
此外，根据图7的实施例，掺杂半导体122在栅极122下方从第一倾斜转换区域104连续延伸到第二倾斜转换区域200。如此，掺杂半导体122还可以在第二倾斜转换区域200之上替换钝化层116并且在栅极112与第一倾斜转换区域104相对的一侧夹置在栅极112和第二III族氮化物半导体200之间。
朝向漏极侧的倾斜转换区域200被设置为朝向源极侧而有意遮蔽倾斜转换区域104免受DIBL效应。因此，朝向漏极侧的倾斜转换区域200用作“牺牲”区域，其吸收了大多数DIBL效应并具有相对较低的阈值电压。以这种方式，朝向源极侧的倾斜转换区域104限定了器件的阈值电压。由于通过不受DIBL效应影响的倾斜转换区域104来限定阈值电压，所以对于较大的施加漏极电压来说不发生阈值电压偏移并且器件即使在相对较高漏极电压(例如至少50V)的情况下也具有大阈值电压(Vt)(例如，0.5V以上)。此外或类似于图1和图5所示单个倾斜转换区域的实施例，对势垒层102的厚度/组成没有限制。
与图1和图5中的实施例类似，图7的实施例克服了平坦pGaNHEMT结构的限制，其中不通过极化电荷来确定阈值电压。此外，如图7中栅极112的中间部分下方的负号(‘-’)标记所示，二维电荷载气106可以在栅极112的漏极和源极侧上保持存在于倾斜转换区域104、200之间的栅极区域下方。这种结构提供了低RDSON*AreaFOM值，因为有效栅极长度可以保持较小(主要受限于总长度，即器件的源极侧上的倾斜转换区104的高度)。位于栅极112任一侧上的倾斜转换区域104、200之间的器件部分可以被认为是常开器件，类似于常开型器件概念允许更加有利的RDSON*AreaFOM值。二维电荷载气106是否保持存在于倾斜转换区域104、200之间的栅极112的水平部分下方是设计选择并取决于势垒层的类型。如果二维电荷载气106在倾斜转换区域104、200之间的栅极112的水平部分下方中断，则导致较大的RDSON。
图8示出了用于计算DIBL效应的图7的非平坦常关型化合物半导体器件的仿真结果。针对GaN势垒层、AlGaN缓冲层、p掺杂GaN半导体(在III族氮化物半导体的倾斜转换区域之上代替钝化层)和角度α1＝α2＝90°来进行这种仿真。此外，栅极任一侧上的倾斜转换区域之间的部件被认为是常开型器件用于仿真。图9示出了用于漏极电压Vd＝0.1V和Vd＝50V的对应传输特性，其中在亚阈值栅极电压处完全抑制了DIBL效应。在一个实施例中，常关型化合物半导体器件对于至少为50V的漏极电压具有0.5V以上的阈值电压，并且器件对于亚阈值栅极电压具有10E-10以下的漏极电流。
图9示出了具有真实晶体管传输特性的非平坦常关型化合物半导体器件的另一实施例，其具有良好的阈值电压控制并且甚至在相对较大的漏极电压(例如，至少50V)下在亚阈值栅极电压处具有可忽略的漏极电流。图10所示的实施例类似于图7所示的实施例。然而，栅极112至少在朝向漏极接触件120的方向上延伸至钝化层116上。栅极112还可以在朝向源极接触件118的方向上在钝化层116上延伸。栅极112的扩展部分128用作本文前面描述的场板。可选或附加地，场板还可以也在本文先前描述的栅极112之上在一个或多个金属层级(未示出)中实现。
图10示出了具有真实晶体管传输特性的非平坦常关型化合物半导体器件的又一实施例，其具有良好的阈值电压控制并且甚至在相对较大的漏极电压(例如，至少50V)下在亚阈值栅极电压处具有可忽略的漏极电流。图11所示的实施例类似于图7所示的实施例。然而，钝化层116的一部分保留在第一III族氮化物半导体100(缓冲层)的第一倾斜转换区域104和第二倾斜转换区域200之间的栅极112的水平部分下方。钝化层116的该部分朝向漏极和朝向源极与掺杂半导体122横向相邻。由于位于缓冲层100的倾斜转换区域104、200之间的掺杂半导体122被中断，所以在第一和第二倾斜转化区域104、200之间的栅极112的水平部分下方增加了二维电荷载气106的密度。在图10中通过保留在栅极112的水平部分下方的钝化层116的部分下的较大负号(“-”)来示意性示出了增加的二维电荷载气密度。通过该方法，可以进一步减小器件的RDSON。
图11示出了在亚阈值栅极电压下具有可忽略的漏极电流的非平坦常关型化合物半导体器件的另一实施例。图11所示的实施例类似于图7所示的实施例，然而，源极和漏极接触件118、120在垂直方向v上设置在栅极112下方。如此，第一倾斜转换区域104的角度α1和第二倾斜转换区域200的角度α2是在相应的层级L1/L2和L3/L4之间测量的负角度。如果角度α1和α2充分陡峭(例如，-45度和-90度之间的范围)，则二维电荷载气沟道106由于缓冲层和势垒层100、102之间的界面108的该区域中缺乏c面定向在栅极112的倾斜/成角部分下方中断，由此得到本文前面描述的常关型器件。如果角度α1和α2不那么陡峭，则二维电荷载气沟道106的密度在栅极112的倾斜/成角部分下方降低。掺杂半导体122偏移栅极112下方的带边缘，中断栅极112的倾斜/成角部分下方的低密度二维电荷载气沟道106，因此得到本文前面描述的常关型器件。
图12示出了在亚阈值栅极电压处具有可忽略的漏极电流的非平坦常关型化合物半导体器件的另一实施例。图12所示的实施例类似于图7所示的实施例。然而，掺杂半导体区域122在缓冲层100的任一倾斜转换区域104、200之上没有夹置在栅极112和势垒层102之间。相反，根据该实施例，钝化层116在栅极112下方从栅极112的源极侧连续延伸到栅极112的漏极侧而不中断。
图13(包括图13A至图13G)示出了制造具有真实晶体管传输特性的非平坦常关型化合物半导体器件的实施例，其具有良好的阈值电压控制和亚阈值栅极电压处可忽略的漏极电流。
图13A示出了例如经由第一外延工艺在衬底110(诸如SI或SiC衬底)上生长的第一III族氮化物半导体100(缓冲层)，如前面所解释的，衬底可以具有一个或多个成核(晶种)和/或晶格变换层，诸如基于AlN/GaN/InAlGaN/AlN的层。
图13B示出了形成在第一III族氮化物半导体100上的掩模300。选择掩模300使得可以相对于掩模300选择性蚀刻第一III族氮化物半导体100。
图13C示出了蚀刻工艺之后的第一III族氮化物半导体100，其中在第一III族氮化物半导体100的未遮蔽部分中蚀刻第一倾斜转换区域104(具有一些底切)。如前所述，第一倾斜转换区域104以角度α从第一层级(L1)转换到不同于第一层级的第二层级(L2)。通过适当地图案化掩模300，在蚀刻工艺期间可以在第一III族氮化物半导体100中类似地形成第二倾斜转换区域(未示出)。以这种方式，第一III族氮化物半导体100可以具有如图1和图5所示的单个阶梯轮廓或者如图7和图9至图12所示的双阶梯轮廓。
图13D示出了在去除掩模300之后例如经由第二外延工艺在第一III族氮化物半导体100上生长第二III族氮化物半导体102(势垒层)以及在第二III族氮化物半导体102上生长掺杂半导体层302(在GaN/AlGaN异质结构的情况下，诸如为p掺杂GaN或p掺杂AlGaN)。第二III族氮化物半导体102和掺杂半导体层302具有与第一III族氮化物半导体100相同的倾斜/成角表面轮廓。第一III族氮化物半导体100的第一倾斜转换区域104可以被成角/倾斜，使得沿着第一倾斜转换区域104中断在两个III族氮化物半导体1001、102之间的界面108附近在第一III族氮化物半导体100中产生的二维电荷载气106，以得到本文前述的常关型器件。通常，根据栅极的位置，如果第一倾斜转换区域104的角度α足够陡峭(例如，在+45度和+90度之间或者在-45度和-90度之间)，则仅通过第一倾斜转换区域104的存在可以使器件常关，或者还可以与偏移器件的倾斜沟道区域中的带边缘的掺杂半导体302结合来使器件常关。
图13E示出了栅极导体层304(诸如沉积在掺杂半导体层302上的金属层)和位于栅极导电层304上的栅极掩模306。选择栅极掩模306，使得可以相对于栅极掩模选择性蚀刻栅极导体层304和掺杂半导体层302。
图13F示出了相对于栅极掩模306选择性蚀刻栅极导体层304和下方的掺杂半导体层302。栅极导体层304的剩余部分形成栅极112，并且掺杂半导体层302的剩余部分形成覆盖第一III族氮化物半导体100的倾斜转换区域104的掺杂半导体122。如前所述，剩余掺杂半导体122的特性以这种方式偏移导带：仅沿着缓冲层100的第一倾斜转换区域104在缓冲层和势垒层100、102之间的界面108附近形成单个沟道106。以这种方式，器件常关并具有真实晶体管传输特性，其具有良好的阈值电压控制和亚阈值栅极电压处可忽略的漏极电流。
图13G示出了沉积在栅极112和势垒层102上的介电钝化116以及用于接触沟道106的源极和漏极接触件118、120。如图13G所示，接触件118、120可以设置在器件的相同主侧，使得器件可以在相同侧处接触，或者一个接触件118/120可以设置在器件的一个主侧且另一个接触件120/118可以设置在相对的主侧，使得器件可以在相对侧处接触。
诸如“下方”、“之下”、“下”、“之上”、“上”等的相对空间术语是为了易于描述以解释一个元件相对于第二元件的定位。除了附图中所示的不同定向之外，这些术语用于包括封装件的不同定位。此外，诸如“第一”、“第二”等的数据源还用于描述各种元件、区域、部分等而不用于限制。在整个描述中，类似的标号表示类似的元件。
如本文所使用的，术语“具有”、“包含”、“包括”等被开放性术语，其表示具有所提元件或部件，但不排除附加元件或部件。定冠词“一个”、“该”用于包括多个以及单个，除非另有明确表示。
通过上述变化和应用，应该理解，本发明不通过前面的描述来限制也不通过附图来限制。相反，本发明仅通过以下权利要求及其等效物来限定。

Claims (20)

1.一种常关型化合物半导体器件，包括：
第一III族氮化物半导体，具有第一倾斜转换区域，其中所述第一III族氮化物半导体成角度地从第一层级转换到不同于所述第一层级的第二层级；
第二III族氮化物半导体，位于所述第一III族氮化物半导体上并具有不同于所述第一III族氮化物半导体的带隙，使得沿着所述第一III族氮化物半导体和所述第二III族氮化物半导体之间的界面产生二维电荷载气；
栅极，位于所述第二III族氮化物半导体上；以及
掺杂半导体，位于所述第一倾斜转换区域之上并夹置在所述栅极和所述第二III族氮化物半导体之间，
其中沿着所述第一倾斜转换区域中断所述二维电荷载气。
2.根据权利要求1所述的常关型化合物半导体器件，其中从所述第一层级到所述第二层级转换的所述角度在大约+45度和+90度之间或者在-45度和-90度之间，以便沿着所述第一倾斜转换区域中断所述二维电荷载气。
3.根据权利要求1所述的常关型化合物半导体器件，其中所述二维电荷载气是二维电子气，并且其中当施加给所述栅极的电压超过所述器件的阈值电压时，所述掺杂半导体使得峰值电子密度沿着所述第一III族氮化物半导体和所述第二III族氮化物半导体之间的界面而发生在所述第一倾斜转换区域中。
4.根据权利要求1所述的常关型化合物半导体器件，其中所述第一III族氮化物半导体包括GaN，所述第二III族氮化物半导体包括AlGaN，并且所述掺杂半导体包括p掺杂GaN。
5.根据权利要求1所述的常关型化合物半导体器件，其中所述第一III族氮化物半导体包括GaN，所述第二III族氮化物半导体包括AlGaN，并且所述掺杂半导体包括Al含量小于所述第二III族氮化物半导体的p掺杂AlGaN。
6.根据权利要求1所述的常关型化合物半导体器件，还包括位于所述第二III族氮化物半导体上的钝化层，其中所述栅极背朝所述第二III族氮化物半导体延伸至所述钝化层的表面上。
7.根据权利要求6所述的常关型化合物半导体器件，还包括相互隔开的源极接触件和漏极接触件，并且其中所述栅极在朝向所述漏极接触件的方向上延伸至所述钝化层的表面上。
8.根据权利要求7所述的常关型化合物半导体器件，其中所述栅极还在朝向所述源极接触件的方向上延伸至所述钝化层的表面上。
9.根据权利要求1所述的常关型化合物半导体器件，还包括相互隔开的源极接触件和漏极接触件，并且其中针对亚阈值栅极电压和至少为50V的漏极电压，所述常关型化合物半导体器件的漏极电流小于1E-10。
10.根据权利要求1所述的常关型化合物半导体器件，其中所述掺杂半导体仅覆盖所述第一倾斜转换区域的一部分。
11.根据权利要求1所述的常关型化合物半导体器件，其中所述二维电荷载气具有较小的密度但是在所述第一倾斜转换区域外的所述栅极下方不中断。
12.根据权利要求1所述的常关型化合物半导体器件，其中所述第一层级和所述第二层级之间的垂直距离大约为100nm以下。
13.根据权利要求1所述的常关型化合物半导体器件，其中所述第一III族氮化物半导体具有第二倾斜转换区域，其中所述第一III族氮化物半导体成角度地从第三层级转换到不同于所述第三层级的第四层级，并且其中所述掺杂半导体位于所述第二倾斜转换区域之上并且在所述栅极的与所述第一倾斜转换区域相对的一侧夹置在所述栅极和所述第二III族氮化物半导体之间。
14.根据权利要求13所述的常关型化合物半导体器件，其中从所述第一倾斜转换区域到所述第二倾斜转换区域，所述掺杂半导体在所述栅极下方连续延伸。
15.根据权利要求13所述的常关型化合物半导体器件，还包括位于所述第二III族氮化物半导体上的钝化层，并且其中所述钝化层的一部分保持在所述第一倾斜转换区域和所述第二倾斜转换区域之间的所述栅极下方。
16.根据权利要求13所述的常关型化合物半导体器件，其中所述第一层级和所述第三层级共面，并且其中所述第二层级和所述第四层级共面。
17.根据权利要求13所述的常关型化合物半导体器件，还包括相互隔开的源极接触件和漏极接触件，并且其中对于至少为50V的漏极电压，所述常关型化合物半导体器件具有大约0.5V的阈值电压。
18.一种常关型化合物半导体晶体管，包括：
第一III族氮化物半导体，具有倾斜转换区域，其中所述第一III族氮化物半导体成角度地从第一层级转换到不同于所述第一层级的第二层级；
第二III族氮化物半导体，位于所述第一III族氮化物半导体上；
二维电子气，沿着所述第一III族氮化物半导体和所述第二III族氮化物半导体之间的界面布置，沿着所述倾斜转换区域中断所述二维电子气；
钝化层，位于所述第二III族氮化物半导体上；
栅极，位于所述第二III族氮化物半导体上；
源极接触件和漏极接触件，相互隔开且与所述栅极隔开；以及
掺杂半导体，代替所述钝化层，位于所述倾斜转换区域之上并夹置在所述栅极和所述第二III族氮化物半导体之间，
其中对于所述晶体管的阈值电压之上的栅极电压，所述掺杂半导体使得沿着所述第一III族氮化物半导体和所述第二III族氮化物半导体之间的界面在所述倾斜转换区域中发生峰值电子密度，
其中对于至少为50V的漏极电压，所述阈值电压超过0.5V。
19.一种常关型化合物半导体器件，包括：
第一III族氮化物半导体具有：第一倾斜转换区域，其中所述第一III族氮化物半导体成角度地从第一层级转换到不同于所述第一层级的第二层级；以及第二倾斜转换区域，其中所述第一III族氮化物半导体成角度地从第三层级转换到不同于所述第三层级的第四层级；
第二III族氮化物半导体，位于所述第一III族氮化物半导体上并具有不同于所述第一III族氮化物半导体的带隙，使得沿着所述第一III族氮化物半导体和所述第二III族氮化物半导体之间的界面产生二维电荷载气，沿着所述第一倾斜转换区域和所述第二倾斜转换区域中断所述二维电荷载气；
钝化层，位于所述第二III族氮化物半导体上；以及
栅极，位于所述钝化层上并且位于所述第一倾斜转换区域和所述第二倾斜转换区域之上。
20.根据权利要求19所述的常关型化合物半导体器件，其中所述第一层级和所述第三层级共面，并且所述第二层级和所述第四层级共面。
CN201510594763.8A 2014-09-18 2015-09-17 非平坦常关型化合物半导体器件 Pending CN105448960A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/489,628 US10090406B2 (en) 2014-09-18 2014-09-18 Non-planar normally off compound semiconductor device
US14/489,628 2014-09-18

Publications (1)

Publication Number Publication Date
CN105448960A true CN105448960A (zh) 2016-03-30

Family

ID=55444925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510594763.8A Pending CN105448960A (zh) 2014-09-18 2015-09-17 非平坦常关型化合物半导体器件

Country Status (3)

Country Link
US (1) US10090406B2 (zh)
CN (1) CN105448960A (zh)
DE (1) DE102015115734A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111243954A (zh) * 2020-01-19 2020-06-05 中国科学院半导体研究所 GaN基常关型高电子迁移率晶体管及制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289593B2 (en) * 2015-07-31 2022-03-29 Infineon Technologies Austria Ag Breakdown resistant HEMT substrate and device
TWI662700B (zh) * 2015-08-28 2019-06-11 晶元光電股份有限公司 半導體單元
US10204995B2 (en) * 2016-11-28 2019-02-12 Infineon Technologies Austria Ag Normally off HEMT with self aligned gate structure
CN107093629B (zh) 2017-05-04 2020-06-19 中国电子科技集团公司第十三研究所 增强型hfet
JP6734241B2 (ja) * 2017-09-19 2020-08-05 株式会社東芝 半導体装置及びその製造方法
JP2019169572A (ja) * 2018-03-22 2019-10-03 株式会社東芝 半導体装置及びその製造方法
US10629752B1 (en) 2018-10-11 2020-04-21 Applied Materials, Inc. Gate all-around device
CN113299737A (zh) * 2021-05-20 2021-08-24 中国电子科技集团公司第二十四研究所 一种功率半导体器件制造方法及功率半导体器件
CN116364774A (zh) * 2023-03-15 2023-06-30 厦门市三安集成电路有限公司 一种高电子迁移率晶体管及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856366A (zh) * 2012-09-04 2013-01-02 程凯 一种增强型器件
CN103579329A (zh) * 2012-07-19 2014-02-12 三星电子株式会社 高电子迁移率晶体管及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
US7439555B2 (en) * 2003-12-05 2008-10-21 International Rectifier Corporation III-nitride semiconductor device with trench structure
JP4579116B2 (ja) 2004-09-24 2010-11-10 インターナショナル レクティフィアー コーポレイション パワー半導体デバイス
JP4712459B2 (ja) * 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
US7432565B2 (en) * 2005-09-27 2008-10-07 Freescale Semiconductor, Inc. III-V compound semiconductor heterostructure MOSFET device
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP2009099774A (ja) 2007-10-17 2009-05-07 Sharp Corp ヘテロ接合電界効果型トランジスタ
JP5566618B2 (ja) * 2008-03-07 2014-08-06 古河電気工業株式会社 ＧａＮ系半導体素子
US20110210377A1 (en) 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
CN104051514B (zh) * 2013-03-13 2017-01-11 中央大学 半导体装置与其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579329A (zh) * 2012-07-19 2014-02-12 三星电子株式会社 高电子迁移率晶体管及其制造方法
CN102856366A (zh) * 2012-09-04 2013-01-02 程凯 一种增强型器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111243954A (zh) * 2020-01-19 2020-06-05 中国科学院半导体研究所 GaN基常关型高电子迁移率晶体管及制备方法

Also Published As

Publication number Publication date
US10090406B2 (en) 2018-10-02
DE102015115734A1 (de) 2016-03-24
US20160087089A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
CN105448960A (zh) 非平坦常关型化合物半导体器件
US9941399B2 (en) Enhancement mode III-N HEMTs
US11114554B2 (en) High-electron-mobility transistor having a buried field plate
US9461122B2 (en) Semiconductor device and manufacturing method for the same
US9196614B2 (en) Inverted III-nitride P-channel field effect transistor with hole carriers in the channel
US8692319B2 (en) Lateral trench MESFET
CN110392929A (zh) 氮化镓晶体管
US20140159116A1 (en) III-Nitride Device Having an Enhanced Field Plate
US10204995B2 (en) Normally off HEMT with self aligned gate structure
US20160005821A1 (en) Group III-V Lateral Transistor with Backside Contact
US10483387B2 (en) Lateral/vertical semiconductor device with embedded isolator
CN103426914A (zh) 异质结半导体器件及其制造方法
US9076763B2 (en) High breakdown voltage III-nitride device
US10840353B2 (en) High electron mobility transistor with dual thickness barrier layer
EP3321968A1 (en) High electron mobility transistor with graded back-barrier region
US11699723B1 (en) N-polar III-nitride device structures with a p-type layer
CN102810563B (zh) 横向沟槽mesfet
KR20140014778A (ko) 노멀리-오프 질화물계 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160330

WD01 Invention patent application deemed withdrawn after publication