CN105425012B - 一种用于连续窄脉冲下的apd像元电压读取电路 - Google Patents

Abstract

本发明公开了一种用于连续窄脉冲下的APD像元电压读取电路，设有探测器、可变增益跨阻放大器(TIA)、共模信号采样电路、自复位比较器和可变增益放大器(VGA)。探测器的输出端连接可变增益跨阻放大器(TIA)的输入端，可变增益跨阻放大器(TIA)的输出端连接共模信号采样电路的输入端，以及自复位比较器的一个输入端，以及可变增益放大器(VGA)的一个输入端，共模信号采样电路的输出端连接自复位比较器的另一个输入端，以及可变增益放大器(VGA)的另一个输入端，自复位比较器的输出端为使能信号输出，可变增益放大器(VGA)的输出端为放大差模电压信号输出。

Description

一种用于连续窄脉冲下的APD像元电压读取电路

技术领域

本发明属于APD像元电压检测领域，更具体地，涉及一种用于连续窄脉冲下的APD像元电压读取电路。

背景技术

雪崩光电二极管(APD)是一种半导体光检测器，其原理类似于光电倍增管。在加上一个较高的反向偏置电压后(在硅材料中一般为100-200V)，利用电离碰撞(雪崩击穿)效应，可在APD中获得一个大约100的内部电流增益。某些硅APD采用了不同于传统APD的掺杂等技术，允许加上更高的电压(>1500V)而不致击穿，从而可获得更大的增益(>1000)。一般来说，反向电压越高，增益就越大。APD主要用于激光测距机和长距离光纤通信，此外也开始被用于正电子断层摄影和粒子物理等领域。

APD阵列的前端电路由探测器和读出电路(ROIC)组成，读出电路的主要作用是对探测器感应的微弱信号进行预处理(如积分、放大、滤波、采样/保持等)，再交由外部电路处理。APD阵列的读出电路的核心是TIA，其将APD产生的光电流信号转换为电压信号，TIA的精度、速度和输入范围决定了读出电路的性能指标。

目前国内外的研究中，TIA的输入范围通常不大，在一些研究中，为了提高增益以满足线性度的要求，通常要增加TIA中放大器级数以及提高TIA所用的尾电流大小，这样就直接地增加了面积和功耗。所以设计出一种面积小、功耗低、范围广的读出电路具有很大的意义，这也间接降低了对APD的输出范围要求，节约了成本。

发明内容

针对现有技术中存在的问题，本申请提供的是一种用于连续窄脉冲下的APD像元电压读取电路，其中通过对其关键组件如可变增益放大器、共模电压采样电路等的具体结构及其设置方式进行研究和涉及，相应能够在更为紧凑的结构上实现，与现有产品相比拓宽了输入电流的范围，同时具备，消除了输出差模电压的系统级误差等优点，因而尤其适用于APD像元电压读取的应用场合。

为实现上述目的，按照本发明的一个方面，提供了一种用于连续窄脉冲下的APD像元电压读取电路，其特征在于：所述电路包括探测器、可变增益跨阻放大器(TIA)、共模信号采样电路、自复位比较器和可变增益放大器；

所述探测器的输出端连接所述可变增益跨阻放大器的输入端，所述可变增益跨阻放大器的输出端连接所述共模信号采样电路的输入端，以及所述自复位比较器的一个输入端，以及所述可变增益放大器(VGA)的一个输入端，所述共模信号采样电路的输出端连接自复位比较器的另一个输入端，以及所述可变增益放大器(VGA)的另一个输入端。

优选地，所述探测器为雪崩光电二极管APD，将光信号转换为电信号作为整个所述读取电路的输入。

优选地，所述可变增益跨阻放大器设有一个单入单出放大器和一个电阻阵列，所述电阻阵列的两端连接单入单出放大器的输入和输出端，电阻阵列可根据增益控制信号选择合适的阻值，在输入电流范围很宽时，保证输出电压呈线性输出。

优选地，所述共模电压采样电路包括一个使能信号输入端口EN、一个精准延时电路、一个异或门、一个非门、一个采样控制N型MOS开关M4、一个使能产生N型MOS开关M5、一个RC延时电阻R5和一个RC延时及采样电容C1。

总体而言，按照本发明的上述技术构思与现有技术相比，主要具备以下的技术优点：

1、本发明的APD像元电压读取电路具有可控增益功能，根据输入电流的大小，可选择合适的增益档位对其进行放大，使得输出电压呈线性变化，拓宽了输入电流的范围；

2、本发明的APD像元电压读取电路具有共模电压采样功能，增益换档后，通过采样电路得到正确的共模电压，消除了输出差模电压的系统级误差；

3、本发明的APD像元电压读取电路中TIA可采用单级放大器实现，可以在甚低的功耗下正常工作。

附图说明

图1为本发明的原理框图；

图2为实施例中探测器、可变增益跨阻放大器(TIA)(电阻阵列略)、自复位锁存器和可变增益放大器(VGA)的电路图；

图3为实施例中可变增益跨阻放大器(TIA)中电阻阵列的电路图；

图4为实施例中共模电压采样电路的电路图；

图5为实施例中共模电压采样电路的工作波形图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

在本实施例中，参看图1，本发明设有探测器1、可变增益跨阻放大器(TIA)2、共模信号采样电路3、自复位比较器4和可变增益放大器(VGA)5。探测器的输出端连接可变增益跨阻放大器(TIA)的输入端，可变增益跨阻放大器(TIA)的输出端连接共模信号采样电路的输入端，以及自复位比较器的一个输入端，以及可变增益放大器(VGA)的一个输入端，共模信号采样电路的输出端连接自复位比较器的另一个输入端，以及可变增益放大器(VGA)的另一个输入端，自复位比较器的输出端为使能信号输出，可变增益放大器(VGA)的输出端为放大差模电压信号输出。

在本实施例中，参看图2，探测器1采用APD器件，雪崩光电二极管(APD)是一种p-n结型的光检测二极管，其中利用了载流子的雪崩倍增效应来放大光电信号以提高检测的灵敏度，内部增益高，响应速度快。可变增益跨阻放大器(TIA)2设有一个单入单出放大器和一个电阻阵列，电阻阵列的两端连接单入单出放大器的输入和输出端。其中单级放大器是采用单个BJT管实现的。探测器1产生的电流经过电阻阵列后在放大器输出端产生压降，完成电流到电压的转换，电阻阵列可根据增益控制信号选择合适的阻值，在输入电流范围很宽时，为1微安到10毫安，保证输出电压呈线性输出，电阻阵列可根据增益控制信号选择合适的阻值，在输入电流范围很宽时(五个数量级)，保证输出电压呈线性输出，电阻阵列的详细工作方式见后文。自复位比较器4设有两个输入端，一个输出端，其中一个输入端Vin1连接共模信号采样电路的输出，另一个输入端Vin2连接可变增益跨阻放大器(TIA)的输出，输出端为使能信号EN，当

ΔVin＝|Vin1-Vin2|≧10mV

时，EN＝1，否则EN＝0。自复位比较器4会将EN＝1保持约100ns，以供前级使用，100ns后复位EN＝0。可变增益放大器(VGA)5设有两个输入端，其中一个输入端Vin3连接共模信号采样电路的输出，另一个输入端Vin4连接可变增益跨阻放大器(TIA)的输出，输出端为放大后的差模电压信号Vout，VGA的增益由外部信号控制。输出端Vout与外部信号处理电路连接，在不同的增益档位，放大器的增益在gain＝5和gain＝1之间变化，目的是为了保持输出电压的线性度且避免在电路中引入大阻值电阻(如在默认档，为了达到线性反馈电阻应为50kΩ，而因为VGA提供了5倍增益，只需10kΩ就满足了)，具体的对应关系在电阻阵列中说明。当在某一档位(如sel3＝1)，放大差模电压输出Vout有

Vout≧500mV

时，外部信号处理电路判定其为溢出，将会换向电阻较小的下一档(如sel2＝1)，sel1～sel3的信号都是由如上方式提供的。

在本实施例中，参看图3，电阻阵列设有三个与门、一个使能信号输入端口EN、三个增益控制输入端口sel1、sel2、sel3、三个增益控制N型MOS开关M1、M2、M3、四个反馈电阻R1、R2、R3、R4。三个与门的一个输入端与使能信号EN连接，另一个输入端分别与三个增益控制输入端口sel1、sel2、sel3连接，三个与门的输出端分别与三个增益控制N型MOS开关的栅端连接，R1的左端作为电阻阵列的一端，R1的右端连接M1的漏端和R2的左端，R2的右端连接M2的漏端和R3的左端，R3的右端连接M3的漏端和R4的左端，R4的右端和M1～M4的源端连接作为电阻阵列的另一端。在默认的工作状态下，sel1～sel3均为0，反馈电阻为R1～R4的总和，为10kΩ，此时可变增益放大器(VGA)的增益gain＝5；当输出电压溢出，会有sel3＝1，此时反馈电阻为R1～R3的总和，为1kΩ，此时可变增益放大器(VGA)的增益gain＝5；若此时电压溢出，会有sel2＝1，此时反馈电阻为R1和R2的和，为500Ω，此时可变增益放大器(VGA)的增益gain＝1；若此时电压溢出，会有sel1＝0，此时反馈电阻为R1，为50Ω，此时可变增益放大器(VGA)的增益gain＝1。反馈电阻与后级可变增益放大器(VGA)增益的配合，避免了较大或较小电阻的产生，较大电阻会使得电路面积变大，较小电阻会使得运算放大器进入非线性，本发明中的结构消除了这些问题。

在本实施例中，参看表1，是可变增益跨阻放大器(TIA)的具体档位分布

默认增益档位的反馈电阻为10kΩ，当输入电流≥1uA时，产生的输出电压≥10mV，使能信号EN产生，表明能检测到的最小输入电流为1uA。每一档都在电路总输出Vout≧500mV时换为电阻较小的一档，输入电流的范围为1uA～10mA，达到5个数量级。

在本实施例中，参看图4，共模电压采样电路设有一个使能信号输入端口EN、一个精准延时电路、一个异或门、一个非门、一个采样控制N型MOS开关M4、一个使能产生N型MOS开关M5、一个RC延时电阻R5和一个RC延时及采样电容C1。使能信号输入端口EN分别与精准延时电路的输入端、异或门的一个输入端和非门的输入端连接，精准延时电路的输出端与异或门的另一个输入端连接，异或门的输出端与采样控制N型MOS开关M4的栅端连接，非门的输出端与使能产生N型MOS开关M5的栅端连接，采样控制N型MOS开关M4的漏端与RC延时电阻R5的左端连接作为共模采样电路的输入端，采样控制N型MOS开关M4的源端与采样电容C1的上极板连接，使能产生N型MOS开关M5的漏端与RC延时电阻的右端连接，源端与采样电容C1的上极板连接，采样电容C1的上极板作为共模采样电路的输出端。使能信号EN输入后，经精准10ns延时电路产生一个信号EN’，EN和EN’作为异或门的输入，异或门的输出EN_sample为两个脉宽为10ns的脉冲信号，这两个信号的上升沿分别与EN的上升沿和下降沿处于同一时刻，这个信号控制采样控制N型MOS开关M4。使能信号EN输入后，还经过一个反相器，反相器的输出为EN_hold，这个信号控制使能产生N型MOS开关M5。采样控制N型MOS开关M4闭合时，采样电容C1用作采样共模电压，使能产生N型MOS开关M5闭合时，采样电容C1和延时电阻R5构成RC延时，减缓本级输出随上级输出的变化。

在本实施例中，参考图5，由于在切换反馈电阻阻值时，TIA中运算放大器的输出共模电压会发生变化，若不能获知变化后共模电压的值，所求得的差模电压就不正确，本发明中共模电压采样电路的原理如下：默认状态下，电阻阵列的阻值为最大值10kΩ，EN＝0，EN_sample＝0，EN_hold＝1，此时TIA的输出VTIA为默认增益档位时的共模电压VCM4，由于RC延时电路导通，此时共模采样电路的输出Vcm_out＝VTIA＝VCM4，后级可变增益放大器(VGA)的两个输入相等，其输出EN＝0、Vout＝0。当第一次光电流脉冲到来时，TIA的输出VTIA从VCM4开始下降，而由于RC延时电路的存在，共模电压采样电路的输出Vcm_out仍然维持VCM4不变，当ΔVin＝|Vin1-Vin2|＝|Vcm_out-VTIA|≧10mV时，使能信号产生，EN＝1,经过自复位锁存器，EN信号变为脉宽为100ns的脉冲，此时EN_sample信号产生，且EN_hold＝0，RC延时电路断开。在EN_sample的10ns脉宽内，TIA输出VTIA和共模采样电路输出Vcm_out是短接的，因此Vcm_out跟随VTIA的变化，在EN_sample变为0之前，VTIA会下降到一最低值Vmin4，有VTIA＝Vcm_out＝Vmin4，EN_sample变为0后，Vcm_out将一直保持Vcm_out＝Vmin4直到EN＝0，而VTIA会在光电流撤销后重新上升到一共模电压，在Vout≤500mV时，增益不换档，VTIA会上升到默认档的共模电压VCM4，此时后级可变增益放大器(VGA)的两个输入为VCM4和Vmin4，输出为5×(VCM4-Vmin4)，结果正确；而若Vout≥500mV，会有sel3＝1，在下一次光脉冲到来时，增益会从默认档换至3档(反馈电阻为1kΩ)，VTIA的最低值为Vmin3，在光电流撤销后VTIA会上升到3档的共模电压VCM3，此时后级可变增益放大器(VGA)的两个输入为VCM3和Vmin3，输出为5×(VCM3-Vmin3)，结果正确；若换档后Vout≤500mV，输出正确，不需要下一次光电流脉冲，若换档后Vout≥500mV，外部电路会有sel2＝1，在下一次光脉冲到来时，增益会从默认档换至2档(反馈电阻为500Ω)，会直接令VTIA的最低值为Vmin2，在光电流撤销后VTIA会上升到2档的共模电压VCM2，此时后级可变增益放大器(VGA)的两个输入为VCM2和Vmin2，输出为5×(VCM2-Vmin2)，结果正确；以此类推，即随着TIA输出共模电压的变化，后级放大电路的共模电压输入也发生了变化，以保证输出正确。最多换档3次，即需要3次光脉冲就可获得正确的输出电压值。每次EN脉冲结束后，会再次产生脉宽为10ns的EN_sample，将TIA输出与共模采样电路输出短接，使得Vcm_out＝VTIA＝VCM4，即回到默认状态以等待下次光电流脉冲的到来。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种用于连续窄脉冲下的APD像元电压读取电路，其特征在于：所述电路包括探测器(1)、可变增益跨阻放大器(2)、共模信号采样电路(3)、自复位比较器(4)和可变增益放大器(5)；

所述探测器的输出端连接所述可变增益跨阻放大器的输入端，所述可变增益跨阻放大器的输出端连接所述共模信号采样电路的输入端，以及所述自复位比较器的一个输入端，以及所述可变增益放大器的一个输入端，所述共模信号采样电路的输出端连接自复位比较器的另一个输入端，以及所述可变增益放大器的另一个输入端；

所述的探测器(1)将输入的光信号转化为电流信号，所述的电流信号经过所述的可变增益跨阻放大器(2)，根据电流信号的量级放大不同的倍数，转化为相应的电压信号，所述的电压信号通过所述的共模信号采样电路(3)后，消除共模电压变化带来的系统级误差，所述的自复位比较器(4)比较所述可变增益跨阻放大器(2)的输出和所述共模信号采样电路(3)的输出后，在有光时产生一个使能信号，所述的可变增益放大器(5)根据电流信号的量级调整增益，避免所述的可变增益跨阻放大器(2)中出现过大的反馈电阻；

所述可变增益跨阻放大器包括一个单入单出放大器和一个电阻阵列，所述电阻阵列的两端连接单入单出放大器的输入和输出端，电阻阵列可根据增益控制信号选择合适的阻值，在输入电流动态范围为1微安到10毫安时，仍能保证输出电压呈线性输出；所述单入单出放大器由单个BJT管实现；

所述共模信号采样电路包括一个使能信号输入端口EN、一个延时电路、一个异或门、一个非门、一个采样控制N型MOS开关M4、一个使能产生N型MOS开关M5、一个RC延时电阻R5和一个RC延时及采样电容C1；所述使能信号输入端口EN分别与所述延时电路的输入端、所述异或门的一个输入端和所述非门的输入端连接，所述延时电路的输出端与所述异或门的另一个输入端连接，所述异或门的输出端与所述采样控制N型MOS开关M4的栅端连接，所述非门的输出端与所述使能产生N型MOS开关M5的栅端连接，所述采样控制N型MOS开关M4的漏端与所述RC延时电阻R5的左端连接作为所述共模采样电路的输入端，所述采样控制N型MOS开关M4的源端与所述采样电容C1的上极板连接，所述使能产生N型MOS开关M5的漏端与所述RC延时电阻的右端连接，源端与所述采样电容C1的上极板连接，所述采样电容C1的上极板作为共模采样电路的输出端。

2.如权利要求1所述的读取电路，其特征在于，所述探测器为雪崩光电二极管APD，将光信号转换为电信号作为整个所述读取电路的输入。