CN1053987C - 调制方法,解调方法,调制仪器和解调仪器 - Google Patents

Abstract

一将m比特基本数据长度的数据转换为n比特可变长度代码(d，k；m，n；r)的调制系统，包括：判别基本数据的约束长度i(i＝1-r)；当约束长度i为最大值r时，使用将m×r比特数据进行转换的换算表，一致地将m×i比特数据转换为n×r比特的代码，该换算表当约束长度i小于r时至少包括一个换算表；从基于判别的约束长度i而获得的n×r比特代码中取出特定比特并作为调制代码输出。本发明还公开了其解调系统。

Description

调制方法，解调方法，调制仪器和解调仪器

本发明是关于调制方法，解调方法，调制仪器和解调仪器，更具体而言，本发明是关于是如此调制数据使之适合数据传输或记录到记录介质上的调制方法和调制仪器和对通过调制获得的调制编码进行解调以再现数据的解调方法和解调仪器。

在传送数据或记录数据到诸如磁盘或光盘等记录介质上时要进行数据调制，使数据适合于传送或记录。作为调制方法之一，块代码已经公开了，按照这种块代码方式，数据串被划分为以m×i比特为单元的块(以后被称为数据字)并按照适当的代码规则把它们转换为由n×i比特组成的码字，当i＝1时，块代码是固定长度的代码。而另一方面，当选取多种不同的i时，即，当i≥1和变换是由imax＝r实现的，这里r是i的最大值，块代码是可变长度的代码。一经过块代码的代码被称为可变长度代码(d，k；m，n；r)。这里i被称为约束长度，和约束长度imax是r(以经后称为最大约束长度r)。近而，d表示相同符号的最小连续数字，即，被称为例如0的最小的一串数字，和k表示相同符号的最大连续数字，即，例如0的最大的一连串数字。

在此期间，在记录由上面叙述得到的可变长度的代码到例如光盘等等上的情况下，可变长度代码进一步经受了所谓NRZI(不归零制转换)的调制，也就是在NRZI调制的可变长度代码(以后称之为记录波形序列)的基础上实现了记录。现在假设，记录波形序列的最小反转间隔是Tmin，记录波形序列的最大反转间隔是Tmax，从记录密度的观点来看，就希望最小反转间隔Tmin要大一些，也就是最小的一连串d要长一些。已经有不少不同的调制系统。值得注意的是，从再现时钟或被称为信号不稳定性的观点来看，最大反转间隔Tmax要小一些就更能获得满意的效果。

从更实际的意义来看，在音频数据记录在所谓的袖珍盘(CD)内使用所谓的EFM技术(8至14调制)，这种EFM对应着编码(2，10；8，17；1)。现假定数据串的比特间隔是T，最小反转间隔Tmin是等于1.41(＝(8/17)×3)T。用(m/n)×T表示给出所允许的信号不稳定值的检测窗口宽度Tw和该值为0.47(＝(8/17)T)。在这样的CD盘上可以设想缩短与在盘上形成的最小反转间隔Tmin相对应的最小凹坑的长度并以此来增加记录密度。然而，当最小的凹坑的长度比激光光束的光点尺寸还要小得多时，检测这些凹坑就变得很困难，造成了出现错误的原因。从这点来看，可设想缩短激光光源的波长使得光点的尺寸变得更小，或类似的方法允许密度更高一些。然而，实现这样的方法是有限制的。即，实现对比现存系统数据大6倍的数据进行记录是很困难的，例如将移动图象的音频数据记录到具有12cm的CD盘上就是很困难的。

依此，使用允许在光盘上形成最小凹坑长度，即最小反转间隔Tmin而不减少信息量的调制系统是非常重要的。在这样的调制系统中，然而，也存在着如下的问题，上述最大约束长度r开始变得较大，即把数据变换成可变长度代码的换算表在尺寸上增大了，造成了增大的电路规模。

如上所述，为了达到使诸如光盘等记录介质的所允许的密度变得较大的目的，这就必须使通过调制所获得的可变长度代码的最小反转间隔Tmin，即，最小的一连串d变得大一些，然而，如果在不减少信息量的情况下实现该方法，这就存在着换算表在尺寸上增加，使得电路规模变大的问题。近而，对于对通过从例如一记录介质而获得可变长度代码进行解调以再现数据的逆换算表来说，也存在着类似的问题。

考虑到上述的实际情况，本发明的目的是允许调制用的换算表或解调用的逆换算表比常规系统的换算表或逆换算表要小，从而使得所形成的电路规模比通常系统的电路规模要更密集紧凑的一调制方法，一解调方法，一调制仪器和一解调仪器。值得注意的是，该申请是由同一申请人递交的S.N.08/029,133的美国专利申请的改进的发明。

为了完成上述之目的，依照本发明，这里提供的将m比特的基本数据长度的数据转换成n比特的基本代码长度的可变长度代码(d.k；m，n；r)的调制方法包括：一判别基本数据的约束长度i(i＝1～r)的判别步骤；一当约束长度i等于最大约束长度r的情况下使用转换m×r比特数据的换算表一致地将m×i比特数据转换成n×r比特代码的调制步骤；该换算表包括当约束长度i是小于r的情况下至少一个换算表一在判别步骤中获得的约束长度i的基础上从在调制步骤中获得的代码中取出特定的比特并把它们作为调制代码输出的代码产生步骤。

在代码产生步骤中，从最低有效位来的n×i比特能被取出作为根据在调制步骤中获得的代码中约束长度i的特定比特。

另外，在当进行调制步骤时如果约束长度i是小于r时的转换数据时，该步骤包括了转换部分数据的数据转换子步骤，这就使它与换算表的部分数据相对应。

上述可变长度代码(d，k；m，n；r)是如此进行的，使得最小的0的一连串d是4或者更多。

上述可变长度代码(d，k；m，n；r)是如此进行的，使得最大的0的一连串k是22或者更少。

另外，依照本发明，这里所提供的在相反的方向把n比特基本代码长度的可变长度代码(d，k；m，n；r)转换为m比特基本数据长度的数据的解调方法包括：一判别可变长度代码的约束长度i的判别步骤；一当约束长度i是最大约束长度r时通过在相反方向将可变长度的n×r比特的代码进行转换的逆换算表一致地在相反的方向将n×i比特的可变长度代码转换为m×r比特的数据的解调步骤和该逆换算表包括当约束长度i小于r时所包括的至少一个逆换算表，和一在判别步骤获得的约束长度i的基础上，从在解调步骤中获得的数据中取出特定的比特作为再现数据输出的数据产生步骤。

在数据产生步骤中，根据在解调步骤中获得的约束长度i，从最低有效位中取出m×i比特作为特定位。

在判别步骤中，一可变长度代码串可以从它的前端部分开始划分为n比特的诸多单元，其中当一单元的n比特全是0时，它就可以判别，这是可变长度代码的边界，这样去判别约束长度i。

在解调步骤中当约束长度i小于r的可变长度代码以相反方向转换以后，在数据产生步骤中已经取出的m×i比特数据的特定位被转换为再现数据。

另外，本发明的第一个调制仪器是指将m比特的基本数据长度的数据转换为n比特基本代码长度的可变长度代码(d，k；m，n；r)的一种调制装置，它包括：一判别约束长度i(i＝1～r)的判别装置；一当组合长度i等于最大约束长度r的情况下使用转换m×r比特数据的第一换算表一致地把m×i比特数据转换成n×r比特代码的第一调制装置和当约束长度i小于r的情况下，该换算表至少包括一个换算表，一在判别装置中获得的约束长度i的基础上从第一调制装置获得的代码取出特定的比特并把它们作为调制代码输出的代码产生装置；一当约束长度i的数据不包括在第一转换表内的情况下通过使用转换约束长度i数据的第二换算表将不能使用第一调制装置转换的m×i比特转换为n×i比特的可变长度代码并且把它作为调制代码输出的第二调制装置。

根据本发明的第二调制仪器，其特征是，在第一个调制仪器中，代码产生装置从最低有效位取出的n×i比特作为基于第一个调制装置获得的代码的约束长度i的特定比特。

另外，依本发明的第三个调制仪器，其特征是，在第二个调制仪器中，当约束长度i是小于r的情况下使用第一个调制装置转换数据时，提供一种转换部分数据的数据转换装置并且使该部分数据与第一转换表的部分数据相对应。

另外，依本发明的第四个调制仪器，其特征是，在第三个调制仪器中，可变长度代码(d，k；m，n；r)是如此安排的，便得0的最小一连串d是4或者更多。

还有，依本发明的第五个调制仪器，其特征是，在第三个调制仪器中，可变长度代码(d，k；m，n；r)是如此安排的，使得0的最小一连串d是4个或更多，而0的最大一连串k是22个或更少。

另外，依照本发明，这里提供了一在相反方向将n比特的基本代码长度的可变长度代码(d，k；m，n；r)转换为m比特基本数据长度的数据的第一个解调仪器，它包括：判别可变长度代码的约束长度的判别装置；当约束长度i是最大约束长度r的情况下通过使用将在相反方向转换n×r比特可变长度代码的第一逆换算表一致地在相反方向把n×i比特的可变长度代码转换为m×r比特数据的第一解调装置，当约束长度j是小于r的情况下该逆算表至少包含一个逆换算表，在从判别装置中获得的约束长度i的基础上从第一解调装置获得的数据中取出特定的比特并且把它们作为再现数据输出的数据产生装置；通过使用将不包含在第一逆换算表内的约束长度i的可变长度代码进行相反方向变换的第二逆换算表，将在逆方向不能在第一个解调装置内进行转换的n×i比特可变长度代码在相反方向转换为m×i比特数据并且把它作为再现数据输出的第二解调装置。

依本发明的第二解调仪器，其特征是，在第一解调仪器中，数据产生装置从最低有效位取出m×i比特作为基于第一解调装置中获的数据的以约束长度i的特定比特。

依本发明的第三解调仪器，其特征在于，在第一解调仪器中，采用的判别装置从可变长度代码的前端部分开始把可变长度的代码串划分为n比特的诸单元，当一个单元的n比特均为0时，它可以判别，这是可变长度代码的边界，并以此判别组合长度i。

另外，依本发明的第四个解调仪器，其特征是，在第二个解调仪器中，当约束长度i是小于r时在相反方向转换可变长度代码过程中，数据产生装置转换已经取出的n×i比特数据的特定比特并且把它作为再现数据。

依照本发明，数据的约束长度i(i＝1-r)被判别，使用第一换算表，将m×i比特数据一致地转换为n×r比特的码，以根据约束长度i从该码中取出特定比特，将其作为调制码输出。和使用第二个转换算表把不能使用第一个换算表进行转换的m×i比特数据转换为n×i比特的可变长度代码并且把它作为调制代码进行输出。

另外，依照本发明，从最低有效位取出n×i比特，作为以代码约束长度i为基础的特定比特并且把它作为调制代码进行输出。

另外，依照本发明，当约束长度i是小于r时，在使用第一个换算表进行转换的过程中，部分数据被转换，以便它们与第一换算表的数据部分相对应使得一致地将m×i比特数据转换为n×r比特的代码。

另外，依照本发明，m×i比特的数据被转换成为n×r比特的可变长度的代码，其中可变长度代码(d，k；m，n；r)是如此安排的使得0的最小一连串d是4个或者更多。

近而，依照本发明，是如此设置可变长度代码(d，k；m，n；r)使得0的最小一连串d是4个或者更多和0的最大一连串k是22个或者更少，m×i比特数据转换成n×r比特可变长度代码。

另外，依照本发明，可变长度代码的约束长度i被判别，使用第一逆换算表在相反方向一致地把n×i比特可变长度代码转换为m×r比特数据，在该数据的约束长度i的基础上取出特定比特作为再现数据输出，并且可使用第二逆换算表把不能使用第一逆换算表在相反方向进行转换的n×i比特的可变长度代码在相反方向转换为m×i比特的数据并且把它作为再现数据输出。

另外，依照本发明，从最低有效位取出m×i比特作为基于从数据获得的以约束长度i的特定比特并且把它作为再现数据输出。

另外，依照本发明，可变长度代码串从它的前端部分开始被划分为n比特的诸多单元，其中当一个单元的n比特全是0时，它可以判别这里是可变长度代码的边界，并借此判别约束长度i。

还有，依本发明，当约束长度i是小于r的情况下在相反方向转换可变长度代码过程中使用第一个逆换算表，已经取出n×i比特数据的特定位作为再现数据进行输出。

附图的简单描述。

图1是使用本发明的调制仪器和解调仪器的记录/再现系统的电路方框图。

图2是使用本发明的调制仪器的实际电路方框图

图3是使用本发明的解调仪器的实际电路方框图

图4是调制操作的流程图

图5是解调操作的流程图

参照附图将描述一调制方法，一解调方法，一调制仪器和解调仪器的最佳实施例。在该实施例中发明应用到将数据转换为可变长度代码(d，k；m，n；r)的调制仪器和在相反方向进行转换的解调装置。图1是调制仪器的实际电路的方框图，图2是解调仪器的实际电路的方框图，图3是使用调制仪器和解调仪器进行记录视频信号或再现一记录的视频信号的整个记录/再现系统的电路结构的方框图。

首先将描述记录/再现系统。

如图3所示，记录/再现系统的记录系统包括一把视频信号转换为数字信号的模拟/数字转换器11(以后称为A/D转换器)，一个对从A/D转换器11a获得的数字视频信号进行编码并且进行数据压缩的编码器12a，一存储从编码器12a获得的视频信号的缓冲存储器13a，一将音频信号转换为数字信号的A/D转换器11b，一个对从A/D转换器11b获得的数字音频信号进行编码并且进行数据压缩的编码器12b，一存储从编码器12b获得的音频信号的缓冲存储器13b，一将从缓冲存储器13a，13b获得视频数据和音频数据进行多路调制的多路调制器14(以后称为MPX)，一将误差校正代码(ECC)加入到从MPX14中获得的数据中的电路15(以后称为ECC电路)，一个在ECC电路15中的误差校正码加入其中的数据进行调制的调制单元30，一在从调制单元30获得的调制编码的基础上实现在记录介质1上进行记录的记录头16。

在操作时，A/D转换器11a将作为模拟信号送来的视频信号转换为数字视频信号，编码器12a是由例如所谓预编码器，离散余弦变换元件(所谓DCT)，或霍夫曼(Huffman)编码器等组成并用来进行预定的编码和适用于允许从A/D转换器11a获得的数字视频信号在图象之间经受运动补偿预编码以减少在时基(时间轴)方向的冗余，使用DCT和霍夫曼编码法可以在空间方向上减少冗余以实现有效的编码并产生视频数据，这样产生的视频数据临时存储在缓冲存储器13a中。

A/D转换器11b将送来的音频模拟信号转换成为数字音频信号，编码器12b由预定编码器组成，并且适用于对A/D转换器11b来的数字音频信号进行编码并且对此进行数据压缩和产生音频数据。这样产生的音频数据临时存储在缓冲存储器13b中。

MPX14读出在缓冲存储器13a的视频数据和存储在缓冲存储器13b中的音频数据，例如以这样的方式，使得视频数据和音频数据对多路调制而言是相互同步的，使得这样的数据和在此数据上加上同步SYNC信号并且按照预定的格式对此进行输出。

ECC15电路对从MPX14来的把视频数据和音频数据进行多路调制的数据加入误差校正代码并且把加有误差校正代码的数据送到调制单元30。

调制单元30将从MPX14送来的m比特基本数据长度的数据转换为n比特基本代码长度的可变长度代码(d，k；m，n；r)并且允许这样获得调制编码经历例如所谓的NRZI(不归零制转换)调制并且将它送到记录头16。

与此同时，记录介质1是由诸如光盘、磁盘或磁带等组成的记录介质。记录头16是由与这样记录介质相对应的光头或磁头组成，并且在从调制单元30送来的调制代码的基础上实现记录，例如，在记录介质1假设为所谓的具有直径12cm的袖珍盘(以后称CD盘)，移动图象的视频数据等使用音频数据被记录的现存CD的电容器大六倍或更多的记录电容器进行记录。

而另一方面，如图3所示，记录/再现系统的再现系统包括：一从记录介质1上产生再现信号的再现头21，一放大从再现头21产生的再现信号的放大器22，一均衡由放大器22放大的再现信号的均衡器23(以后称为EQ)，一再现从EQ23获得的均衡的再现信号中再现时钟的时钟再现元件24，一解调从EQ23获得的再现信号以再现数据的解调单元40，一对从解调单元40中再现的数据进行误差校正的误差校正电路25，一存储从误差校正电路25获得的进行了误差校正的数据的缓冲存储器26，一将从缓冲存储器26来的数据分离为视频数据和音频数据的信号分离器27(以后称为DE-MPX)，一个对从DE-MPX27内分离的视频数据进行解码并产生数字视频信号的解码器28a，一将从解码器28a再现的数字视频信号转换成模拟信号并以此再现视频信号的D/A转换器29a。一个对在DE-MPX27中分离音频数据进行解码以再现数据音频信号的解码器28b，和一个将在解码器28b再现的数字音频信号转换成一个模拟信号以再现一个音频信号的D/A转换器29b。

在操作时，再现头2 1从记录介质1产生再现信号，放大器22放大该再现信号，EQ23对在放大器22放大的再现信号进行波形均衡并且把波形均衡后的再现信号送到时钟再现元件24和解调单元40，时钟再现元件24是由例如所谓的PLL(锁相环)等组成并且通过包含在再现信号内的时钟成分去产生时钟。

解调单元40例如使用从时钟再现元件24送来的时钟将从EQ23送来的再现信号加以二进制化，和完成相应于在上述调制单元30的调制的解调，即，在相反方向把在二进制量化获得的n比特的基本代码长度的可变长度代码(d，k；m，n；r)转换为m比特的基本数据长度的数据以产生再现数据。

误差校正电路25实现从解调单元40送来的再现数据的误差校正，缓冲存储器26临时地存储进行过误差校正的再现数据。

DE-MPX27将从缓冲存储器26送来的再现数据分离成视频数据和音频数据并且传送视频数据到解码器28a和传送音频数据到解码器28b。

解码器28a实现在对应上述编码器12a内进行编码的解码以产生数字视频信号，D/A转换器29a转换再现的数字视频信号为模拟信号以输出视频信号。

解码器28b实现在对应上述编码器12b内进行编码的解码以再现数字音频信号。D/A转换器29b转换再现的数字音频信号为模拟信号并且输出音频信号。

下面将描述调制单元30的基本部分的细节。

如图1所示，调制单元30的基本部分包括：一以m比特组成诸多单元的形式从ECC电路15移出数据的移位寄存器31，一判别从移位寄存器31来的m比特为一个单元的送来的数据的约束长度i(i＝1～r)的等级判别元件32，一将虚比特加入m×i比特数据的前端部分以形成m×r比特数据的数据长度转换器33，一在约束长度i等于最大约束长度r的情况下使用对m×r比特数据进行转换的第一换算表，将从数据长度转换器33来的加入虚比特的数据一致地转换为n×r比特的代码的第一调制电路34和当组合长度i是小于r时使该所述换算表包括至少一个换算表，一根据从等级判别元件32获得的约束长度i，从第一调制电路34获的代码中取出特定比特并将它们作为调制代码输出的代码产生器35，一通过使用不包括在第一换算表内的约束长度i的第二换算表将不能使用第一调制电路34转换的m×i比特数据转换为n×i比特的可变长度代码并且把它作为调制代码输出的第二调制电路36，一按预定的传输速率对从代码发生器35来的调制代码进行输出的移位寄存器37。

当可变长度代码(d，k；m，n；r)被假定为是例如，可变长度代码(4，22；2，5；5)这就是假设了d，最小的一连串0是4比特；k，最大的一连串0是22比特；m，基本数据长度是2比特；n，基本代码长度是5比特；r，最大约束长度是5比特，当组合长度i是最大约束长度5时，第一调制电路34包括了10-15的换算表，而当约束长度小于5时，还至少包括一个换算表，即，该换算表可为三个换算表，当约束长度i是2时将转换4(＝2×2)比特数据为10(＝5×2)比特的可变长度代码(以后称为4-10转换表)，当约束长度i为4时，使用6-15换算表，和当组合长度i为4时，使用8-20换算表，例如，如下面表1所示，作为第一换算表，更具体而言，10-25换算可以由，例如所谓的ROM组成，其中把码值进行存储，而数据作为地址。

值得注意的是，当约束长度i是1，2，3，4时，由表2给出相应的换算表(在上述的U.S.S.N.08/029,133中的表)。通过表1和表2之间的比较可以看出，在表1中示出的i＝5的10-25换算表包括除了表2的i＝1以外的所有的表。

                         表1

数据	代码
		i＝5    00000111110000011110000001110100000111000000011011000001101000000110010000011000000001011100000101100000010101000001010000000100110000010010000001000100000100000000001111000000111000000011010000001100000000101100000010100000001001000000100000000001110000000110000000010100000001000000000011000000001000000000010000000000	01000 01000 01000 01000 0000001000 01000 01000 00100 0000001000 01000 01000 00010 0000001000 01000 01000 00001 0000001000 01000 00010 00001 0000001000 01000 00100 00100 0000001000 01000 00100 00010 0000001000 01000 00100 00001 0000001000 01000 00010 00010 0000001000 00100 00100 00100 0000001000 00100 00100 00010 0000001000 00100 00100 00001 0000001000 00010 00001 00001 0000001000 00100 00001 00001 0000001000 00100 00010 00010 0000001000 00100 00010 00001 0000001000 01000 00001 00001 0000001000 00001 00001 00001 0000001000 00010 00010 00010 0000001000 00010 00010 00001 0000000100 00100 00010 00001 0000000100 00100 00001 00001 0000000100 00010 00010 00010 0000000100 00010 00010 00001 0000000100 00100 00010 00010 0000000100 00100 00100 00100 0000000100 00100 00100 00010 0000000100 00100 00100 00001 0000000100 00001 00001 00001 0000000010 00010 00001 00001 0000000010 00010 00010 00010 0000000010 00010 00010 00001 0000000010 00001 00001 00001 0000000001 00001 00001 00001 00000SYNC for mod2to4d5ASYNC          23T 21T 6TBSYNC          21T 23T 6T

                   表2

数据	代码
		i＝1    1110111111i＝2    0111011001010100i＝3    001111001110001101001100001011001010001001001000000111i＝4    0001101100011010000110010001100000010111000101100001010100010100000100110001001000010001000100000000111100001101000011010000110000001011000010100000100100001000	000001000000001  00001  0000001000  0000000100  0000000010  0000000001  0000001000  01000  0000001000  00100  0000001000  00010  0000001000  00001  0000000010  00001  0000000100  00100  0000000100  00010  0000000100  00001  0000000010  00010  0000001000  01000  01000  0000001000  01000  00100  0000001000  01000  00010  0000001000  01000  00001  0000001000  00010  00001  0000001000  00100  00100  0000001000  00100  00010  0000001000  00100  00001  0000001000  00010  00010  0000000100  00100  00100  0000000100  00100  00010  0000000100  00100  00001  0000000010  00001  00001  0000000100  00001  00001  0000000100  00010  00010  0000000100  00010  00001  0000001000  00001  00001  0000000001  00001  00001  0000000010  00010  00010  0000000010  00010  00001  00000

另外，第二调制电路36包括了对约束长度i为1时的2比特数据进行转换的2-5换算表作为实例如下面表3所示，该表并不包括在第一调制电路34的2-5换算表，值得注意的是，在表3中所示的2-5换算表内，转换以二进制表示的数据“111111”(以后称为数据“111111”)成为代码“000010000100000”是用来允许从转换中所获得的可变长度代码的最大一连串k是22比特或更少。

              表3

数据	代码
		i＝1    1110111111	000001000000001  00001  00000

移位寄存器31对从ECC电路15送来的数据在m比特的多个单元中进行移位，等级判别元件32对以m比特的诸多单元的送来的数据的约束长度i进行判别。更具体地讲，等级判别元件32判别送来的2(m＝2)比特数据是否存在于在表3内所示2-5换算表的数据部分内，即，在数据为“11”“10”时判别约束长度i是为1，在数据为“01”“00”时再将下一个2比特加入其中，使得比特的总数为4(传给下一个等级)。然后，等级判别元件32判别是否所形成的数据在整体上是4比特并且该4比特对应着表2内示出的10-25换算数据部分的较低序的4比特，当从最低有效位(LSB)获得的第4位被转换为1时，即，在数据为“0111”，“0110”，“0101”，“0100”，时，判别约束长度i为2，并继续到下一个数据为“0011”，“0010“，“0001”，“0000”时，类似地，随着时问的继续增加，等级判别元件32继续进行判别，当加入下两比特时，就要判别是否从移位寄存器31来的2比特诸多单元的数据是否对应着在表2所示的10-25换算表的数据部分的较低序m×i比特，这样当特定比特转换时就判别出约束长度i＝3～5。

另外，等级判别元件32应如此操作，使得当约束长度i为1时，它传送mxi比特数据，即，2比特数据“11“，“10“和数据“111111”到第二调制电路36，当约束长度i是2-5时，它传送m×i(i＝2～5)比特，即，4-10比特数据到数据长度转换器33。

数据长度转换器33加入虚比特到从等级判别元件32来的m×i(i≠r)前端部分从而形成m×r比特，并转换数据部分以使它们与10-25换算表的数据部分相对应，图4给出了数据长度转换器33，第一和第二调制器34，36和代码发生器35的操作流程图。

从更实际的意义而言，数据长度转换器33应如此操作，使得当约束长度i为，例如，2，即，从等级判别元件32送来的数据是4(＝2×2)比特时，它把“000001”的6比特的虚比特加到其前端部分以形成和10-25换算表(步骤S2-1)的数据部分相同的10(＝2×5)比特数据和把从LSB来的数据的第4比特进行转换以形成为“1”以使得可和10-15换算表(步骤S2-2)的数据部分相对应。其结果，例如，从等级判别元件32获得的数据“0111”被转换为数据“0000011111”和例如，数据“0110”转换为数据“0000011110”。

另外，数据长度转换器33是如此操作的，使得约束长度i例如是3，即数据是6比特，它加入4比特的虚位“0000”到其前端部分以形成10比特的数据，该数据与10-25换算表的数据部分是相同的(步骤S3-1)，和它对从LSB的数据第5比特进行转换使其为“1”，就使得与10-25换算表的数据相对应(步骤S3-2)。其结果，例如，从等级判别元件32获得的数据“001111”转换为数据“0000011111”，数据“001110”转换为数据“0000011110”。进而，数据长度转换器33是如此操作的，使得当约束长度i例如为4时，它加2比特虚位“00”到其中的前端部分(步骤S4-1)，和转换特定位，使得这样形成数据变得与10-25换算的数据部分相对应，即，在i＝4的情况下，仅当从LSB获得的第三比特是“1”(步骤S4-2)时，从LSB获得的第4比特数据首先要经受如下的处理，当它为“1”时就转换为“0”，当它为“0”时，就转换为“1”(步骤S4-3)。然后，从LSB获得的第3比特被转换(步骤S4-4)。例如，数据“00011011”转变为数据“0000011111”，和数据“00010111”转变为数据“0000011111”，和数据“00010111”转换为数据“0000011011”。

第一调制器34包括了在表1示出的10-25换算表，并且如此操作，即读出代码部分的码，并且从数据长度转换器33获得的数据作为读出地址读出代码(步骤S2-3)。其结果，当从数据长度转换器33获得的数据为，例如，“00000 11111”时，从第一调制器34输出的编码为“01000 01000 0100001000 00000”。即，当，例如，数据“0111”(i＝2)，数据“001111”(i＝3)，数据“00011011”(i＝4)，数据“0000011111”(i＝5)送到该调制器30，当约束长度i是最大约束长度5时，通过使用转换10(＝2×5)比特数据的10-25转换表从第一调制器34一致地输出25(＝5×5)比特的代码“01000 01000 01000 01000 00000”。进而，当，例如，当转送数据“0110”，“01110”，“00011010”，“0000011110”时，使用10-25换算表从第一调制器34一致地输出25比特代码“01000 01000 01000 00100 00000”。

根据从上述等级判别元件32获得的约束长度i，代码产生器35从25比特中取出特定位，即从第一调制器34获得的LSB取出的n×1特定比特(步骤S2-4)并且把它作为调制代码输出(步骤S2-5)，就实际的情况而言，当从第一调制器34获得代码“01000 01000 01000 01000 00000”时，从等级判别元件32转送来的约束长度为2，代码产生器35输出10(＝5×2)比特的调制代码“01000 00000”。进而，如果转送来的约束长度i为3，那么代码产生器35输出15(＝5×3)比特的调制编码“01000 01000 00000”。如果转送来的约束长度i为4，代码产生器35输出20(＝5×4)比特的调制代码“01000 01000 01000 00000”。如果转送来的约束长度i为5，代码产生器35将输出25(＝5×5)比特的调制代码“01000 01000 01000 0100000000”。进而，当转送，例如代码“01000 0100001000 00100 00000”的情况下，当约束长度为2时，代码发生器35输出调制代码“00100，00000”；当约束长度为3时，它输出调制代码“01000 00100 00000”；当组合长度为4时，它输出调制代码“01000 0100000100 00000”，和当约束长度i＝5时，它输出调制代码“01000 01000 01000 00100 00000”。这样获得的以约束长度i为基础的具有n×i码长的调制代码送往移位寄存器37，然后从移位寄存器37按预定的传输速率送往例如NRZI调制器(未示出)。按NRZI调制过的调制编码送往记录头16。

另一方面，当约束长度i为1，它不包括在上述10-25转换表内的情况下，使用转换数据的2-5转换表第二调制器36将不能通过第一调制器34转换的2(＝2×1)比特数据转换为5(5×1)比特可变长度代码，并且通过代码产生器35，移位寄存器37，和NRZI调制器将这样获得的可变长度代码送到记录头。

这样，仅使用第一调制器34的10-25换算表调制仪器30就可把4比特，6比特，8比特和10比特的数据转换为10比特，15比特，20比特和25比特的可变长度的代码。其结果，4-10换算表，6-15换算表，和8-20换算表在现有装置中都不是必须的。

在上述调制器30中获得的并进行过NRZI调制的调制代码的基础上，记录头16对由例如磁-光盘组成的记录介质1实现记录。其结果，假设转送到调制器30的数据的比特间隔为T，在记录介质1上形成的最小凹坑长度，即最小的反转间隔Tmin是2.0(＝(2/5)×5)T。即，和，例如所谓的EFM(Tmin＝1.41T)或(2.7)调制(Tmin＝0.5T)相比较，可最小反转间隔Tmin要大得多，通常每一个约束长度i都需要的换算表，也就是通常需要的68代码规则能够被减少到如表1，3所示的35个代码规则，这样第一调制器34的电路规模能变得更紧凑。

下面将描述解码仪器40和基本部分的一些细节。

如图2所示，解调仪器所包括的基本部分为：对在EQ23内以n比特为诸多单元进行均衡的再现信号进行二进制化所获得的可变长度代码进行移位的一移位寄存器41；用来对从移位寄存器41来的n比特位的诸多单元的可变长度编码的组合长度i(i＝1～r)进行判别的一等级判别元件42；将虚比特加到n×i比特的可变长度代码的前端部分以形成n×r比特代码的一代码长度转换器；当约束长度i是最大约束长度r时，使用在相反方向转换n×r比特代码码的第一逆换算表，和当约束长度i小于r时使用至少一个逆换算表一致地在相反方向把从代码长度转换器43获得的n×r比特编码转换为m×r比特数据的第一解调器44；以从等级判别元件42获得的约束长度i为基础从第一解调器44获得的数据中取出特定比特并且把它们作为再现数据输出的数据产生器；使用那些不包括第一逆换算表内的约束长度i的可变长度代码在相反方向进行转换的第二逆换算表，把那些在第一解调器44不能在相反方向进行转换的n×i比特的可变长度代码在相反方向上转换为m×i比特并且把它作为再现数据输出的第二解调器46；按预定的传输速率输出从数据产生器45来的再现数据等的一移位寄存器47。

现假设可变长度代码(d，k；m，n；r)是，例如(4，22；2，5；5)，其中最小的一连串d是4比特，最大的一连串k是22比特，基本数据长度m是2比特，基本代码长度n是5比特，和最大约束长度r是5，第一解调器44包括，对应着上述第一个调制器34所具有的10-25换算表的逆换算表作为第一逆换算表，即，至少一个逆换算表，其中在图1中示出的上述10-25的换算表的代码部分被取出作为读出地址而它的数据部分被取出作为输出，即，25-10逆换算表包括约束长度i是2的逆换算表的三个逆换算表和在相反方向将10(＝5×2)比特的可变长度代码转换为4(＝2×2)比特数据(以后称为10-4逆换算表)，一约束长度i为3的15-6逆换算表和一约束长度i为4的20-8逆换算表。

进而，第二解调器46包括，对当组合长度i为1而且不包括在第一解调器44的25-10逆换算表内的5比特的可变长度代码进行相反方向变换的逆换算表作为第二逆换算表，即，上述第二调制器36的2-5换算表(表3所示)的代码部分被取出作为读出地址而它的数据部分作为输出的5-2逆换算表。

在操作时，移位寄存器41以n比特为诸多单元的形式对再现的可变长度代码进行移位，等级判别元件42判别以n比特组成诸多单元传送的可变长度代码的约束长度i。就更具体的意义而言，等级判别元件42是如此操作的，使得当前端部分来的5比特的诸多单元中所获得的一个单元的5比特均为0时，它可以判别：可变长度代码具有边界，当从边界来的大量比特数字到下一个边界是5，它可以判别：约束长度i是1；当该数字是10，它可以判别：约束长度i是2；当该数字是15，它可以判别：约束长度i是3；当该数字是20，它可以判别：约束长度i为4；当该数字是25，它可以判别：约束长度i为5，值得注意的是，对应着可变长度代码“0000100001 00000”约束长度i被判别为1。

当约束长度i为1时，等级判别元件42传送给第二解调器46n×1比特，即，可变长度代码“00000”，5比特的“10000”和可变长度代码“00001 00001 00000”，和当约束长度i为2～5时，等级判别元件42传送给代码长度转换器43，n×i(i＝2～5)比特的可变长度代码，即，10～25比特。

代码长度转换器43把虚比特位加到从等级判别元件43获得的n×i(i≠r)比特位的前端部分以形n×r比特代码并且将n×r比特代码传送给第一解调器44。

在图5中给出了代码长度转换器43，第一和第二解调器44，46和数据产生器45的操作的流程图。

从更实际的意义而言，当约束长度i为2时，即，从等级判别元件42获得的可变长度代码是10(＝5×2)比特时，代码长度转换器43将“01000 01000 01000”15比特的虚比特位加入其上面的前端部分以形成25(＝5×5)比特位的代码，该代码是和25-10逆换算表的代码部分的值是相同的(步骤S12-1)。

当约束长度i是，例如，3时，即可变长度代码是15比特时，代码长度转换器43将“01000 01000”的10比特的虚比特加到其前端部分上以形成25比特代码，该代码和25-10逆换算表的代码部分的码值是相同的(步骤S13-1)。类似地，当约束长度i为4时，代码长度转换器43将5比特“01000”的虚比特位加入到其中的前端部分(步骤S14-1)。其结果，例如可变长度代码“01000 00000”(i＝2)，“01000 01000 00000”(i＝3)，“0100001000 01000 00000”(i＝4)是从等级判别元件42来的并且均被转换为代码“01000 01000 0100001000 00000”。进而，例如，可变长度代码“0010000000”(i＝2)“01000 00100 00000”(i＝3)“01000 01000 00100 0000”(i＝4)均被转换为代码“01000 01000 0100000100 00000”。一致被转换为25比特的代码被转给第一解调器44。

如上所述，第一个解调器44包括，在表1示出10-25换算表的输出数据部分的-25-10逆换算表，该逆换算表使用其代码部分作为读出地址，和其数据部分作为读出数据，即使用从代码长度转换器43来的25比特位的代码作为读出地址(步骤S12-2，S13-2，S14-2，S15-1)。作为结果，当从代码长度转换器43获得的代码为“01000 01000 0100001000 00000”时，从第一个解调器44输出数据“00000 11111”。即当，例如，可变长度代码为“01000 00000”(i＝2)，“01000 0100000000”(i＝3)，“01000 01000 0100000000”(i＝4)，和“01000 01000 0100001000 00000”(i＝5)被转送到解调仪器40时，从第一解调器44一致地输出10(＝2×5)比特数据“0000011111”，这是因为使用了为在相反方向转换25(＝5×5)比特的可变长度的代码的25-10逆换算表，而且其中约束长度i是等于最大约束长度5。进而，当，例如，可变长度代码“00100 00000”，“01000 00100 00000”，“01000 01000 00100 00000”，和“01000 01000 01000 00100 00000”被传送时，通过使用25-10逆换算表一致地从第一解调器44输出10比特数据“00000 11110”。

在从上述等级判别元件42获得约束长度i的基础上数据产生器45，从10比特数据中，即从由第一解调器44获得LSB中取出m×i比特的特定位，和转换数据的特定位并且取出它们作为再现数据输出。

从更实际的意义来看，当，例如，数据“00000 11111”从第一解调器44传送过来和从等级判别元件42传送到来的约束长度i为2时，数据产生器45从LSB取出4比特位(步骤S12-4)，并且将从LSB来的第4位转换为“0”(步骤S12-3)并把“0111”作为再现数据输出。当对应相同的数据“0000011111”传送过来的约束长度为3时，数据产生器45从LSB中取出6比特，(步骤S12-4)，和将从LSB来的第5比特转化为“0”(步骤S13-3)并且将“001111”作为再现数据输出。进而，当相同的数据“00000 11111”传送来时，组合长度i为4也传送过来，数据产生器45输出再现数据“00011011”。当传送来的约束长度i为5时，数据产生器45输出再现数据“00000 11111”(步骤S15-1)。即，在i＝4的情况下，数据产生器45从LSB取出8比特。然后，判别从LSB输出8比特数据的第3位是否为“0”(步骤S14-3)。在为“0”的情况下，在从LSB获得的8比特数据的第4位反转后(步骤14-4)，从LSB获得的第3位也反转(步骤S14-5)。当从LSB获得的第3位为“1”时，仅仅第3比特反转为“0”(步骤S14-5)。值得注意的是，在这种情况下，先从解调器44获得的10比特数据中取出8比特位数据，然后转换数据，并取出8比特位(这类似地应用到其它约束长度)。在图5中后一方法被采用。

进而，当，例如，数据“00000 11110”传送时和2，3，4，5作为约束长度i分别被传送时，数据产生器45分别输出再现数据“0110”，“001110”，“0011010”，“0000011110”。

以该方法获得的约束长度i为基础的具有数据长度(m×i比特位)的再现数据送往移位寄存器47，从移位寄存器47获得的数据按照预定的传输速率传送到上述误差校正电路25(步骤S12-5)。

另一方面，使用为在相反方面转换具有约束长度i为1并且不包括在上述的25-10逆换算表内的可变长度代码的5-2逆换算表，第二解调器46在相反方向将不能使用第一解调器44在相反方向转换的5(＝5×1)比特可变长度代码在相反方向转换为2(＝2×1)比特数据(步骤S11-1)，并通过数据产生器45和移位寄存器47把这样获得的再现数据传送到误差校正电路25(步骤S12-5)。

这样，只通过第一解调器44的25-10逆换算表，解调仪器40能在相反方向将10比特，15比特，20比特和25比特的可变长度代码转换为4比特，6比特，8比特和10比特的数据。其结果，常规仪器中需要的10-4逆换算表，15-6逆换算表和10-8逆换算表在此就都不需要了。换句话说，在现有技术中每一个约束长度i所必需的诸逆换算表可以减少，即，在现有技术中所需要的68个代码规则可以减少到35个代码规则。这样，第一解码器44的电路规模可以变得更紧凑。

值得注意的是，不用说，在本发明使用的可变长度代码并不局限于上述实施的可变长度代码(4，22；2，5；5)，而且能用到，例如，r≠1的可变长度代码(d，k；m，n；r)。

从上面的描述可以清楚看出，本发明的解调器适用于在可变长度代码(d，k；m，n；r)内判别约束长度i(i＝1～r)当约束长i为最大约束长度r时使用转换m×r比特数据的第一换算表，和当约束长度i小于r时使用包括至少一个换算表，并且一致地将m×i比特数据转换为n×r比特代码，根据约束长度i从该代码中取出特定比特并且将它们作为调制代码输出，和使用第二换算表将不能通过第一换算表转换的m×i比特数据转换为n×i比特的可变长度代码并且把它作为调制代码输出，这样就有可能减少在常规仪器中每一个约束长度i所需要的换算表的数目，以允许电路规模变得更紧凑和降低了消耗。

进而，本发明的解调仪器适用于判别可变长度代码的约束长度，并且当约束长度i为最大约束长度r时使用将n×r比特的可变长度代码在相反方向进行转换的第一逆换算表，和当约束长度i是小于r时使用至少包括一逆换算表，一致地在相反方向把n×i比特的可变长度编码转换为m×r比特的数据，并且根据约束长度i从数据中取出特定比特作为再现数据输出它们，和使用第二逆换算表把不能通过第一逆换算表在相反方向进行转换的n×i比特的可变长度代码在相反方向转换为m×i比特数据并且把它作为再现数据输出，这样，就有可能减少在常规仪器中每一个约束长度i所需要的逆换算表的数目，并且允许电路的规模变得更紧凑和降低消耗。

Claims (11)

1.将m比特的基本数据长度的数据转换为n比特基本码长度的可变长度代码(d，k；m，n；r)的调制方法包括：

判别基本数据约束长度i(i＝1-r)的判别步骤；

当约束长度i为最大约束长度r时，通过使用把m×r比特的数据进行转换的一个换算表，一致地把m×i比特数据转换成n×r比特码的一个调制步骤，所述换算表包括在约束长度i小于r时的至少一个换算表的内容；

根据在判别步骤中获得约束长度i，从调制步骤中获得的n×r比特的码中取出n×i比特并将它们作为一个调制码输出的代码产生步骤。

2.根据权利要求1所述的调制方法，其特征在于：调制步骤包括一个数据转换步骤，用于在调制步骤中当约束长度i小于r时，使转换数据的一部分与在转换数据时所用的换算表中的数据部分相对应。

3.根据权利要求2的调制方法，其中可变长度代码(d，k；m，n；r)是这样设置，使得“0”的最小连串d是4或更大。

4.根据权利要求3的调制方法，其特征在于：可变长度代码(d，k；m，n；r)是如此设置，使“0”的最大一连串k是22或更小。

5.以反方向将n比特基本码长度的可变长度代码(d，k；m，n；r)转换成为m比特基本数据长度的数据的解调方法，包括：

判别可变长度代码的约束长度i的一个判别步骤；

当约束长度i为最大约束长度r时，使用反方向对n×r比特的可变长代码进行转换的逆换算表，将n×i比特的可变长度代码在相反方向转换为m×r比特数据的一解调步骤，所述逆换算表包括当约束长度i小于r时至少一个逆换算表的内容；

根据在判别步骤中获得的约束长度i，从在解调步骤中得到的m×r比特数据的最低有效位取出m×i位，并将它们作为再现数据输出的一个数据产生步骤。

6.将m比特基本数据长度的数据转换为n比特基本代码长度的可变长度代码(d，k；m，n；r)的调制仪器包括：

判别数据的约束长度(i＝1-r)的判别装置；

当约束长度i为最大约束长度r时，使用将m×r比特数据进行转换的第一换算表，一致地把m×i比特数据转换为n×r比特代码的第一调制装置，所述第一换算表包括当约束长度i小于r时至少一个换算表的内容；

根据从判别装置得到的约束长度i，从第一调制装置中获得的n×r代码中取出的n×i比特，并把它们作为调制代码输出的代码产生装置；和

通过使用将不包括在第一换算表的约束长度的数据进行转换的第二换算表，将不能使用第一调制装置进行转换的m×i比特的数据转换为n×i比特可变长度代码并且把它作为调制代码输出的第二调制装置。

7.根据权利要求6的调制仪器，其特征在于：包括对部分数据进行转换并且使其和在约束长度i小于r时的转换数据的第一换算表的数据部分相对应的数据转换装置。

8.根据权利要求7的调制仪器，其特征在于：可变长度代码(d，k；m，n；r)是如此安排的，使得“0”的最小一连串个数d是4或更多。

9.根据权利要求7的调制仪器，其特征在于：可变长度代码(d，k；m，n；r)是如此安排的，使得“0”的最大一连串个数K是22或更少。

10.以反方向将n比特的基本码可变长度代码(d，k；m，n；r)转换为m比特基本数据长度的数据的解调仪器包括：

判别数据的约束长度i(i＝1-r)的判别装置；

当约束长度i为最大约束长度r时，使用将在反方向把n×r比特的可变长度代码进行转换的一个逆换算表，一致地在相反方向把n×i比特的可变长度代码转换为m×r比特的数据的第一解调装置，所述逆换算表包括约束长度i小于r的至少一个逆换算表的内容；

根据从判别装置得到的约束长度i，从第一解调装置获得的m×r比特数据中取出m×i比特并把它们作为再现数据输出的数据产生装置；和

使用在相反方向将不包括在第一逆换算表内的约束长度i的可变长度代码进行转换的第二逆换算表，把不能使用第一解调装置在相反方向进行转换的n×i比特的可变长度代码在相反方向转换成m×i比特数据并把它作为再现数据输出的第二解调装置。

11.根据权利要求9的解调仪器，其特征在于：判断装置适于于从其前端部分开始将可变长度代码串划分为n比特的多个单元，当一个单元的n比特均为0时，它判断出有一个可变长度代码的边界并且以此判别约束长度i。

Images