CN105393368A - 具有提供于半导体衬底上的光子晶体下部包覆层的光子装置 - Google Patents

Abstract

本发明提供一种可将例如波导的光子装置或包含波导作为其结构的部分的其它光子装置与下伏衬底的块体材料隔离的光学隔离结构。所述光学隔离结构还用作下部包覆物以用于对通过所述光子装置的光的垂直局限。所述光学隔离结构由制作于在其上方形成所述光子装置的其余部分的衬底中的光子晶体形成。所述光子装置包含具有通过光子晶体下部包覆层与所述衬底光学隔离的芯的波导。

Description

具有提供于半导体衬底上的光子晶体下部包覆层的光子装置

技术领域

本发明涉及制作于半导体衬底上方的光子装置。

背景技术

例如波导、调制器、检测器、解调器、谐振器、分接头、分裂器、放大器、光栅、耦合器及其它的光子装置已成功地集成于集成电路衬底上。通常，光子装置具有用于引导光的波导芯材料以及环绕所述芯以将光局限于所述芯中的包覆物。通常，衬底由硅形成且芯材料由多晶硅形成。在将此等装置制作于衬底上时，还必须存在对通过芯的光解耦以使其不耦合到衬底以防止光学信号损失。此需要芯与衬底之间的适合光学解耦器。通常出于此目的，可使用具有呈硅上部层下方的二氧化硅层的形式的光学绝缘体的绝缘体上硅(SOI)衬底。替代地，裸硅衬底可具备其上可建立具有波导芯的光子装置的上覆光学解耦器(举例来说，二氧化硅层)。另外，当前趋势是将电子电路及装置与光子电路及装置一起集成于衬底上。此存在额外问题，这是因为具有用于光子装置及电路的适合光学隔离的衬底可不适合于制作于相同衬底上的电子装置及电路的所要操作特性。

期望用于在提供适合包覆层及低信号损失时将光子电路及装置与衬底光学隔离且允许将电子电路及装置易于集成于所述相同衬底上的有效技术及结构。

附图说明

图1(A)是根据一个实施例制作于衬底上的光子装置的实例沿着波导方向的横截面图；

图1(B)是展示代表性尺寸的图1(A)实施例的放大部分；

图1(C)是旋转90°且沿着波导方向的垂直平面的图1(A)实施例的横截面图；

图2(A)到2(H)绘示用于形成图1A实施例的制作过程的连续步骤的实例；

图3(A)到3(H)绘示另一制作过程的连续步骤的实例；

图4是经制作以将光子装置及电装置两者容纳于相同衬底上的集成电路的横截面。

具体实施方式

本发明提供一种可将例如波导的光子装置或包含波导作为其结构的部分的其它光子装置与下伏衬底的块体材料隔离的光学隔离结构。光学隔离结构还用作下部包覆物以用于对通过光子装置的光的垂直局限。光学隔离结构是由制作于在其上方形成光子装置的其余部分的衬底中的光子晶体形成。光子装置包含具有通过光子晶体下部包覆层与衬底光学隔离的芯的波导。额外包覆物还提供于波导芯的侧上及顶部上方。

光子装置可集成于其上形成光子装置及电装置两者的衬底上。

虽然实施例将描述为采用硅衬底及作为用于波导的芯材料的结晶硅，但所述实施例并不限于这些特定材料的使用，这是因为其它材料可用于衬底及波导芯。

现在参考图1(A)及图1(C)的横截面图，后者是图1(A)的经90°旋转视图，且图1(B)是图1(A)的放大部分，展示形成于硅衬底101上的光子装置100的一个实施例。所展示光子装置100是具有波导芯105、由形成于衬底101中的光子晶体103形成的下部包覆物以及由电介质材料107形成的侧壁包覆物及上部包覆物(如图1(C)中所展示)的波导。在图1(A)中光通过芯105的方向是左到右或右到左。光子装置可形成为使用波导芯105来传递光的任何类型的光子装置。若干实例包含波导、调制器、检测器、解调器、谐振器、分接头、分裂器、放大器、光栅、耦合器及其它光子装置。波导芯105中的光导模式与硅衬底101模式之间的耦合因光子晶体103的晶体色散性质而受抑制，借此提供穿过波导芯105的低损失光路径。

光子晶体103提供为形成于衬底101中的元件109的周期性或准周期性阵列。作为非限制性实例，衬底101可由裸硅形成(也就是说，硅是穿过整个衬底101厚度的仅有材料)。元件109可由各种电介质材料或导电材料形成，例如(作为实例)氧化物(氧化硅、二氧化硅)、氮化物(例如氮化硅)或金属(例如铝或铜)。实际上，可使用将衬底101中断成周期性或准周期性分段118(图1(B))且致使光色散的任何材料，只要光子晶体103的平均折射率低于波导芯105的材料的折射率即可。元件109致使进入到衬底101中的光的色散，使得光极少或并不耦合到衬底101块体中。此外，由于光子晶体103的平均折射率低于波导芯105的折射率，因此其用作包含芯105以及侧及上部包覆物107的波导的下部包覆物，在图1(C)中最好地展示。图1(B)通过虚线展示包含光子晶体100分段118的连续波导分段122中的一者，其中波导芯105具有高度(h)，元件109具有宽度(x)及到衬底101中的深度(d)，且元件109以周期(a)间隔开。

光子晶体103的平均折射率通过对具有周期(a)(图1(B))或准周期的光子晶体103分段118的折射率求平均而确定，如下文所描述。作为一个实例，波导芯105可由结晶硅形成，且侧及上部包覆物107可由具有比结晶硅波导芯105的折射率低的折射率的材料形成。在图1(A)到1(C)实施例的一个特定实例中，衬底101由裸硅形成，元件109由二氧化硅形成，芯105由外延结晶硅形成，且侧及上部包覆物107由二氧化硅形成。另外，如下文进一步所描述，如果电子装置还将集成于衬底101上，那么侧及上部包覆物可由BPSG或PSG(已知用作电子集成电路中的层间电介质材料且具有低于结晶硅波导芯105的折射率的折射率的材料)形成。

如图1(A)到1(C)中所展示，光子晶体103具有周期(a)的周期性结构(图1B)；然而光子晶体还可具有准周期性晶体结构。准周期性光子晶体是众所周知的且在(举例来说)Florescu等人的“二维光子准晶体中的完全带隙(CompleteBandGapsinTwo-DimensionalPhotonicQuasicrystals)”(美国物理学会(2009)第155112-1页到第15512-7页)及Sun等人的“借助光子准晶体光纤的空气导引(AirGuidingwithPhotonicQuasi-CrystalFiber)”(IEEE(2010),1041到1135)中加以描述。

在特定构造及使用图1(B)中所展示的波导分段122尺寸的一个实例中，光子晶体103形成为一维(1D)布拉格(Bragg)反射体。波导芯105的高度(h)及宽度(w)可分别为大约3.3um及大约3×(h)。≥3:1的宽度与厚度比促进光源耦合到(举例来说)光子装置100。波导芯105的此不对称设计还支持初级传播零阶模式，同时支持较高阶模式。元件109的宽度(x)可为大约0.13um且周期(a)可为大约0.54um。元件9的深度(d)可为大约0.68um。在本文中使用措辞“大约”来指示一值可从所表达值偏离±10％。借助此构造，光子晶体103具有3.4的平均折射率，所述平均折射率小于结晶硅的折射率(3.5)。另外，由于衬底101的硅在元件109之间的宽度是大约0.41um，所述宽度是元件109的宽度(w)的三(3)倍以上，因此促进了衬底101上的用于波导芯105的几乎完整结晶外延硅层的形成。

在具有这些尺寸的波导上完成的模拟展示，光子晶体103及波导芯105的几何性质可经最小调整以在1310nm±40nm的波长处实现TE₀₁及TM₀₁传播模式的最小发射损失。存在到衬底101中的大约-2db/cm到大约-5db/cm的低光学信号损失。所述模拟还揭露，波导芯层105的高度(h)(图1(B))应针对TE₀₁模式发射大于大约2.5um且针对TM₀₁模式发射大于大约5um。

上文所论述的参数不过是波导芯105及相关联光子晶体包覆物103的代表性尺寸的实例。其它尺寸也可用于特定应用。

虽然上文所描述及图式中所图解说明的实施例形成充当布拉格反射体的一维光子晶体103，但光子晶体103还可形成为衬底101内的二维或三维光子晶体结构。二维及三维光子晶体103可进一步降低到衬底101中的光学信号损失且改进光子装置100支持TE及TM光学发射模式的能力。

现在参考图2(A)到2(H)来描述用于形成图1(A)到1(C)结构的过程的一个实例。

图2(A)图解说明是裸硅衬底的起始衬底101。使用光刻将衬底101图案化为具有多个沟槽102。在一个实例中，在衬底101上形成经图案化掩模(例如，氮化硅掩模)，其中将对应于元件109的位置的掩模的部分移除向下到衬底101的表面。如图2(B)中所展示，掩模的经移除区允许对衬底101的选择性蚀刻以形成沟槽102，在此之后通过蚀刻或化学机械抛光(CMP)及衬底101清洗来移除掩模。接着，如图2(C)中所展示，在衬底101上方沉积或生长氧化物(例如，二氧化硅109)，从而填充沟槽102。如图2(D)中所展示，接着将二氧化硅平面化向下到衬底101的上部层以形成嵌入于衬底101中的元件109。以周期(a)来布置元件109。

如图2(E)中所展示，将结晶硅层114(其将形成波导芯105)非选择性地外延生长为含有氧化物元件109的衬底101上方的毯覆层。图2(F)展示从图2(E)旋转90°的衬底101的横截面。由于元件109的宽度(x)(0.13um)较小，因此在外延生长期间较小量的多晶硅将形成于氧化物元件109上方。然而，多晶硅将薄于.2um且因此其有效体积将小于将形成波导芯105的实质上完整外延结晶层114的总体积的1％。

如图2(G)中所展示，选择性地蚀刻结晶外延硅层114以将沟槽111形成到衬底101的表面处的光子晶体103的顶部，借此形成波导芯105，波导芯105通过沟槽111与其它外延结晶硅区114分离。接着，如图2(H)中所展示，沉积电介质材料以形成用于波导芯105的侧及上部包覆层107。用于侧及上部包覆层的电介质材料可为具有低于硅的折射率且可为氧化物(举例来说，二氧化硅)或氮化物、BPSG、PSG或者其它材料的任何材料。在一个实例中，光子装置100具有包含结晶硅波导芯105、下部光子晶体包覆物103以及侧及上部二氧化硅包覆物107的波导结构。

图3(A)到3(H)中展示用于形成光子晶体103及相关联光子装置100的替代过程。

图3(A)展示起始裸硅衬底101。图3(B)展示形成于衬底101上方的经图案化掩模113。经图案化掩模113可由氮化硅形成。掩模113中的开口120对应于其中将形成光子晶体结构103的元件109'的位置。如图3(C)中所展示，使用氧化物(例如，二氧化硅)及接着二氧化硅到掩模113的顶部表面的CMP平面化来在开口120中制作元件109'。接下来，如图3(D)中所展示，选择性地蚀刻掉掩模材料，从而留下从衬底101的上部表面向上延伸的元件109'。如图3(E)中所展示，将结晶硅114'的外延层制作为在衬底101的上部表面上方且向上延伸超过元件109'的上部端的毯覆层。将使外延结晶硅114'形成到光子晶体结构103上方的波导芯105中。

图3(F)是图3(E)结构的经90°旋转横截面图。如图3(G)中所展示，接着将外延结晶硅层114'选择性地蚀刻到硅衬底101的表面以形成波导芯105，波导芯105通过沟槽111与外延结晶硅的其它区114'分离，且在此之后，在经蚀刻区中及波导芯105的上部表面上方形成侧及上部包覆电介质材料107。电介质材料可为上文关于图1(A)到1(C)及图2(H)所论述的相同电介质材料107，例如，参考图2(H)所论述的二氧化硅或其它材料中的一者。此形成包含光子晶体103下部包覆物及环绕结晶硅波导芯105的二氧化硅(或其它材料)侧及上部包覆物107的完成的波导100结构。

图4图解说明将光子装置100集成于其上制作电子装置及电路(例如，CMOS装置及电路)的相同衬底101(例如，硅衬底)上的实例。图4的右侧图解说明包含图1(A)实施例中所展示的光子晶体103下部包覆物、波导芯105以及侧(未展示)及上部包覆物107的光子装置。图4的左侧图解说明MOSFET晶体管201的制作作为形成制作于裸硅衬底101上的电子电路的部分的电子装置的实例。MOSFET晶体管201包含硅衬底101的上部区中的经掺杂源极202及漏极204区域、衬底101中的围绕晶体管201的电浅沟槽隔离(STI)区域205及控制电荷在源极202与漏极204区域之间的沟道中通过的栅极结构206。电极207还展示为分别连接到源极202及漏极204区域。在此实例中，电极207的上部表面驻留于用于波导芯105的上部包覆物的相同电介质层107的上部表面上。由于PSG及BPSG是在CMOS集成电路的制作中针对栅极隔离及层间电介质金属化通常使用的绝缘材料，因此可由这些材料形成侧及上部包覆物107。

虽然上文所描述的实施例利用裸硅衬底101，但使用绝缘体上硅(SOI)衬底的上部硅层作为其上形成光子晶体下部包覆物103及对应波导的衬底而形成实施例也是可能的。此外，虽然已借助具有衬底101内的周期性(a)或准周期性布置的元件109、109'来描述光子晶体103，但可使用提供硅衬底101内的足以提供低于波导芯105的材料的折射率的光子晶体103的平均折射率的无序程度的其它间隔。此外，虽然形成波导芯105的结晶外延层114、114'展示为非选择性地生长，但替代地其还可选择性地生长于波导芯105的所要横截面形状中。

尽管上文已描述实例性实施例，但其并不限制本发明，这是因为可在不背离本发明的精神或范围的情况下做出修改。因此，本发明并不受图式及随附说明限制，而仅受所附权利要求书的范围限制。

Claims (48)

1.一种集成式结构，其包括：

半导体衬底；

光学包覆物，其形成于所述衬底中，所述包覆物包括形成于所述衬底中的多个间隔开的材料区；及

波导，其包括芯，所述芯形成于所述光学包覆物上方。

2.根据权利要求1所述的集成式结构，其中所述材料区包括氧化物区。

3.根据权利要求2所述的集成式结构，其中所述氧化物材料区包括二氧化硅区。

4.根据权利要求1所述的集成式结构，其中所述芯包括半导体材料。

5.根据权利要求1所述的集成式结构，其中所述材料区致使所述光学包覆物具有低于所述芯的折射率的平均折射率。

6.根据权利要求4所述的集成式结构，其中所述波导进一步包括所述芯的侧及上部表面上的额外包覆物。

7.根据权利要求6所述的集成式结构，其中所述额外包覆物包括氧化物材料。

8.根据权利要求7所述的集成式结构，其中所述氧化物材料包括二氧化硅。

9.根据权利要求6所述的集成式结构，其中所述额外包覆物包括BPSG或PSG。

10.根据权利要求1所述的集成式结构，其中所述衬底包括裸硅，电介质材料包括氧化物，且所述波导芯包括结晶硅。

11.根据权利要求10所述的集成式结构，其中所述芯包括外延结晶硅。

12.根据权利要求1所述的集成式结构，其中所述衬底包括裸硅，且所述波导芯包括形成于所述光学包覆物上的外延结晶硅。

13.根据权利要求1所述的集成式结构，其中所述光学包覆物包括光子晶体。

14.根据权利要求13所述的集成式结构，其中所述光子晶体包括一维光子晶体。

15.根据权利要求13所述的集成式结构，其中所述光子晶体包括二维光子晶体。

16.根据权利要求13所述的集成式结构，其中所述光子晶体包括三维光子晶体。

17.根据权利要求13所述的集成式结构，其中所述材料区在衬底中周期性地间隔开。

18.根据权利要求13所述的集成式结构，其中所述材料区在衬底中准周期性地间隔开。

19.根据权利要求1所述的集成式结构，其中所述衬底包括穿过其厚度的硅。

20.根据权利要求1所述的集成式结构，其进一步包括集成于所述半导体衬底上的电子装置。

21.根据权利要求1所述的集成式结构，其中所述光学包覆物形成布拉格反射体。

22.根据权利要求1所述的集成式结构，其中所述波导芯具有高度(h)及宽度(w)，其中(w)>3h。

23.根据权利要求22所述的集成式结构，其中所述光子晶体具有0.54um的平均周期(a)。

24.根据权利要求22所述的集成式结构，其中(h)大约等于3.3um。

25.根据权利要求1所述的集成式结构，其中所述波导具有围绕约1310nm的中心波长±40nm的有效波长发射范围。

26.一种集成式结构，其包括：

光学波导，其中所述光学波导包括形成为硅衬底内的光子晶体的下部包覆物、由形成于所述下部包覆物上的外延结晶硅形成的芯及形成于所述芯的侧上及上方的氧化物包覆物。

27.根据权利要求26所述的集成式结构，其中所述光子晶体是一维光子晶体。

28.根据权利要求26所述的集成式结构，其中所述光子晶体是二维光子晶体。

29.根据权利要求26所述的集成式结构，其中所述光子晶体是三维光子晶体。

30.根据权利要求26所述的集成式结构，其中所述光子晶体包括所述硅衬底内的间隔开的材料区。

31.根据权利要求30所述的集成式结构，其中所述材料区在所述硅衬底内周期性地间隔开。

32.根据权利要求30所述的集成式结构，其中所述材料区在所述硅衬底内准周期性地间隔开。

33.根据权利要求26所述的集成式结构，其中所述衬底包括贯穿其厚度的硅。

34.根据权利要求26所述的集成式结构，其进一步包括集成于所述衬底上的电子装置。

35.根据权利要求26所述的集成式结构，其中所述光子晶体包括在光通过光导的方向上的多个连续单元晶胞，从而提供所述单元晶胞的平均周期(a)。

36.根据权利要求35所述的集成式结构，其中(a)具有大约0.54um的值。

37.根据权利要求26所述的集成式结构，其中所述光学波导具有横截面宽度w及高度h，其中w>3h。

38.一种形成集成式结构的方法，其包括：

在硅衬底上形成光子晶体；及

在所述光子晶体上方形成具有波导的光子装置，使得所述光子晶体用作所述波导的下部包覆物。

39.根据权利要求38所述的方法，其中所述硅衬底包括贯穿衬底厚度的硅。

40.根据权利要求38所述的方法，其中所述波导包含波导芯且所述波导芯的材料包括结晶硅。

41.根据权利要求38所述的方法，其中通过将间隔开的元件定位于硅层内而形成所述光子晶体。

42.根据权利要求41所述的方法，其中由选自由氧化物、氮化物及金属组成的群组的材料形成所述间隔开的元件。

43.根据权利要求38所述的方法，其中所述光子晶体包括一维光子晶体。

44.根据权利要求38所述的方法，其中所述光子晶体包括二维光子晶体。

45.根据权利要求38所述的方法，其中所述光子晶体包括三维光子晶体。

46.根据权利要求41所述的方法，其中将所述间隔开的元件周期性地间隔开。

47.根据权利要求41所述的方法，其中将所述间隔开的元件准周期性地间隔开。

48.根据权利要求38所述的方法，其进一步包括在所述硅衬底上形成电子装置。