CN105390471B - 扇出晶圆级封装结构 - Google Patents

扇出晶圆级封装结构 Download PDF

Info

Publication number
CN105390471B
CN105390471B CN201510750934.1A CN201510750934A CN105390471B CN 105390471 B CN105390471 B CN 105390471B CN 201510750934 A CN201510750934 A CN 201510750934A CN 105390471 B CN105390471 B CN 105390471B
Authority
CN
China
Prior art keywords
opening portion
envelope bed
chip
conductive column
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510750934.1A
Other languages
English (en)
Other versions
CN105390471A (zh
Inventor
丁万春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201510750934.1A priority Critical patent/CN105390471B/zh
Publication of CN105390471A publication Critical patent/CN105390471A/zh
Application granted granted Critical
Publication of CN105390471B publication Critical patent/CN105390471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种扇出晶圆级封装结构，包括：承载板，承载板上的第一开口部内装载有芯片；形成于承载板上且位于第一开口部周围的第一重布线层；形成于第一重布线层上的导电柱，导电柱的顶面高于芯片的顶面；形成于承载板上的第一封料层，第一封料层表面裸露出导电柱顶面和芯片的连接部件；形成于第一封料层上连接导电柱与芯片的第二重布线层；形成于第二重布线层上的第二封料层，第二封料层裸露出第二重布线层的连接区域；形成于连接区域上的焊球。本发明利用阻流结构fanout工艺，形成栅栏状的柱子区域，以限制树脂在固化过程中的涨缩，限制芯片的偏移；在承载板上方、导电柱下方设置第一重布线层，增加结合力、提高散热性能。

Description

扇出晶圆级封装结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种扇出晶圆级封装结构。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化以及高可靠性方向发展，而集成电路封装直接影响着集成电路、电子模块乃至整机性能，在集成电路晶片尺寸逐步缩小、集成度不断提高的情况下，电子工业对集成电路封装结束提出了越来越高的要求。
目前的扇出(fanout)工艺，主要的困难在于芯片在树脂加工过程中由于树脂涨缩造成芯片偏移，中心和边缘的偏移量不尽相同，通常是中心小而边缘大，这样不可控的偏移量是造成fanout加工良品率较低以及限制加工精度的主要原因，该扇出晶圆级工艺不适用于薄型产品的封装工艺。
发明内容
鉴于现有技术中的上述缺陷或不足，本发明提供一种扇出晶圆级封装结构。
本发明提供的扇出晶圆级封装结构，主要包括：
承载板，所述承载板上的第一开口部内装载有芯片；
形成于所述承载板上且位于所述第一开口部周围的第一重布线层；
形成于所述第一重布线层上的导电柱，所述导电柱的顶面高于所述芯片的顶面；
形成于所述承载板上的第一封料层，所述第一封料层表面裸露出所述导电柱顶面和所述芯片的连接部件；
形成于所述第一封料层上连接所述导电柱与所述芯片的第二重布线层；
形成于所述第二重布线层上的第二封料层，所述第二封料层裸露出所述第二重布线层的连接区域；
形成于所述连接区域上的焊球。
与现有技术相比，本发明提供的扇出晶圆级封装结构，利用阻流结构fanout工艺，使得该封装结构中设置的导电柱形成栅栏状的柱子区域，以限制树脂在固化过程中的涨缩，从而对芯片的偏移起到限制作用；并在承载板上方、导电柱下方设置第一重布线层作为导电柱的基础，形成框架结构，增加结合力；再者，第一重布线层起到导通的作用，增加大电流的导通能力，并提高散热性能。本发明提供的扇出晶圆级封装结构适用于封装多个不同的芯片，具有较高的集成度和整合度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的扇出晶圆级封装方法一种实施例的流程图；
图2-图11为本发明提供的扇出晶圆级封装结构的一种实施例的工艺示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
参照图11，本实施例提供一种晶圆级封装结构，包括：
承载板101，承载板101上的第一开口部内装载有芯片102；
形成于承载板101上且位于第一开口部周围的第一重布线层104；
形成于第一重布线层104上的导电柱105，导电柱105的顶面高于芯片102的顶面；
形成于承载板101上的第一封料层106，第一封料层106表面裸露出导电柱顶面和芯片的连接部件；
形成于第一封料层106上连接导电柱与芯片的第二重布线层108；
形成于第二重布线层108上的第二封料层109，第二封料层裸露出第二重布线层的连接区域；
形成于连接区域上的焊球111。
本实施例提供的扇出晶圆级封装结构，利用阻流结构fanout工艺，使得该封装结构中设置的导电柱形成栅栏状的柱子区域，以限制树脂在固化过程中的涨缩，从而对芯片的偏移起到限制作用；并在承载板上方、导电柱下方设置第一重布线层作为导电柱的基础，形成框架结构，增加结合力；再者，第一重布线层起到导通的作用，增加大电流的导通能力，并提高散热性能。本发明提供的扇出晶圆级封装结构适用于封装多个不同的芯片，具有较高的集成度和整合度。
在本实施例中，承载板101优选采用金属板，硅晶片具有较好的硬度和平整度，可有效降低封装器件的失效比例。
在承载板101的正面通过激光形成对准标记，以确定第一开口部103的位置，方便后续装载芯片。可选的，第一开口部103通过硅蚀刻的方式形成。
作为一种可选的实施方式，第一重布线层包括多个第一重布线区域，多个第一重布线区域互不相连且围绕第一开口部，每个第一重布线区域上形成一个或多个导电柱。第一重布线层作为导电柱的基础，形成框架结构，增加结合力；并且增加大电流的导通能力，并提高散热性能。
进一步地，第一开口部的横截面呈多边形，并且多边形至少包括四条边。
进一步地，在第一开口部的周围，沿着每条边导电柱均呈一排布置，以在第一开口部的周围形成栅栏状的柱子区域，以限制塑封时树脂在固化过程中的涨缩，从而限制芯片的偏移。
作为一种可选的实施方式，在承载板的正面形成一个或多个第一开口部。其中，第一开口部包括一个凹槽，所述凹槽内可设置一个或多个芯片；或者，第一开口部包括多个凹槽，每个凹槽内设置一个芯片。本实施例提供的该封装结构适合多个不同芯片的封装，具有较高的集成度和整合度。
进一步地，第一封料层106填充于承载板101、第一重布线层104、导电柱105以及芯片102之间，第一封料层106的顶面高于导电柱105的顶面。第一封料层106一方面起到绝缘的作用，另一方面使得芯片102、第一重布线层104以及导电柱105更加牢固的固定在承载板101上。
并且，第一封料层106上形成有第二开口部，第二开口部可露出导电柱顶面和所述芯片的连接部件。
进一步地，形成于第二开口部上的第二重布线层108，可以建立导电柱与连接部件之间的电连接。
进一步地，第二封料层109包覆第二重布线层108，且在第二封料层上形成有第三开口部，第三开口部可以露出第二重布线层的连接区域；焊球111形成于第三开口部内的连接区域上。
作为一种可选的实施方式，连接部件为芯片的焊盘。
作为一种可选的实施方式，第一封料层106和第二封料层109的为树脂层，可优选为环氧树脂，这种材料的密封性能较好，塑封容易，是形成第一封料层106和第二封料层109的较佳材料。
为进一步说明本发明提供的扇出晶圆级封装结构的优点，以下结合一个具体的封装方法实施例作进一步介绍。
如图1所示，本发明中一个实施例的扇出晶圆级封装方法的流程图，包括步骤：
S10：在承载板的正面形成第一开口部；
S20：在所述第一开口部的周围形成第一重布线层；
S30：在所述第一重布线层上形成导电柱，所述导电柱的顶面高于待装载芯片的顶面；
S40：在所述第一开口部内装载芯片；
S50：在所述承载板的正面设置第一封料层，所述第一封料层的表面裸露出所述导电柱顶面和所述芯片的连接部件；
S60：在所述第一封料层上形成连接所述导电柱与所述连接部件的第二重布线层；
S70：在所述第二重布线层上形成第二封料层，所述第二封料层的表面裸露出所述第二重布线层的连接区域；
S80：在所述连接区域上形成焊球。
首先执行步骤S10，提供承载板101，在承载板101的表面通过激光形成对准标记，在承载板101的正面形成第一开口部103，如图2所示。第一开口部103通过硅蚀刻的方式形成。
可选的，第一开口部的横截面成多边形，多边形至少包括四条边。如图2所示，第一开口部的横截面呈矩形。
执行步骤S20，在第一开口部103的周围形成第一重布线层104，如图3所示。第一重布线层104包括多个第一重布线区域，多个第一重布线区域互不相连且围绕所述第一开口部。
接着执行步骤S30，在第一重布线层上形成导电柱105，导电柱105的顶面高于待装载芯片的顶面。如图4所示，每个第一重布线区域上形成一个或多个导电柱105。
可选的，在第一开口部103的周围，沿着每条边导电柱105均呈一排布置。
执行步骤S40，在第一开口部103内装载芯片102，形成如图5和图6所示的结构。
作为一种可选的实施方式，承载板去哦去的正面可形成一个或多个第一开口部。其中，第一开口部包括一个凹槽，凹槽内可设置有一个芯片(如图5和图6所示)，也可以设置多个芯片(图中未示出)；或者，第一开口部可以包括多个凹槽，每个凹槽内设置一个芯片。
接着执行步骤S50，在承载板的正面设置第一封料层106，第一封料层106的表面裸露出导电柱顶面和芯片的连接部件，如图7和图8所示，
其中，将第一封料层106填充于承载板101、第一重布线层104、导电柱105和芯片102之间，第一封料层106的顶面高于导电柱105的顶面；在第一封料层106的表面形成第二开口部107，第二开口部107露出导电柱顶面和芯片的连接部件。
芯片102的功能面朝上，该功能面为连接部件所在的表面。
可选的，连接部件优选为芯片的焊盘。
可选的，第一封料层106为树脂层，可以采用感光树脂，通过曝光显影的工艺在第一封料层106上相应位置形成第二开口部107以露出导电柱105顶面和芯片102的连接部件。
执行步骤S60，在第一封料层上形成连接导电柱与连接部件的第二重布线层，如图9所示。具体的，在第一封料层106表面形成的第二开口部107上形成第二重布线层108，以建立导电柱与连接部件的电连接。
继续执行步骤S70：在第二重布线层108上形成第二封料层109，第二封料层的表面裸露出第二重布线层的连接区域，如图10所示。
具体的，将第二封料层109填充于第一封料层以及第二重布线层108的上方，第二封料层109的顶面高于第二重布线层108的顶面；在第二封料层的表面形成第三开口部110，以露出第二重布线层的连接区域。第二封料层109的材料可优选为感光树脂，通过曝光显影的工艺在第二封料层109上相应位置形成第三开口部110。
执行步骤S80：在连接区域上形成焊球。如图11所示，焊球111形成于第三开口部109内的连接区域上。
形成封装结构后，对承载板的背面打磨，减小封装厚度，且便于散热，并进行封装测试，方便后续剔除不良封装品。
最后，对封装结构进行单元化分割。
本发明提供的扇出晶圆级封装结构，可对多个不同的芯片进行封装，具有较高的集成度和整合度，此外，符合半导体封装轻薄短小的趋势要求，可靠性高。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (8)

1.一种扇出晶圆级封装结构，其特征在于，包括：
承载板，所述承载板上的第一开口部内正装有芯片；
形成于所述承载板上且位于所述第一开口部周围的第一重布线层；
形成于所述第一重布线层上的导电柱，所述导电柱的顶面高于所述芯片的顶面；
形成于所述承载板上的第一封料层，所述第一封料层表面裸露出所述导电柱顶面和所述芯片的连接部件；
形成于所述第一封料层上连接所述导电柱与所述芯片的第二重布线层；
形成于所述第二重布线层上的第二封料层，所述第二封料层裸露出所述第二重布线层的连接区域；
形成于所述连接区域上的焊球；
其中，所述第一封料层填充于所述承载板、所述第一重布线层、所述导电柱和所述芯片之间，所述第一封料层的顶面高于所述导电柱的顶面；
所述第一封料层上形成有第二开口部，以露出所述导电柱顶面和所述芯片的连接部件；形成于所述第二开口部上的第二重布线层，以建立所述导电柱与所述连接部件的电连接。
2.根据权利要求1所述的扇出晶圆级封装结构，其特征在于，
所述第一重布线层包括多个第一重布线区域，所述多个第一重布线区域互不相连且围绕所述第一开口部，
每个第一重布线区域上形成一个或多个所述导电柱。
3.根据权利要求2所述的扇出晶圆级封装结构，其特征在于，
所述第一开口部的横截面呈多边形，所述多边形至少包括四条边。
4.根据权利要求3所述的扇出晶圆级封装结构，其特征在于，
在所述第一开口部的周围，沿着每条边所述导电柱均呈一排布置。
5.根据权利要求1所述的扇出晶圆级封装结构，其特征在于，
在所述承载板的正面形成一个或多个所述第一开口部，
所述第一开口部包括一个凹槽，所述凹槽内设置有一个或多个芯片；或，所述第一开口部包括多个凹槽，每个凹槽内设置有一个芯片。
6.根据权利要求1所述的扇出晶圆级封装结构，其特征在于，第二封料层包覆所述第二重布线层，且在所述第二封料层上形成有第三开口部，以露出所述第二重布线层的连接区域；
所述焊球形成于所述第三开口部内的连接区域上。
7.根据权利要求1所述的扇出晶圆级封装结构，其特征在于，所述连接部件为芯片的焊盘。
8.根据权利要求1所述的扇出晶圆级封装结构，其特征在于，所述第一封料层和所述第二封料层为树脂层。
CN201510750934.1A 2015-11-06 2015-11-06 扇出晶圆级封装结构 Active CN105390471B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510750934.1A CN105390471B (zh) 2015-11-06 2015-11-06 扇出晶圆级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510750934.1A CN105390471B (zh) 2015-11-06 2015-11-06 扇出晶圆级封装结构

Publications (2)

Publication Number Publication Date
CN105390471A CN105390471A (zh) 2016-03-09
CN105390471B true CN105390471B (zh) 2018-06-12

Family

ID=55422587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510750934.1A Active CN105390471B (zh) 2015-11-06 2015-11-06 扇出晶圆级封装结构

Country Status (1)

Country Link
CN (1) CN105390471B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611098A (zh) * 2016-07-12 2018-01-19 恒劲科技股份有限公司 电子封装件及其制法
US10177011B2 (en) * 2017-04-13 2019-01-08 Powertech Technology Inc. Chip packaging method by using a temporary carrier for flattening a multi-layer structure
US11018030B2 (en) * 2019-03-20 2021-05-25 Semiconductor Components Industries, Llc Fan-out wafer level chip-scale packages and methods of manufacture

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996958A (zh) * 2009-08-20 2011-03-30 精材科技股份有限公司 芯片封装体及其制造方法
JP2011199146A (ja) * 2010-03-23 2011-10-06 Mitsubishi Electric Corp 電子部品の樹脂封止方法およびそれを用いて製造された電子部品封止成形品
CN103137609A (zh) * 2013-03-04 2013-06-05 江苏物联网研究发展中心 带有电磁屏蔽结构的集成电路封装结构
CN103579164A (zh) * 2012-08-09 2014-02-12 日立化成株式会社 连接结构体
CN103904057A (zh) * 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 PoP封装结构及制造工艺
CN104037133A (zh) * 2014-06-26 2014-09-10 江阴长电先进封装有限公司 一种圆片级芯片扇出封装方法及其封装结构
CN105023900A (zh) * 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996958A (zh) * 2009-08-20 2011-03-30 精材科技股份有限公司 芯片封装体及其制造方法
JP2011199146A (ja) * 2010-03-23 2011-10-06 Mitsubishi Electric Corp 電子部品の樹脂封止方法およびそれを用いて製造された電子部品封止成形品
CN103579164A (zh) * 2012-08-09 2014-02-12 日立化成株式会社 连接结构体
CN103137609A (zh) * 2013-03-04 2013-06-05 江苏物联网研究发展中心 带有电磁屏蔽结构的集成电路封装结构
CN103904057A (zh) * 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 PoP封装结构及制造工艺
CN104037133A (zh) * 2014-06-26 2014-09-10 江阴长电先进封装有限公司 一种圆片级芯片扇出封装方法及其封装结构
CN105023900A (zh) * 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法

Also Published As

Publication number Publication date
CN105390471A (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
CN106531636B (zh) 制造半导体芯片封装件的方法和制造半导体封装件的方法
US8022555B2 (en) Semiconductor package and method of forming the same
US8030747B2 (en) Stacked package and method of manufacturing the same
US20140131854A1 (en) Multi-chip module connection by way of bridging blocks
KR102506698B1 (ko) 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
US8487434B2 (en) Integrated circuit package system with redistribution layer and method for manufacturing thereof
KR20080023702A (ko) 비대칭 리드프레임 접속을 갖는 다이 패키지
JP2002222914A (ja) 半導体装置及びその製造方法
CN105390471B (zh) 扇出晶圆级封装结构
CN103489802A (zh) 芯片封装结构及形成方法
CN105304507B (zh) 扇出晶圆级封装方法
TWI555101B (zh) 封裝結構及其製法
KR102460014B1 (ko) 반도체 패키지
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
TWI442488B (zh) 用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構
KR20220048129A (ko) 서포터를 포함한 스택 패키지
JP4455158B2 (ja) 半導体装置
KR20160114852A (ko) 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지
US9289846B2 (en) Method for fabricating wire bonding structure
CN107731759A (zh) 半导体封装
KR100813621B1 (ko) 적층형 반도체 소자 패키지
KR101078721B1 (ko) 적층 웨이퍼 레벨 반도체 패키지
JP2006049637A (ja) 半導体装置およびその製造方法
KR20160060382A (ko) 적층된 반도체 패키지
KR20080020133A (ko) 다이 스택 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant