KR20080020133A - 다이 스택 패키지 - Google Patents

다이 스택 패키지 Download PDF

Info

Publication number
KR20080020133A
KR20080020133A KR1020060083153A KR20060083153A KR20080020133A KR 20080020133 A KR20080020133 A KR 20080020133A KR 1020060083153 A KR1020060083153 A KR 1020060083153A KR 20060083153 A KR20060083153 A KR 20060083153A KR 20080020133 A KR20080020133 A KR 20080020133A
Authority
KR
South Korea
Prior art keywords
die
circuit board
printed circuit
stack package
nubbin
Prior art date
Application number
KR1020060083153A
Other languages
English (en)
Inventor
김승지
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060083153A priority Critical patent/KR20080020133A/ko
Publication of KR20080020133A publication Critical patent/KR20080020133A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 다이 스택 패키지(Die Stack Package)를 개시한다. 개시된 본 발명의 다이 스택 패키지는, 일면에 전극단자가 구비된 인쇄회로기판과, 상기 인쇄회로기판의 일면 상에 배치되고, 에지패드형의 제1다이와, 상기 제1다이의 본딩패드와 인쇄회로기판의 전극단자간을 전기적으로 연결시키는 제1금속와이어와, 상기 제1다이 상에 형성된 다수개의 너빈과, 상기 너빈 상에 배치된 본딩패드를 구비한 제2다이와, 상기 제2다이의 본딩패드와 인쇄회로기판의 전극단자간을 전기적으로 연결시키는 제2금속와이어 및 상기 제1 및 제2다이와 제1 및 제2금속와이어를 포함한 인쇄회로기판의 일면을 밀봉하는 봉지제를 포함하는 것을 특징으로 한다.

Description

다이 스택 패키지{Die Stack Package}
도 1은 종래의 다이 스택 패키지를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 다이 스택 패키지를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
21 : 전극단자 22 : 인쇄회로기판
23 : 접착제 24 : 제1다이
25 : 제1금속와이어 26 : 너빈
27 : 제2다이 28 : 제2금속와이어
29 : 봉지제 30 : 본딩패드
본 발명은 다이 스택 패키지에 관한 것으로, 보다 상세하게는, 너빈을 이용하여 스택한 다이 스택 패키지에 관한 것이다.
전기, 전자 제품의 고성능화가 진행됨에 따라서, 한정된 크기의 기판에 더 많은 수의 패키지를 실장 하기 위한 많은 기술 들이 제안, 연구되고 있다. 그러나, 패키지는 하나의 반도체 칩이 탑재되는 것을 기본으로 하기 때문에 원하는 용량을 얻고자 하는데 한계가 있다.
칩의 용량 증대인 고 집적화를 이룰 수 있는 방법으로는 한정된 공간 내에 많은 수의 셀을 제조해 넣는 기술이 일반적으로 알려져 있지만, 이와 유사한 방법은 정밀하게 미세 선폭을 요구하는 등, 고 난이도의 공정 기술과 많은 개발 시간을 요구한다. 따라서, 최근에는 이러한 한계를 극복하고자 용이하게 고집적화를 이룰 수 있는 방법으로서 스택(Stack) 기술이 개발되면서, 이에 대한 연구가 활발히 진행 중이다.
반도체에서 말하는 스택이란, 적어도 2개 이상의 칩을 스택하여 메모리의 용량을 증가시키는 기술이다.
두 개 이상의 반도체 칩을 스택하는 방법으로는, 패키지화된 두 개 이상의 패키지를 스택하는 방법과, 스택 된 2개의 칩을 하나의 패키지에 내장시키는 방법, 그리고, 리드 프레임을 이용하지 않고 직접 인쇄회로기판에 두 개 이상의 다이를 스택하여 구성하는 방법 등이 있다.
도 1은 종래의 다이 스택 패키지를 도시한 단면도이다.
도시된 바와 같이, 종래의 다이 스택 패키지는 인쇄회로기판(17) 상에 제 1다이(12)가 부착되고, 상기 제1다이(12)와 인쇄회로기판(17)이 제1금속와이어(13)에 의해 전기적으로 연결되며, 상기 제1다이(12) 상에 상기 제1금속와이어(13)의 공간을 확보하기 위하여 제1다이(12)와 후속의 제2다이(15)사이에 개재되는 부자재(14)가 배치되고, 상기 부자재(14) 상에 제2다이(15)가 배치된 구조이다. 그리고, 상기 다이 스택 패키지는 제2다이(15)와 인쇄회로기판(17)간이 제2금속와이 어(16)에 의해 전기적으로 연결되며, 상기 제1 및 제2다이(12, 15)와 제1 및 제2금속와이어(13, 16) 및 인쇄회로기판(17) 상면이 봉지제(18)로 밀봉된 구조를 갖는다.
그러나 전술한 바와 같은 종래의 다이 스택 패키지는, 와이어의 부착 공간을 위한 부자재로 스페이스다이를 이용하는 경우, 접착제 도포 및 큐어 공정 등의 추가적인 공정이 진행되어, 이로 인해 공정시간이 증가됨은 물론 추가적인 장비 요구 등의 문제가 발생된다.
한편, 이러한 문제점을 해결하고자 부자재로 스페이스테입을 이용할 경우 테입보이드(tape void)에 의한 신뢰성이 취약해지고, 테입 가격 및 부착 장비가 한정된 메이커에서만 공급되어 비용 면에서 실용적이지 못하므로, 공정상에 문제가 발생하는 경우 신속한 대응에 어려움이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 공정 시간의 단축 및 패키지의 신뢰성을 향상시킬 수 있는 다이 스택 패키지를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 일면에 전극단자가 구비된 인쇄회로기판; 상기 인쇄회로기판의 일면 상에 배치되고, 에지패드형의 제1다이; 상기 제1다이의 본딩패드와 인쇄회로기판의 전극단자간을 전기적으로 연결시키는 제1금속와이어; 상기 제1다이 상에 형성된 다수개의 너빈; 상기 너빈 상에 배치된 본딩패드를 구비한 제2다이; 상기 제2다이의 본딩패드와 인쇄회로기판의 전극단자간을 전기적으로 연결시키는 제2금속와이어; 및 상기 제1 및 제2다이와 제1 및 제2금속와이어를 포함한 인쇄회로기판의 일면을 밀봉하는 봉지제; 를 포함하는 것을 특징으로 하는 다이 스택 패키지를 제공한다.
여기서, 상기 너빈은 볼 형태로 이루어진 것을 특징으로 한다.
상기 너빈은 제1금속와이어의 루프 높이(loop height)를 고려한 높이를 갖는 것을 특징으로 한다.
상기 너빈은 에폭시로 구성된 것을 특징으로 한다.
상기 너빈과 제2다이 사이에 개재된 접착제를 더 포함하는 것을 특징으로 한다.
상기 인쇄회로기판에 부착된 솔더볼을 더 포함하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 스택되는 다이들 사이에 에폭시로 구성된 너빈을 개재시켜 다이 스택 패키지를 구성한다.
이렇게 하면, 본 발명은 종래의 다이 스택 패키지와 같이 와이어 공간을 확보하기 위하여 접착제 도포 및 큐어 공정 등의 추가적인 공정이 요구되는 스페이스다이 또는 스페이스테입을 사용하여 다이들을 스택하는 것과 달리, 너빈을 사용하여 다이들을 스택함으로서 공정이 단축됨과 아울러, 재료절감에 따른 원가절감의 효과가 있다.
또한, 너빈이 둥근 볼 형태를 갖음으로서, 다이들을 스택시 접착계면수 감소에 따른 접착신뢰성을 향상시킬 수 있다.
자세하게, 도 2는 본 발명의 실시예에 따른 다이 스택 패키지를 도시한 단면도로서, 이를 설명하면 다음과 같다.
도 2를 참조하면, 회로패턴(도시안됨)이 형성되고 일면의 가장자리에 전극단자(21)가 구비된 인쇄회로기판(22) 상에, 접착제(23)를 매개로 본딩패드(30)를 구비한 제1다이(24)가 배치되어 있고, 상기 제1다이(24)의 본딩패드(30)와 인쇄회로기판(22)의 전극단자(21)간이 제1금속와이어(25)에 의해 전기적으로 연결된다. 그리고, 상기 제1다이(24) 상에 에폭시 수지로 구성된 너빈(nubbin ; 26)이 형성되고, 상기 너빈(26)을 매개로 상기 제1다이(24) 상에 제2다이(27)가 배치된다.
여기서, 상기 너빈은 와이어의 고리 높이를 고려하여 형성되는 것이 바람직하다.
그리고, 상기 제2다이(27)에 구비된 본딩패드(23)와 인쇄회로기판(22)의 전극단자(21) 간이 제2금속와이어(28)에 의해 연결되며, 상기 제1 및 제2다이(24, 27) 및 제1 및 제2금속와이어(25, 28)를 포함하는 인쇄회로기판(22) 상면이 EMC와 같은 봉지제(29)로 밀봉되며, 도시하지는 않았지만, 상기 인쇄회로기판 저면에 실장수단으로서의 솔더볼이 부착되어 본 발명의 실시예에 따른 다이 스택 패키지가 완성된다.
이와 같은 본 발명의 다이 스택 패키지는, 종래 다이 스택 패키지의 부자재 로서 접착제 도포 및 큐어 등의 추가적인 공정이 요구되는 스페이스다이 또는 스페이스테입을 사용했던 것과 달리, 추가적인 공정이 요구되지 않아 공정 단축에 따른 공정시간을 감소시킬 수 있고, 아울러 그에 따른 원가 절감의 효과도 얻을 수 있다.
또한, 너빈이 둥근 볼 형상을 갖음으로서, 봉지제로 밀봉시 너빈 사이로 봉지제가 개재되어 접착력이 더욱 강해짐으로, 그래서, 접착신뢰성을 향상시킬 수 있다.
결국, 본 발명의 다이 스택 패키지는 너빈을 사용하여 다이들을 스택함으로서, 그에 따른 공정 시간의 단축 및 원가를 절감시키고 다이들 간의 신뢰성을 향상시킬 수 있다.
한편 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 다이 스택 패키지 구성시 와이어의 공간 확보를 위해 너빈을 사용함으로서, 공정시간의 단축 및 재료절감에 따른 원가를 절감시킬 수 있다.
또한, 둥근 볼 형상의 너빈을 사용함으로서, 다이들간에 접착 계면수의 감소와 그에 따른 접착신뢰성을 향상시킬 수 있다.
게다가, 기존 장비를 활용함에 따라서 장비 투자에 대한 비용의 절감을 얻을 수 있다.

Claims (6)

  1. 일면에 전극단자가 구비된 인쇄회로기판;
    상기 인쇄회로기판의 일면 상에 배치되고, 에지패드형의 제1다이;
    상기 제1다이의 본딩패드와 인쇄회로기판의 전극단자간을 전기적으로 연결시키는 제1금속와이어;
    상기 제1다이 상에 형성된 다수개의 너빈;
    상기 너빈 상에 배치된 본딩패드를 구비한 제2다이;
    상기 제2다이의 본딩패드와 인쇄회로기판의 전극단자간을 전기적으로 연결시키는 제2금속와이어; 및
    상기 제1 및 제2다이와 제1 및 제2금속와이어를 포함한 인쇄회로기판의 일면을 밀봉하는 봉지제;
    를 포함하는 것을 특징으로 하는 다이 스택 패키지.
  2. 제 1 항에 있어서, 상기 너빈은 볼 형태로 이루어진 것을 특징으로 하는 다이 스택 패키지.
  3. 제 1 항에 있어서, 상기 너빈은 제1금속와이어의 루프 높이(loop height)를 고려한 높이를 갖는 것을 특징으로 하는 다이 스택 패키지.
  4. 제 1 항에 있어서, 상기 너빈은 에폭시로 구성된 것을 특징으로 하는 다이 스택 패키지.
  5. 제 1 항에 있어서, 상기 너빈과 제2다이 사이에 개재된 접착제를 더 포함하는 것을 특징으로 하는 다이 스택 패키지.
  6. 제 1 항에 있어서, 상기 인쇄회로기판에 부착된 솔더볼을 더 포함하는 것을 특징으로 하는 다이 스택 패키지.
KR1020060083153A 2006-08-30 2006-08-30 다이 스택 패키지 KR20080020133A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083153A KR20080020133A (ko) 2006-08-30 2006-08-30 다이 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083153A KR20080020133A (ko) 2006-08-30 2006-08-30 다이 스택 패키지

Publications (1)

Publication Number Publication Date
KR20080020133A true KR20080020133A (ko) 2008-03-05

Family

ID=39395208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083153A KR20080020133A (ko) 2006-08-30 2006-08-30 다이 스택 패키지

Country Status (1)

Country Link
KR (1) KR20080020133A (ko)

Similar Documents

Publication Publication Date Title
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US20060284298A1 (en) Chip stack package having same length bonding leads
US20040188818A1 (en) Multi-chips module package
KR20080005735A (ko) 적층형 반도체 패키지 및 그 제조방법
US20070194417A1 (en) Semiconductor apparatus containing multi-chip package structures
KR20090088271A (ko) 스택 패키지
KR20090043945A (ko) 스택 패키지
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
KR20030059459A (ko) 칩 적층 패키지
KR20020085102A (ko) 칩 적층형 반도체 패키지
KR20080067891A (ko) 멀티 칩 패키지
KR20080020133A (ko) 다이 스택 패키지
KR20010073344A (ko) 멀티 칩 패키지
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
KR20060133800A (ko) 칩 스택 패키지
US7781898B2 (en) IC package reducing wiring layers on substrate and its chip carrier
KR20080084075A (ko) 적층 반도체 패키지
KR20030054066A (ko) 적층 패키지 및 그 제조 방법
KR20010068781A (ko) 반도체 칩 패키지
KR20010068504A (ko) 멀티 칩 패키지 및 이를 이용하는 적층 패키지
KR20230102923A (ko) 리드 프레임 및 이를 포함하는 반도체 패키지
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지
KR20080074662A (ko) 스택 패키지
KR20070088058A (ko) 멀티 칩 패키지
KR20090108393A (ko) 메모리 모듈

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid