CN103137609A - 带有电磁屏蔽结构的集成电路封装结构 - Google Patents

带有电磁屏蔽结构的集成电路封装结构 Download PDF

Info

Publication number
CN103137609A
CN103137609A CN2013100686469A CN201310068646A CN103137609A CN 103137609 A CN103137609 A CN 103137609A CN 2013100686469 A CN2013100686469 A CN 2013100686469A CN 201310068646 A CN201310068646 A CN 201310068646A CN 103137609 A CN103137609 A CN 103137609A
Authority
CN
China
Prior art keywords
integrated circuit
keyset
metal
pinboard
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100686469A
Other languages
English (en)
Other versions
CN103137609B (zh
Inventor
庞诚
于大全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
Jiangsu IoT Research and Development Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu IoT Research and Development Center filed Critical Jiangsu IoT Research and Development Center
Priority to CN201310068646.9A priority Critical patent/CN103137609B/zh
Publication of CN103137609A publication Critical patent/CN103137609A/zh
Application granted granted Critical
Publication of CN103137609B publication Critical patent/CN103137609B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开了一种带有电磁屏蔽结构的集成电路封装结构，包括多个集成电路芯片分别位于转接板和封装基板上；在转接板边缘设有电磁屏蔽结构，将位于转接板上的集成电路芯片和位于封装基板上的集成电路芯片分隔开，所述电磁屏蔽结构由转接板上填充了金属的垂直通孔或凹槽、转接板正面金属连线、转接板背面金属连线和焊盘构成；转接板正面金属连线与转接板背面金属连线将填充了金属的垂直通孔或凹槽组成的阵列连接在一起构成金属栅栏，阻挡和吸收电磁波。本发明在转接板上设置电磁屏蔽结构，解决在系统封装中多芯片之间的电磁干扰问题，以保护硅转接板上的芯片不受来自于基板上具有较强电磁辐射（如射频模块）芯片的影响。

Description

带有电磁屏蔽结构的集成电路封装结构
技术领域
本发明涉及系统级封装，具体是一种带有电磁屏蔽结构的集成电路封装结构。
背景技术
随着超大规模集成电路特征尺寸的不断缩小，相对应的电子产品也随之变得小型化、便携化。但是，当IC的特征尺寸缩小到几个纳米时，栅氧厚度极限的出现让人们普遍认为传统的摩尔定律走到了尽头。对于突破物理极限的追求以及对异质集成的需要使得“more than moore”概念的出现，整个产业界都去寻求另一种系统集成的方案。以2.5DIC、3DIC为代表的系统级封装技术就是对“more than moore”概念很好的一个诠释。
系统级封装技术（system in package，SIP）是将一个系统或子系统的全部或大部份电子功能配置在整合型基板内，而芯片以2D、3D的方式接合到整合型基板的封装方式。SIP不仅可以组装多个芯片，还可以作为一个专门的处理器、DRAM、快闪存储器与被动元件结合电阻器和电容器、连接器、天线等，全部安装在同一基板上。
利用硅转接板进行系统集成的2.5DIC是系统级封装技术中的先进代表。2.5DIC既是3DIC的前导技术，又可以以独立的形式与其他先进的系统级封装技术长期共存。2.5DIC是将不同的芯片置于转接板上，通过该转接板进行扇出与芯片间互联，以达到提高系统内部带宽、解决热应力失配等封装中常见的一些问题。
但是，在传统的2.5DIC封装中，由于芯片间距离的靠近以及硅转接板上存在的介电损耗问题，始终难以将RF芯片等有较强电磁辐射的部分集成于封装体中。同时，一些不易置于转接板上的元器件也难以进入2.5D封装体系。
发明内容
本发明的目的是为了解决芯片间的电磁干扰问题，提供一种带有电磁屏蔽结构的集成电路封装结构，利用转接板上的填充了金属的垂直通孔阵列制作电磁屏蔽结构，解决在系统封装中多芯片之间的电磁干扰问题，同时提出一种2.5D的封装结构解决部分元器件难以集成于转接板上的问题。
按照本发明提供的技术方案，所述带有电磁屏蔽结构的集成电路封装结构包括封装基板和转接板，多个集成电路芯片分别位于所述转接板和封装基板上；在转接板边缘设有电磁屏蔽结构，所述电磁屏蔽结构将位于转接板上的集成电路芯片和位于封装基板上的集成电路芯片分隔开，所述电磁屏蔽结构由转接板上填充了金属的垂直通孔或凹槽、转接板正面金属连线、转接板背面金属连线和焊盘构成；转接板正面金属连线与转接板背面金属连线将填充了金属的垂直通孔或凹槽组成的阵列连接在一起构成金属栅栏，阻挡和吸收电磁波；焊盘将所述金属栅栏与焊球相连接，焊球将所述金属栅栏通过封装基板上的金属布线连接到封装基板下部的接地焊球上。
进一步的，所述电磁屏蔽结构包括一排或多排填充了金属的垂直通孔或凹槽。
所述电磁屏蔽结构中的金属栅栏与电路中的“地”共用接地焊球，或单独接地。
本发明的优点是：本发明将不同类型的芯片模块分别放置于转接板上或直接置于基板上。在转接板上制作垂直通孔（TSV）阵列或填充金属的槽状结构，通过上下两面重布线层的连接，形成金属栅栏来隔离电磁辐射，以保护硅转接板上的芯片不受来自于基板上具有较强电磁辐射（如射频模块）芯片的影响。本发明提出的电磁屏蔽结构为2.5D封装技术、射频集成电路（RFIC）、异质集成等技术的实现提供支撑。
附图说明
图1是本发明的结构示意图。
图2是本发明实施例一的俯视图。
图3是图2的A-A剖视图。
图4是图3的局部放大图。
图5是本发明实施例二的俯视图。
图6是本发明实施例三的俯视图。
图7是图6的剖视图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
如图1所示，所述带有电磁屏蔽结构的集成电路封装结构，包括：一块封装基板7（可以是有机材料，也可以是其他材料）；一块转接板6（可以是硅材料，也可以其他材料）；多个集成电路芯片分别位于所述转接板6和封装基板7上；在转接板6边缘设有电磁屏蔽结构9，所述电磁屏蔽结构9将位于转接板6上的集成电路芯片和位于封装基板7上的集成电路芯片分隔开。
位于转接板6边缘的电磁屏蔽结构9靠近位于封装基板7上的芯片一侧，由转接板6上填充了金属的垂直通孔8阵列、正面与背面重布线层构成。
其中，第五集成电路芯片5一般为射频模块、天线等具有较强电磁辐射的芯片，或者是其他不易于置于转接板上的芯片，也可以是一般芯片；第一～第四集成电路芯片1,2,3,4一般为存储器芯片、逻辑芯片等，也可以是一般芯片。
如图2所示，本发明实施例一中，第一～第四集成电路芯片1,2,3,4位于转接板6之上，第五集成电路芯片5与转接板6位于封装基板7之上。在转接板6靠近集成电路芯片5一侧的边缘有电磁屏蔽结构9，该电磁屏蔽结构9包含填充了金属的垂直通孔8。该电磁屏蔽结构9通过位于转接板6背面的金属互联线与转接板6和封装基板7间的焊球进行电学连接，最终通过位于封装基板7上的金属布线连接到位于封装基板7下方的接地球栅阵列焊球（BGA焊球）上。
如图2，由填充了金属的垂直通孔8构成的电磁屏蔽结构9的水平尺寸L1与L2小于转接板6的水平尺寸L3与L4，并大于集成电路芯片的水平尺寸L5与L6。
组成电磁屏蔽结构9的垂直通孔8由金属填充，一般为铜，也可以是钨、钛、铝等其他金属或合金。垂直通孔8之间的间距d可以根据辐射电磁波的波长或其他电磁屏蔽要求来决定，一般为工艺能力所能达到的最小间距。d一般为几微米至几百微米。d越小，对高频电磁波的屏蔽效果越好。
图3是图2的A-A剖视图。第三焊球12为第一～第四集成电路芯片1,2,3,4与转接板6之间提供电学连接；第一焊球10、第二焊球11为第五集成电路芯片5和转接板6与封装基板7之间提供电学连接。其中第一焊球10与电磁屏蔽结构9相连，为该结构最终在封装基板7的球栅阵列焊球上接地提供电学路径。
如图3中，封装基板7的竖直尺寸H1一般大于集成电路芯片的竖直尺寸H3和转接板6的竖直尺寸H2。转接板6的竖直尺寸H2一般大于或等于集成电路芯片的竖直尺寸H3。
图4局部放大了转接板6边缘的电磁屏蔽结构9。其中转接板6上的电磁屏蔽结构9由垂直通孔8、转接板正面金属连线13、转接板背面金属连线14和金属垫（pad）15组成。
转接板正面金属连线13与转接板背面金属连线14将填充了金属的垂直通孔8组成的阵列连接在一起构成金属栅栏，起到阻挡和吸收电磁波的目的。金属垫15将该金属栅栏与第一焊球10相连接。第一焊球10将上述结构通过封装基板7上的金属布线连接到封装基板7下部的接地球栅阵列焊球上，可以与电路中的“地”共用球栅阵列焊球，也可以单独接地。
图5是本发明实施例二。该结构将位于转接板6上的垂直通孔阵列增加至多排构成电磁屏蔽结构9，其他结构基本不变。设置多排垂直通孔阵列构成电磁屏蔽结构9的主要目的是加强电磁屏蔽效果。
该电磁屏蔽结构9仍由填充了金属的垂直通孔8、转接板正面金属连线13、转接板背面金属连线14和金属垫15组成，并通过焊球10最终连接至封装基板7下方的接地球栅阵列焊球上。
图6，7所示为本发明实施例三。该结构将转接板6上填充了金属的垂直通孔换成填充了金属的凹槽17。
凹槽17阵列仍通过转接板正面金属连线13和转接板背面金属连线14相互连接构成金属栅栏，同样通过金属垫15、第一焊球10最终连接至封装基板7下方的接地的球栅阵列焊球上。

Claims (3)

1.带有电磁屏蔽结构的集成电路封装结构，包括封装基板（7）和转接板（6），其特征是：多个集成电路芯片分别位于所述转接板（6）和封装基板（7）上；在转接板（6）边缘设有电磁屏蔽结构（9），所述电磁屏蔽结构（9）将位于转接板（6）上的集成电路芯片和位于封装基板（7）上的集成电路芯片分隔开，所述电磁屏蔽结构（9）由转接板（6）上填充了金属的垂直通孔（8）或凹槽（17）、转接板正面金属连线（13）、转接板背面金属连线（14）和焊盘（15）构成；转接板正面金属连线（13）与转接板背面金属连线（14）将填充了金属的垂直通孔（8）或凹槽（17）组成的阵列连接在一起构成金属栅栏，阻挡和吸收电磁波；焊盘（15）将所述金属栅栏与焊球相连接，焊球将所述金属栅栏通过封装基板（7）上的金属布线连接到封装基板（7）下部的接地焊球上。
2.根据权利要求1中所述带有电磁屏蔽结构的集成电路封装结构，所述电磁屏蔽结构（9）包括一排或多排填充了金属的垂直通孔（8）或凹槽（17）。
3.根据权利要求1中所述带有电磁屏蔽结构的集成电路封装结构，所述电磁屏蔽结构（9）中的金属栅栏与电路中的“地”共用接地焊球，或单独接地。
CN201310068646.9A 2013-03-04 2013-03-04 带有电磁屏蔽结构的集成电路封装结构 Active CN103137609B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310068646.9A CN103137609B (zh) 2013-03-04 2013-03-04 带有电磁屏蔽结构的集成电路封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310068646.9A CN103137609B (zh) 2013-03-04 2013-03-04 带有电磁屏蔽结构的集成电路封装结构

Publications (2)

Publication Number Publication Date
CN103137609A true CN103137609A (zh) 2013-06-05
CN103137609B CN103137609B (zh) 2015-12-09

Family

ID=48497216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310068646.9A Active CN103137609B (zh) 2013-03-04 2013-03-04 带有电磁屏蔽结构的集成电路封装结构

Country Status (1)

Country Link
CN (1) CN103137609B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282664A (zh) * 2013-07-12 2015-01-14 联华电子股份有限公司 具有屏蔽结构的半导体装置
CN105304507A (zh) * 2015-11-06 2016-02-03 南通富士通微电子股份有限公司 扇出晶圆级封装方法
CN105390471A (zh) * 2015-11-06 2016-03-09 南通富士通微电子股份有限公司 扇出晶圆级封装结构
CN105870109A (zh) * 2016-05-19 2016-08-17 苏州捷研芯纳米科技有限公司 一种2.5d集成封装半导体器件及其加工方法
US20170303386A1 (en) * 2016-04-14 2017-10-19 L-3 Communications Corporation Printed Circuit Board Integrated Radio Frequency Absorber
WO2018000916A1 (zh) * 2016-06-28 2018-01-04 广东欧珀移动通信有限公司 Pcb板组件及具有其的移动终端
CN107592126A (zh) * 2017-09-18 2018-01-16 贵州航天天马机电科技有限公司 一种射频收发信道单元结构
CN109935604A (zh) * 2019-02-26 2019-06-25 厦门云天半导体科技有限公司 一种集成再布线转接板的三维芯片封装结构及其制作方法
WO2020113697A1 (zh) * 2018-12-07 2020-06-11 歌尔股份有限公司 芯片内置电路板、组合传感器及电子设备
CN111542922A (zh) * 2018-02-21 2020-08-14 国际商业机器公司 可扩展相控阵列封装
WO2021082510A1 (zh) * 2019-10-29 2021-05-06 浙江大学 一种带有微隔腔的半导体封装结构
WO2023011640A1 (zh) * 2021-08-06 2023-02-09 展讯通信（上海）有限公司 多层堆叠封装组件及多层组件的封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101317268A (zh) * 2006-09-15 2008-12-03 香港应用科技研究院有限公司 具有emi屏蔽的叠层多芯片封装
US20090152688A1 (en) * 2007-12-13 2009-06-18 Byung Tai Do Integrated circuit package system for shielding electromagnetic interference
CN102456669A (zh) * 2010-10-25 2012-05-16 环旭电子股份有限公司 芯片级电磁干扰屏蔽结构及制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101317268A (zh) * 2006-09-15 2008-12-03 香港应用科技研究院有限公司 具有emi屏蔽的叠层多芯片封装
US20090152688A1 (en) * 2007-12-13 2009-06-18 Byung Tai Do Integrated circuit package system for shielding electromagnetic interference
CN102456669A (zh) * 2010-10-25 2012-05-16 环旭电子股份有限公司 芯片级电磁干扰屏蔽结构及制造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282664B (zh) * 2013-07-12 2018-09-04 联华电子股份有限公司 具有屏蔽结构的半导体装置
CN104282664A (zh) * 2013-07-12 2015-01-14 联华电子股份有限公司 具有屏蔽结构的半导体装置
CN105390471B (zh) * 2015-11-06 2018-06-12 通富微电子股份有限公司 扇出晶圆级封装结构
CN105304507A (zh) * 2015-11-06 2016-02-03 南通富士通微电子股份有限公司 扇出晶圆级封装方法
CN105390471A (zh) * 2015-11-06 2016-03-09 南通富士通微电子股份有限公司 扇出晶圆级封装结构
CN105304507B (zh) * 2015-11-06 2018-07-31 通富微电子股份有限公司 扇出晶圆级封装方法
US20170303386A1 (en) * 2016-04-14 2017-10-19 L-3 Communications Corporation Printed Circuit Board Integrated Radio Frequency Absorber
CN105870109A (zh) * 2016-05-19 2016-08-17 苏州捷研芯纳米科技有限公司 一种2.5d集成封装半导体器件及其加工方法
CN107613641A (zh) * 2016-06-28 2018-01-19 广东欧珀移动通信有限公司 Pcb板组件及具有其的移动终端
WO2018000916A1 (zh) * 2016-06-28 2018-01-04 广东欧珀移动通信有限公司 Pcb板组件及具有其的移动终端
CN107613641B (zh) * 2016-06-28 2019-07-19 Oppo广东移动通信有限公司 Pcb板组件及具有其的移动终端
CN107592126A (zh) * 2017-09-18 2018-01-16 贵州航天天马机电科技有限公司 一种射频收发信道单元结构
CN107592126B (zh) * 2017-09-18 2023-03-28 贵州航天天马机电科技有限公司 一种射频收发信道单元
CN111542922A (zh) * 2018-02-21 2020-08-14 国际商业机器公司 可扩展相控阵列封装
WO2020113697A1 (zh) * 2018-12-07 2020-06-11 歌尔股份有限公司 芯片内置电路板、组合传感器及电子设备
CN109935604A (zh) * 2019-02-26 2019-06-25 厦门云天半导体科技有限公司 一种集成再布线转接板的三维芯片封装结构及其制作方法
WO2021082510A1 (zh) * 2019-10-29 2021-05-06 浙江大学 一种带有微隔腔的半导体封装结构
WO2023011640A1 (zh) * 2021-08-06 2023-02-09 展讯通信（上海）有限公司 多层堆叠封装组件及多层组件的封装方法

Also Published As

Publication number Publication date
CN103137609B (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
CN103137609B (zh) 带有电磁屏蔽结构的集成电路封装结构
US20200168572A1 (en) Semiconductor package assembly having a conductive electromagnetic shield layer
US9818679B2 (en) Semiconductor device
US11791252B2 (en) Package-on-package semiconductor assemblies and methods of manufacturing the same
EP3168864B1 (en) Packaged devices with multiple planes of embedded electronic devices
US8314486B2 (en) Integrated circuit packaging system with shield and method of manufacture thereof
US7579672B2 (en) Semiconductor package with electromagnetic shielding capabilities
US20140021591A1 (en) Emi shielding semiconductor element and semiconductor stack structure
US20190115330A1 (en) Method for fabricating electronic package
US7999359B2 (en) Semiconductor package with electromagnetic shield
US11515229B2 (en) Semiconductor package and manufacturing method thereof
US20090256266A1 (en) Apparatus and method for a chip assembly including a frequency extending device
KR101982056B1 (ko) 팬-아웃 반도체 패키지 모듈
CN110663113A (zh) 经屏蔽的扇出型封装半导体装置及制造方法
US20130320513A1 (en) Semiconductor package and fabrication method thereof
US9508657B2 (en) Semiconductor package
KR20200102883A (ko) 브리지 다이를 포함한 시스템 인 패키지
JP2010199286A (ja) 半導体装置
KR102451167B1 (ko) 반도체 패키지
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
CN112234048B (zh) 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
US10685948B1 (en) Double side mounted large MCM package with memory channel length reduction
CN108807361B (zh) 一种芯片堆栈立体封装结构
CN103035627A (zh) 堆栈式半导体封装结构
US20150228602A1 (en) Semicondcutor chip and semionducot module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JIANGSU CAS INTERNET-OF-THING TECHNOLOGY VENTURE C

Free format text: FORMER OWNER: JIANGSU INTERNET OF THINGS RESEARCH + DEVELOMENT CO., LTD.

Effective date: 20130909

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130909

Address after: 214135 Jiangsu New District of Wuxi City Linghu Road No. 200 China Sensor Network International Innovation Park building C

Applicant after: Jiangsu CAS Internet-Of-Thing Technology Venture Capital Co., Ltd.

Address before: 214135 Jiangsu New District of Wuxi City Linghu Road No. 200 China Sensor Network International Innovation Park building C

Applicant before: Jiangsu Internet of Things Research & Develoment Co., Ltd.

ASS Succession or assignment of patent right

Owner name: NATIONAL CENTER FOR ADVANCED PACKAGING

Free format text: FORMER OWNER: JIANGSU CAS INTERNET-OF-THING TECHNOLOGY VENTURE CAPITAL CO., LTD.

Effective date: 20140410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140410

Address after: 214135 Jiangsu Province, Wuxi City Linghu Wuxi national hi tech Industrial Development Zone, Road No. 200 Chinese Sensor Network International Innovation Park building D1

Applicant after: National Center for Advanced Packaging Co., Ltd.

Address before: 214135 Jiangsu New District of Wuxi City Linghu Road No. 200 China Sensor Network International Innovation Park building C

Applicant before: Jiangsu CAS Internet-Of-Thing Technology Venture Capital Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170810

Address after: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4

Patentee after: Shanghai State Intellectual Property Services Co., Ltd.

Address before: 214135 Jiangsu Province, Wuxi City Linghu Wuxi national hi tech Industrial Development Zone, Road No. 200 Chinese Sensor Network International Innovation Park building D1

Patentee before: National Center for Advanced Packaging Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191119

Address after: 214028 Jiangsu New District of Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1

Patentee after: National Center for Advanced Packaging Co., Ltd.

Address before: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4

Patentee before: Shanghai State Intellectual Property Services Co., Ltd.

TR01 Transfer of patent right