CN105390099A - 显示装置及其驱动方法 - Google Patents

显示装置及其驱动方法 Download PDF

Info

Publication number
CN105390099A
CN105390099A CN201510514813.7A CN201510514813A CN105390099A CN 105390099 A CN105390099 A CN 105390099A CN 201510514813 A CN201510514813 A CN 201510514813A CN 105390099 A CN105390099 A CN 105390099A
Authority
CN
China
Prior art keywords
write
reading
data
ovonic
ovonic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510514813.7A
Other languages
English (en)
Other versions
CN105390099B (zh
Inventor
饭田洋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN105390099A publication Critical patent/CN105390099A/zh
Application granted granted Critical
Publication of CN105390099B publication Critical patent/CN105390099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本发明的目的在于提供一种显示装置及其驱动方法，能够抑制向驱动器IC输入的数据的转送速度，且在显示装置侧确保不依赖于输入影像信号的空闲期间。本发明所涉及的显示装置具有：N个的多个驱动器IC(第1至第3驱动器IC(21、22、23))；大于或等于N个的多个双向存储器(第1至第3双向存储器(11、12、13))，其能够同时进行数据的写入和数据的读取；相位同步电路(3)，其将输入时钟变换为输出时钟；写入控制部(1)，其与输入时钟同步地向多个双向存储器写入数据；以及读取控制部(2)，其与输出时钟同步地从多个双向存储器读取数据，向多个驱动器IC输出，输出时钟的频率小于输入时钟的频率且大于输入时钟的频率的1/N倍。

Description

显示装置及其驱动方法
技术领域
本发明涉及显示装置及其驱动方法。
背景技术
通常，液晶显示装置具有影像信号处理部，该影像信号处理部将从外部设备输入的影像信号变换为所期望的信号格式。在影像信号处理部中进行各种描绘处理及定时(timing)调整等。
在影像信号处理部中进行格式变换后得到的影像数据信号，通过信号传送用的配线线缆及电路基板(刚性基板、柔性基板)，向液晶面板驱动用的驱动器IC转送。
近年来，为了提高每一根信号配线的数据转送量，开发并导入了各种数据格式。例如，在作为差动信号方式的1种的mini－LVDS方式中，利用1对(2根为1组)信号配线能够传送多达8比特的影像信号。由于上述的差动信号方式不仅能够减少信号配线的数量，还具有不易受到外部噪声的影响的特征，因此当前在很多的液晶显示装置中使用。
但是，为了提高每一根信号配线的数据转送量，需要使输出数据的传送速度充分地快于输入侧。如果以前述的mini－LVDS传送为例，则在6比特数据传送时需要3倍的转送速度，在8比特数据传送时需要4倍的转送速度。如上所述，如果加快数据的转送速度，则无法忽略基板配线上的杂散电容及配线电感的影响，成为辐射噪声水平上升的原因。在传送配线的布局设计时，必须在考虑到上述特性(寄生电容等)的基础上进行配置配线。另外，根据需要，需要采取搭载噪声对策部件等的应对方法，导致单纯的成本增加及基板面积增大。
为了解决上述问题，研究出了下述方法，即，将影像信号处理部和驱动器IC间的转送数据分为奇数、偶数，将输出的数据转送速度减半的对策方法，以及使用了多个行存储器(linememory)的转送速度下降方法(例如参照专利文献1)。
另外，还考虑到以RGB独有的频率对在存储器中暂时储存的数据进行读取等的方法(参照专利文献2)。
专利文献1：日本特开平10－207434号公报
专利文献2：日本特开2009－151243号公报
在前述的将输出数据分为偶数/奇数而进行转送的方式的情况下，数据配线的根数变为2倍，电路基板内的配线区域变为2倍。因此，导致基板面积扩大。而且，存在数据信号所使用的消耗功率变为2倍的问题。另外，由于除了能够应对该方式的驱动器IC以外无法适用该方式，因此为了使用该方式，会受到部件层面的限制。
在使用行存储器的现有方式(将输出分割为2部分的并行驱动)中，在等待与1个水平期间相对应的数据写入完成后，进行数据读取。在该情况下，为了避免在存储器中储存的数据的覆盖，至少需要与2个水平期间相对应的行存储器。因此，在通过将SRAM内置在影像信号处理用的集成电路内，从而试图实现成本降低的情况下，存在芯片面积内的SRAM所占据的面积变大的问题。
此时，已知将输出的转送速度设置为1/2倍(由于将输出分割为2部分)的方法，但由于数据空闲期间中的数据时钟数也变为1/2，因此根据使用状况的不同，可能不能满足由后级的驱动器IC所确定的定时限制。为了解决该问题，必须扩大对输入设备侧的数据空闲期间要求，有时不能在已有设备中使用。
发明内容
本发明就是为了解决上述课题而提出的，其目的在于提供一种显示装置及其驱动方法，能够抑制向驱动器IC输入的数据的转送速度，且在显示装置侧确保不依赖于输入影像信号的空闲期间。
本发明所涉及的显示装置具有：N个的多个驱动器IC；大于或等于N个的多个双向存储器，其能够同时进行数据的写入和数据的读取；相位同步电路，其将输入时钟变换为输出时钟；写入控制部，其与输入时钟同步地向多个双向存储器写入数据；以及读取控制部，其与输出时钟同步地从多个双向存储器读取数据，向多个驱动器IC输出，输出时钟的频率小于输入时钟的频率且大于输入时钟的频率的1/N倍。
发明的效果
根据本发明所涉及的显示装置，能够相对于输入数据抑制输出数据的转送速度，且不依赖于输入影像信号地确保定时余量(输出数据的空闲期间)。
附图说明
图1是实施方式1所涉及的显示装置的影像信号处理部的功能框图。
图2是表示实施方式1所涉及的显示装置的液晶面板、源极驱动器IC以及双向存储器之间的关系的功能框图。
图3是表示实施方式1所涉及的显示装置的数据写入及数据读取的时序的图。
图4是表示实施方式2所涉及的显示装置的液晶面板、源极驱动器IC以及双向存储器之间的关系的功能框图。
图5是表示实施方式2所涉及的显示装置的数据写入及数据读取的时序的图。
图6是表示前提技术所涉及的显示装置的数据写入及数据读取的时序的图。
具体实施方式
＜前提技术＞
在对本发明的实施方式进行说明之前，对作为本发明的前提的技术进行说明。图6是表示相对于前提技术中的行存储器进行的数据写入及数据读取的时序的图。前提技术中的显示装置具有：与2个水平期间相对应的行存储器(第1至第4存储器)；以及第1、第2驱动器IC。在前提技术中，以时钟频率F进行向第1至第4存储器的数据写入，以时钟频率F/2进行从第1至第4存储器的数据读取。
如图6所示，首先，向第1存储器写入奇数行的影像数据的前半部分(左半部分)。然后，向第2存储器写入奇数行的影像数据的后半部分(右半部分)。如果输入了偶数行的影像数据，则向第3存储器写入偶数行的影像数据的前半部分(左半部分)。然后，向第4存储器写入偶数行的影像数据的后半部分(右半部分)。向第1至第4存储器的一系列的写入动作是写入单位周期。即，写入单位周期的期间包含奇数行数据的输入期间和写入期间、以及偶数行数据的输入期间和写入期间。
下面，对读取动作进行说明。如图6所示，如果向第2存储器的写入完成，则从第1、第2存储器同时进行数据的读取，向各驱动器IC输出。然后，如果向第4存储器的写入完成，则从第3、第4存储器同时进行数据的读取，向各驱动器IC输出。针对第1至第4存储器，重复上述一系列的读取动作。此外，读取动作的空闲期间由写入动作所需的期间(写入与一半画面的水平期间相对应的数据的期间)规定。
在使用行存储器的前提技术(将输出分割为2部分的并行驱动)中，在等待与1个水平期间相对应的数据写入完成后，进行数据的读取。在该情况下，为了避免在存储器中储存的数据的覆盖，至少需要与2个水平期间相对应的行存储器。因此，在通过将SRAM内置在影像信号处理用的集成电路内，从而试图实现成本降低的情况下，存在芯片面积内的SRAM所占据的面积变大的问题。
此时，如果将输出的转送速度设置为1/2倍(由于将输出分割为2部分)，则由于数据空闲期间中的数据时钟数也变为1/2，因此根据使用状况的不同，可能不能满足由后级的驱动器IC所确定的定时限制。为了解决该问题，必须扩大对输入设备侧的数据空闲期间要求，有时已有的显示装置无法兼容于输入设备，变得不能使用。
＜实施方式1＞
＜结构＞
图1是本实施方式1中的显示装置所具有的影像信号处理部5的功能框图。图2是表示本实施方式1中的显示装置的液晶面板4、源极驱动器IC以及双向存储器之间的关系的功能框图。
影像信号处理部5具有：数据储存用的第1至第3双向存储器11、12、13(下面，也记载为第1存储器11、第2存储器12、第3存储器13)、写入控制部1、读取控制部2、以及相位同步电路3。
在这里，所谓第1至第3双向存储器11、12、13，是能够同时进行写入和读取的存储器，例如是SRAM(staticrandomaccessmemory)。在本实施方式1中，设为向1个驱动器IC分配1个存储器的结构，但是向1个驱动器IC分配的存储器的数量也可以大于或等于2个。
显示装置还具有第1至第3源极驱动器IC21、22、23。从第1至第3存储器11、12、13读取的数据分别向第1至第3源极驱动器IC21、22、23输入。第1至第3源极驱动器IC21、22、23分别基于输入的数据，进行在水平方向上分割为3部分的液晶面板4的各区域的驱动。
向影像信号处理部5输入的影像信号通过基于输入时钟而生成的写入控制信号，向第1至第3存储器11、12、13连续地写入。在本实施方式1中，在1个存储器中储存与1/3水平分辨率相对应的数据。
另外，利用输入时钟在相位同步电路3中生成用于使读取控制部2动作的输出时钟。在本实施方式1的情况下，输出时钟在理论上最小为输入时钟的1/3倍，但是在本实施方式1中，为了确保输出数据的空闲期间(定时余量)，设为3/5倍。即，输出时钟的频率设定为输入时钟的频率的3/5倍。输入输出的时钟的频率的比值为5：3，输出数据转送速度为输入数据的60％。
＜动作＞
首先，对写入动作(写入工序)进行说明。如图3所示，写入控制部1向第1存储器11写入与左侧的1/3水平分辨率相对应的数据。如果向第1存储器11的写入完成，则写入控制部1针对第2存储器12，开始与中央的1/3水平分辨率相对应的数据写入。如果向第2存储器12的写入完成，则写入控制部1针对第3存储器13，开始与右侧的1/3水平分辨率相对应的数据写入。将以上的一系列的写入动作作为写入单位周期。隔着写入空闲期间，写入控制部1重复写入单位周期。
然后，对读取动作(读取工序)进行说明。如图3所示，在向第1存储器11的写入完成的同时，读取控制部2从第1存储器11开始数据的读取。在这里，为了从1个存储器完成读取，所花费的时间相当于基于输入换算而写入与大约2/3水平分辨率相对应的数据的时间(参照图3)。
而且，在向第2存储器12的数据写入完成的同时，从第2、第3存储器12、13开始数据读取。此外，在开始从存储器进行数据读取时，为了避免存储器内地址的冲突，至少延迟大于或等于1个地址后开始读取。其原因在于，在针对某个地址同时进行写入和读取的情况下，不能保证该动作。
将以上一系列的读取动作作为读取单位周期。隔着读取空闲期间，读取控制部2重复读取单位周期。
如图3所示，在本实施方式1中，针对多个双向存储器中的第3存储器13，在数据的写入过程中进行数据的读取(图3中的重叠期间A)。另外，针对多个双向存储器中的第2、第3存储器12、13，同时进行数据的读取。第1存储器11和第2、第3存储器12、13的读取期间局部重叠。
如上所述，本实施方式1中的读取单位周期为8/9H+α。在这里，H是相当于写入与1个水平分辨率相对应的数据的时间，α是与地址冲突对策相对应的时间。如果对写入单位周期和读取单位周期进行比较，则可知，能够确保与大约1/9H相对应的空闲期间(定时余量)。
＜效果＞
本实施方式1中的显示装置具有：N个的多个驱动器IC(第1至第3驱动器IC21、22、23)；大于或等于N个的多个双向存储器(第1至第3双向存储器11、12、13)，其能够同时进行数据的写入和数据的读取；相位同步电路3，其将输入时钟变换为输出时钟；写入控制部1，其与输入时钟同步地向多个双向存储器写入数据；以及读取控制部2，其与输出时钟同步地从多个双向存储器读取数据，向多个驱动器IC输出，输出时钟的频率小于输入时钟的频率且大于输入时钟的频率的1/N倍。
因此，本实施方式1中的显示装置具有大于或等于N个双向存储器(即第1至第3存储器11、12、13)，针对多个双向存储器中的至少1个双向存储器，在数据的写入过程中进行数据的读取，针对多个双向存储器中的至少2个双向存储器，同时进行数据的读取。由此，能够将输出时钟设定为小于输入时钟且大于输入时钟的1/N倍的值。由此，能够相对于输入数据抑制输出数据的转送速度，且不依赖于输入影像信号地确保定时余量(输出数据的空闲期间)。
另外，不需要如专利文献1所示，将输出数据配线分为奇数、偶数，不会受到由于数据配线的根数增加而导致的配线区域扩大及消耗功率增加的影响。另外，不需要使用奇数、偶数数据分割用的驱动器IC，能够扩大部件的选择范围。
另外，在本实施方式1中，由于不发生存储器内数据的覆盖，因此不会如前提技术那样需要与2个水平期间相对应的行存储器。由此，在本实施方式1中，设置为具有与1个水平期间相对应的行存储器的结构即可，与前提技术相比，能够削减存储器的个数。
另外，在本实施方式1中，能够通过输出数据的转送速度的抑制而对辐射噪声进行抑制，并且放宽基板配线设计时的布局限制等。此外，由于根据情况的不同而不需要噪声对策部件，因此能够期待通过部件个数的减少而实现的成本削减。
另外，根据本实施方式1，针对液晶面板驱动用驱动器IC的输入信号的限制，能够在液晶显示装置侧进行应对。由此，能够抑制驱动器IC依赖于输入设备侧的定时设计的情况。因此，对各种输入侧的设备的影响较小，能够容易地将现有的显示装置置换为本发明的显示装置。
另外，在本实施方式1中的显示装置中，将向多个双向存储器按照顺序进行数据的写入这一动作作为写入单位周期，写入控制部1隔着写入空闲期间重复写入单位周期，将从多个双向存储器进行数据的读取这一动作作为读取单位周期，读取控制部2隔着读取空闲期间重复读取单位周期，针对多个双向存储器中的至少1个双向存储器(例如第3存储器13)，同时进行数据的写入和数据的读取，针对多个双向存储器中的至少2个双向存储器(例如第2、第3存储器12、13)，同时进行数据的读取，将读取单位周期与读取空闲期间相加所得到的时间不大于将写入单位周期与写入空闲期间相加所得到的时间。
因此，关于本实施方式1中的显示装置，针对多个双向存储器中的至少1个双向存储器，同时进行数据的写入和数据的读取，针对多个双向存储器中的至少2个双向存储器，同时进行数据的读取。由此，能够相对于输入数据抑制输出数据的转送速度，且不依赖于输入影像信号地确保定时余量(输出数据的空闲期间)。
另外，大于或等于N个的多个双向存储器是第1至第3双向存储器11、12、13，写入控制部1按照第1至第3双向存储器11、12、13的顺序进行写入，同时进行向第3双向存储器13的写入和从第3双向存储器13的读取，对于第1至第3双向存储器11、12、13，存在同时进行读取的期间。
因此，同时进行向第3双向存储器13的写入和从第3双向存储器13的读取，对于第1至第3双向存储器11、12、13，设置同时进行读取的期间。由此，能够将输出的数据率抑制为输入数据的60％左右，并且在显示装置内确保不依赖于输入影像信号的输出数据的空闲期间。
另外，本实施方式1中的液晶显示装置的驱动方法具有下述工序，即：读取工序，在该工序中，写入控制部1将向多个双向存储器按照顺序进行数据的写入这一动作作为写入单位周期，隔着写入空闲期间重复写入单位周期；以及读取工序，在该工序中，读取控制部2将从多个双向存储器进行数据的读取这一动作作为读取单位周期，隔着读取空闲期间重复读取单位周期，在写入工序及读取工序中，针对多个双向存储器中的至少1个双向存储器，同时进行数据的写入和数据的读取，在读取工序中，针对多个双向存储器中的至少2个双向存储器，同时进行数据的读取，将读取单位周期与所述读取空闲期间相加所得到的时间不大于将写入单位周期与写入空闲期间相加所得到的时间。
因此，关于本实施方式1中的显示装置的驱动方法，在写入工序及读取工序中，针对多个双向存储器中的至少1个双向存储器，同时进行数据的写入和数据的读取。并且，在读取工序中，针对多个双向存取器中的至少2个双向存储器，同时进行数据的读取。由此，能够相对于输入数据抑制输出数据的转送速度，且不依赖于输入影像信号地确保定时余量(输出数据的空闲期间)。
另外，在本实施方式1中的显示装置的驱动方法中，大于或等于N个的多个双向存储器是第1至第3双向存储器11、12、13，在写入工序中，写入控制部1按照第1至第3双向存储器11、12、13的顺序进行写入，在写入工序及读取工序中，同时进行向第3双向存储器13的写入和从第3双向存储器13的读取，在读取工序中，对于第1至第3双向存储器11、12、13，存在同时进行读取的期间。
因此，在写入工序及读取工序中，同时进行向第3双向存储器13的写入和从第3双向存储器13的读取。另外，在读取工序中，对于第1至第3双向存储器11、12、13，设置同时进行读取的期间。由此，能够将输出的数据率抑制为输入数据的60％左右，并且在显示装置内确保不依赖于输入影像信号的输出数据的空闲期间。
＜实施方式2＞
＜结构＞
图4是表示本实施方式2中的显示装置的液晶面板、源极驱动器IC以及双向存储器之间的关系的功能框图。本实施方式2的显示装置具有第1至第4源极驱动器IC21、22、23、24。另外，影像信号处理部5具有第1至第4双向存储器11、12、13、14。由于其他结构与实施方式1相同，因此省略说明。
在源极驱动器IC和存储器为4对的结构中，数据转送速度在理论上的极限是1/4倍，在本实施方式2中设定为2/5倍。
＜动作＞
首先，对写入动作(写入工序)进行说明。如图5所示，写入控制部1向第1、第2、第3、第4存储器11、12、13、14依次写入与1/4水平分辨率相对应的数据。将该一系列的写入动作作为写入单位周期。隔着写入空闲期间，写入控制部1重复写入单位周期。
下面，对读取动作(读取工序)进行说明。如图5所示，在向第2存储器12的写入完成的同时，读取控制部2从第1、第2存储器11、12开始数据的读取。并且，在向第3存储器13的数据写入完成的同时，从第3、第4存储器13、14开始数据读取。将以上的一系列的读取动作作为读取单位周期。隔着读取空闲期间，读取控制部2重复读取单位周期。
如图5所示，在本实施方式2中，针对多个双向存储器中的第4存储器14，在数据的写入过程中进行数据的读取(图5中的重叠期间A)。另外，针对多个双向存储器中的第1、第2存储器11、12，同时进行数据的读取。另外，在第3、第4存储器13、14中，同时进行数据的读取。另外，第1、第2存储器11、12和第3、第4存储器13、14的读取期间局部重叠。
如上所述，本实施方式2的读取单位周期为7/8H+α(α是与地址冲突对策相对应的部分)。如果对写入单位周期和读取单位周期进行比较，则可知，能够确保与大约1/8H相对应的空闲期间(定时余量)。
＜效果＞
在本实施方式2中的显示装置中，N个双向存储器是第1至第4双向存储器11、12、13、14，写入控制部1按照第1至第4双向存储器11、12、13、14的顺序进行写入，同时进行向第4双向存储器14的写入和从第4双向存储器14的读取，对于第1至第4双向存储器11、12、13、14，存在同时进行读取的期间。
因此，同时进行向第4双向存储器14的写入和从第4双向存储器14的读取，对于第1至第4双向存储器11、12、13、14，设置同时进行读取的期间。由此，能够将输出的数据率抑制为输入数据的40％左右，并且在显示装置内确保不依赖于输入影像信号的输出数据的空闲期间。
另外，在本实施方式2中的显示装置的驱动方法中，N个双向存储器是第1至第4双向存储器11、12、13、14，在写入工序中，写入控制部1按照第1至第4双向存储器11、12、13、14的顺序进行写入，在写入工序及读取工序中，同时进行向第4双向存储器14的写入和从第4双向存储器14的读取，在读取工序中，对于第1至第4双向存储器11、12、13、14，存在同时进行读取的期间。
因此，在写入工序及读取工序中，同时进行向第4双向存储器14的写入和从第4双向存储器14的读取。另外，在读取工序中，对于第1至第4双向存储器11、12、13、14，设置同时进行读取的期间。由此，能够将输出的数据率抑制为输入数据的40％左右，并且在显示装置内确保不依赖于输入影像信号的输出数据的空闲期间。
此外，在实施方式1及2中，为了进行说明而确定了各存储器中的数据读取开始位置，但是实际上，能够与使用方式相匹配地对读取开始位置进行调整。同样地，为了进行说明而确定了存储器的数量，但是实际上，对存储器的数量并无规定，能够与使用条件相匹配地进行调整。并且，还能够对将输入数据向存储器储存的顺序、以及将所储存的数据从存储器读取的顺序进行调整。另外，能够对输出数据的重叠期间及分频率等适时地进行最优化或调整。关于重叠期间，能够在不发生由于存储器覆盖而导致的显示数据消失的范围内进行调整。重叠期间与所需的空闲期间和分频率相匹配地进行调整即可。此外，在实施方式1、2中，各存储器中的数据读取开始位置、输出数据的重叠期间及分频率设定为，将读取单位周期与读取空闲期间相加所得到的时间不大于将写入单位周期与写入空闲期间相加所得到的时间。
此外，本发明在该发明的范围内，能够对各实施方式自由地进行组合，或者对各实施方式适当地进行变形、省略。
标号的说明
1写入控制部，2读取控制部，3相位同步电路，4液晶面板，5影像信号处理部，11第1双向存储器，12第2双向存储器，13第3双向存取器，14第4双向存储器，21第1源极驱动器IC，22第2源极驱动器IC，23第3源极驱动器IC，24第4源极驱动器IC。

Claims (7)

1.一种显示装置，其具有：
N个的多个驱动器IC；
大于或等于N个的多个双向存储器，其能够同时进行数据的写入和数据的读取；
相位同步电路，其将输入时钟变换为输出时钟；
写入控制部，其与所述输入时钟同步地向所述多个双向存储器写入数据；以及
读取控制部，其与所述输出时钟同步地从所述多个双向存储器读取所述数据，向所述多个驱动器IC输出，
所述输出时钟的频率小于所述输入时钟的频率且大于所述输入时钟的频率的1/N倍。
2.根据权利要求1所述的显示装置，其中，
所述写入控制部将向所述多个双向存储器按照顺序进行所述数据的写入这一动作作为写入单位周期，隔着写入空闲期间重复所述写入单位周期，
所述读取控制部将从所述多个双向存储器进行所述数据的读取这一动作作为读取单位周期，隔着读取空闲期间重复所述读取单位周期，
针对所述多个双向存储器中的至少1个双向存储器，同时进行所述数据的写入和所述数据的读取，
针对所述多个双向存储器中的至少2个双向存储器，同时进行数据的读取，
将所述读取单位周期与所述读取空闲期间相加所得到的时间不大于将所述写入单位周期与所述写入空闲期间相加所得到的时间。
3.根据权利要求1或2所述的显示装置，其中，
所述大于或等于N个的多个双向存储器是第1至第3双向存储器，
所述写入控制部按照所述第1至第3双向存储器的顺序进行写入，
同时进行向所述第3双向存储器的写入和从所述第3双向存储器的读取，
对于所述第1至第3双向存储器，存在同时进行读取的期间。
4.根据权利要求1或2所述的显示装置，其中，
所述大于或等于N个的多个双向存储器是第1至第4双向存储器，
所述写入控制部按照所述第1至第4双向存储器的顺序进行写入，
同时进行向所述第4双向存储器的写入和从所述第4双向存储器的读取，
对于所述第1至第4双向存储器，存在同时进行读取的期间。
5.一种显示装置的驱动方法，其中，
所述显示装置具有：
N个的多个驱动器IC；
大于或等于N个的多个双向存储器，其能够同时进行数据的写入和数据的读取；
相位同步电路，其将输入时钟变换为输出时钟；
写入控制部，其与所述输入时钟同步地向所述多个双向存储器写入数据；以及
读取控制部，其与所述输出时钟同步地从所述多个双向存储器读取所述数据，向所述多个驱动器IC输出，
所述输出时钟的频率小于所述输入时钟的频率且大于所述输入时钟的频率的1/N倍，
所述显示装置的驱动方法具有：
写入工序，在该工序中，所述写入控制部将向所述多个双向存储器按照顺序进行所述数据的写入这一动作作为写入单位周期，隔着写入空闲期间重复所述写入单位周期；以及
读取工序，在该工序中，读取控制部将从所述多个双向存储器进行所述数据的读取这一动作作为读取单位周期，隔着读取空闲期间重复所述读取单位周期，
在所述写入工序及所述读取工序中，针对所述多个双向存储器中的至少1个双向存储器，同时进行所述数据的写入和所述数据的读取，
在所述读取工序中，针对所述多个双向存储器中的至少2个双向存储器，同时进行数据的读取，
将所述读取单位周期与所述读取空闲期间相加所得到的时间不大于将所述写入单位周期与所述写入空闲期间相加所得到的时间。
6.根据权利要求5所述的显示装置的驱动方法，其中，
所述大于或等于N个的多个双向存储器是第1至第3双向存储器，
在所述写入工序中，所述写入控制部按照所述第1至第3双向存储器的顺序进行写入，
在所述写入工序及所述读取工序中，同时进行向所述第3双向存储器的写入和从所述第3双向存储器的读取，
在所述读取工序中，对于所述第1至第3双向存储器，存在同时进行读取的期间。
7.根据权利要求5所述的显示装置的驱动方法，其中，
所述大于或等于N个的多个双向存储器是第1至第4双向存储器，
在所述写入工序中，所述写入控制部按照所述第1至第4双向存储器的顺序进行写入，
在所述写入工序及所述读取工序中，同时进行向所述第4双向存储器的写入和从所述第4双向存储器的读取，
在所述读取工序中，对于所述第1至第4双向存储器，存在同时进行读取的期间。
CN201510514813.7A 2014-08-21 2015-08-20 显示装置及其驱动方法 Active CN105390099B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-168055 2014-08-21
JP2014168055A JP6406920B2 (ja) 2014-08-21 2014-08-21 表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
CN105390099A true CN105390099A (zh) 2016-03-09
CN105390099B CN105390099B (zh) 2018-07-24

Family

ID=55348703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510514813.7A Active CN105390099B (zh) 2014-08-21 2015-08-20 显示装置及其驱动方法

Country Status (3)

Country Link
US (1) US9818378B2 (zh)
JP (1) JP6406920B2 (zh)
CN (1) CN105390099B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10521143B2 (en) 2017-03-23 2019-12-31 Netapp Inc. Composite aggregate architecture

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771031A (en) * 1994-10-26 1998-06-23 Kabushiki Kaisha Toshiba Flat-panel display device and driving method of the same
US20010005195A1 (en) * 1999-12-22 2001-06-28 Nec Corporation Active matrix display apparatus capable of displaying data efficiently
CN1551090A (zh) * 2003-01-29 2004-12-01 �����ɷ� 具有多个级联驱动器集成电路的显示设备驱动电路
CN101714326A (zh) * 2008-10-07 2010-05-26 三星电子株式会社 共享时钟的差分信令接口和相关方法
CN102103847A (zh) * 2009-12-22 2011-06-22 瑞萨电子株式会社 时钟数据恢复电路和用于显示装置的数据传输设备及其方法
US20140104256A1 (en) * 2012-10-11 2014-04-17 Japan Display Inc. Liquid crystal display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10207434A (ja) 1997-01-28 1998-08-07 Advanced Display:Kk 液晶表示装置
JP2002202760A (ja) 2000-12-27 2002-07-19 Nec Corp 液晶表示装置の駆動方法及び駆動回路
JP3728250B2 (ja) * 2001-01-26 2005-12-21 キヤノン株式会社 画像表示装置
EP1300826A3 (en) 2001-10-03 2009-11-18 Nec Corporation Display device and semiconductor device
JP2009151243A (ja) 2007-12-21 2009-07-09 Victor Co Of Japan Ltd 表示装置
JP2009255563A (ja) * 2008-03-26 2009-11-05 Fujifilm Corp 光情報記録媒体、情報記録方法および新規アゾ色素

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771031A (en) * 1994-10-26 1998-06-23 Kabushiki Kaisha Toshiba Flat-panel display device and driving method of the same
US20010005195A1 (en) * 1999-12-22 2001-06-28 Nec Corporation Active matrix display apparatus capable of displaying data efficiently
CN1551090A (zh) * 2003-01-29 2004-12-01 �����ɷ� 具有多个级联驱动器集成电路的显示设备驱动电路
CN101714326A (zh) * 2008-10-07 2010-05-26 三星电子株式会社 共享时钟的差分信令接口和相关方法
CN102103847A (zh) * 2009-12-22 2011-06-22 瑞萨电子株式会社 时钟数据恢复电路和用于显示装置的数据传输设备及其方法
US20140104256A1 (en) * 2012-10-11 2014-04-17 Japan Display Inc. Liquid crystal display device

Also Published As

Publication number Publication date
US20160055616A1 (en) 2016-02-25
US9818378B2 (en) 2017-11-14
JP2016045284A (ja) 2016-04-04
JP6406920B2 (ja) 2018-10-17
CN105390099B (zh) 2018-07-24

Similar Documents

Publication Publication Date Title
KR102316983B1 (ko) 표시장치
KR102261510B1 (ko) 표시 장치 및 표시 장치의 구동 방법
KR101090248B1 (ko) 칼럼 드라이버 및 이를 갖는 평판 표시 장치
US10636375B2 (en) Display apparatus and a method of driving the same
US10198987B2 (en) Gate driving circuit
US20130050159A1 (en) Gate driver and display device therewith
KR102105408B1 (ko) 디스플레이 드라이버 ic, 이의 동작 방법, 및 이를 포함하는 장치들
CN105096795A (zh) 显示驱动器集成电路以及包括它的移动装置和设备
US10347207B2 (en) Scan driver and driving method thereof
JP2008107777A (ja) タイミングコントローラ及びこれを備える液晶表示装置
KR20090010933A (ko) 반도체 집적회로, 표시장치 및 전자회로
US10192515B2 (en) Display device and data driver
KR101423334B1 (ko) 표시 제어용 반도체 집적 회로
US8120599B2 (en) Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same
US10186222B2 (en) Level shift circuit and display panel having the same
US8810497B2 (en) Signal control device, liquid crystal display having the same and signal control method using the same
JP2007213055A (ja) シンクロナスダイナミックランダムアクセスメモリを用いたフレームデータの転送方法及びフレームデータのソースドライバへの転送方法並びにタイミング制御モジュール
TWI449043B (zh) 高速記憶體系統
CN105390099A (zh) 显示装置及其驱动方法
CN103123777A (zh) 用于驱动图像显示装置的设备和方法
US7180498B2 (en) Display device and display method
CN101561998A (zh) 液晶显示器数据处理方法和装置
CN113936603B (zh) 显示装置、数据传输方法、设备和存储介质
KR20210083620A (ko) 게이트 구동회로 및 이를 포함하는 표시장치
KR101809747B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant