CN113936603B - 显示装置、数据传输方法、设备和存储介质 - Google Patents

显示装置、数据传输方法、设备和存储介质 Download PDF

Info

Publication number
CN113936603B
CN113936603B CN202111262446.8A CN202111262446A CN113936603B CN 113936603 B CN113936603 B CN 113936603B CN 202111262446 A CN202111262446 A CN 202111262446A CN 113936603 B CN113936603 B CN 113936603B
Authority
CN
China
Prior art keywords
data
gate driving
signal
signal line
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111262446.8A
Other languages
English (en)
Other versions
CN113936603A (zh
Inventor
王中杰
张志广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111262446.8A priority Critical patent/CN113936603B/zh
Publication of CN113936603A publication Critical patent/CN113936603A/zh
Application granted granted Critical
Publication of CN113936603B publication Critical patent/CN113936603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开提供了一种显示装置、数据传输方法、设备和存储介质，属于显示技术领域。显示装置包括：时序控制器、至少一个源驱动芯片、栅极驱动电路和显示面板；时序控制器通过第一信号线与源驱动芯片连接，源驱动芯片通过第二信号线与栅极驱动电路连接；时序控制器用于通过第一信号线向源驱动芯片传输栅极驱动时序数据以及显示数据；源驱动芯片用于根据栅极驱动时序数据，通过第二信号线向栅极驱动电路传输栅极驱动时序信号。由于时序控制器是通过第一信号线同时向源驱动芯片传输栅极驱动时序数据以及显示数据的，这样，无需在时序控制器和源驱动芯片之间额外设置专门用于传输栅极驱动时序信号的信号线，提高了显示装置的PCB制作良率。

Description

显示装置、数据传输方法、设备和存储介质
技术领域
本公开涉及显示技术领域，特别涉及一种显示装置、数据传输方法、设备和存储介质。
背景技术
显示装置一般包括显示面板和用于驱动该显示面板的面板驱动电路。该面板驱动电路可以包括TCON(Timing controller，时序控制器)、GOA(Gate Driver on Array，栅极驱动电路)和至少一个SDIC(Source Driver IC，源驱动芯片)。
相关技术中，TCON通过第一信号线与SDIC连接，SDIC通过第二信号线与GOA连接，GOA位于显示面板上。TCON还通过第三信号线与SDIC连接。TCON用于通过第一信号线向SDIC传输显示数据，以及通过第三信号线向SDIC传输第一栅极驱动时序信号；SDIC用于通过第二信号线向GOA传输第二栅极驱动时序信号，第二栅极驱动时序信号的高电平幅值大于第一栅极时序信号的高电平幅值。
SDIC与TCON之间需要设置多个用于传输第一栅极驱动时序信号的信号线，使得SDIC和TCON的引脚数量较多。由于TCON设置在PCB(Printed Circuit Board，印制电路板)上，引脚数量多会导致PCB上的引脚之间的pitch(中心距)较小，进而导致PCB制作良率较低。
发明内容
本公开实施例提供了一种显示装置、数据传输方法、设备和存储介质，能够提高显示装置的PCB制作良率。所述技术方案如下：
第一方面，提供了一种显示装置，所述显示装置包括：时序控制器、至少一个源驱动芯片、栅极驱动电路和显示面板，所述栅极驱动电路集成在所述显示面板上；所述时序控制器通过第一信号线与所述源驱动芯片连接，所述源驱动芯片通过第二信号线与所述栅极驱动电路连接；所述时序控制器用于通过所述第一信号线向所述源驱动芯片传输栅极驱动时序数据以及显示数据；所述源驱动芯片用于根据所述栅极驱动时序数据，通过所述第二信号线向所述栅极驱动电路传输栅极驱动时序信号。
可选地，所述源驱动芯片具有多个寄存器，所述时序控制器用于向所述源驱动芯片发送时序信号的设置指令，所述设置指令包括第一目标寄存器的地址和对应的所述栅极驱动时序数据，所述第一目标寄存器为所述多个寄存器中的至少一个；所述源驱动芯片用于根据所述第一目标寄存器的地址，将所述栅极驱动时序数据写入所述第一目标寄存器中。
可选地，所述栅极驱动时序数据包括栅极驱动时序信号的配置信息，该配置信息包括占空比、上升沿的斜率、高电平幅值、频率和信号持续时间中的至少一种。
可选地，所述源驱动芯片用于在垂直消隐阶段根据所述栅极驱动时序数据生成所述栅极驱动时序信号，以及在所述显示面板的显示阶段将所述栅极驱动时序信号传输至所述栅极驱动电路。
可选地，所述第一信号线为高速差分信号线。
第二方面，提供了一种数据传输方法，应用于时序控制器，所述时序控制器通过第一信号线与至少一个源驱动芯片连接，至少一个所述源驱动芯片通过第二信号线与显示面板中的栅极驱动电路连接，所述方法包括：获取栅极驱动时序数据和显示数据；通过所述第一信号线将所述栅极驱动时序数据和显示数据发送给对应的源驱动芯片。
第三方面，提供了另一种数据传输方法，应用于源驱动芯片，所述源驱动芯片通过第一信号线与时序控制器连接，所述源驱动芯片通过第二信号线与栅极驱动电路连接，所述方法包括：通过所述第一信号线接收栅极驱动时序数据和显示数据，所述栅极驱动时序数据和所述显示数据由所述时序控制器发送；根据所述栅极驱动时序数据，通过所述第二信号线向所述栅极驱动电路传输栅极驱动时序信号。
第四方面，提供了一种数据传输装置，所述装置包括：获取模块，用于获取栅极驱动时序数据和显示数据；发送模块，用于通过所述第一信号线将所述栅极驱动时序数据和显示数据发送给对应的源驱动芯片。
第五方面，提供了另一种数据传输装置，所述装置包括：接收模块，用于通过所述第一信号线接收栅极驱动时序数据和显示数据，所述栅极驱动时序数据和所述显示数据由所述时序控制器发送；传输模块，用于根据所述栅极驱动时序数据，通过所述第二信号线向所述栅极驱动电路传输栅极驱动时序信号。
第六方面，提供了一种计算机设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为执行第一方面所述的方法。
第七方面，提供了一种计算机可读介质，当计算机可读介质中的指令由计算机设备的处理器执行时，使得计算机设备能够执行第二方面或第三方面所述的方法。
第八方面，提供了一种计算机程序产品，包括计算机程序/指令，其特征在于，所述计算机程序/指令被处理器执行时实现第二方面或第三方面所述的方法。
本公开实施例提供的技术方案带来的有益效果是：
本公开实施例中，TCON通过第一信号线与SDIC连接，SDIC通过第二信号线与GOA连接。TCON通过第一信号线向SDIC传输栅极驱动时序数据以及显示数据；SDIC用于根据栅极驱动时序数据，通过第二信号线向GOA传输栅极驱动时序信号。由于TCON是通过第一信号线同时向SDIC传输栅极驱动时序数据以及显示数据的，这样，无需在TCON和SDIC之间额外设置专门用于传输栅极驱动时序信号的信号线，减少了TCON的引脚数量，PCB上的引脚数量也对应减少，PCB上的引脚之间的pitch增加，从而提高PCB的制作良率。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中的显示装置的结构示意图；
图2是本公开实施例提供的一种显示装置的结构示意图；
图3是本公开实施例提供的一种栅极驱动时序信号的示意图；
图4是本公开实施例提供的另一种显示装置的结构示意图；
图5是本公开实施例提供的一种信号传输方法的流程图；
图6是本公开实施例提供的另一种信号传输方法的流程图；
图7是本公开实施例提供的另一种信号传输方法的流程图；
图8是本公开实施例提供的一种信号传输装置的结构框图；
图9是本公开实施例提供的另一种信号传输装置的结构框图；
图10是本公开实施例提供的一种计算机设备的结构框图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
图1是相关技术中的显示装置的结构示意图。如图1所示，该显示装置包括：TCON10、至少一个SDIC 20、GOA 30和显示面板40。GOA 30集成在显示面板40上。
其中，TCON 10通过第一信号线51与SDIC 20连接，SDIC 20通过第二信号线52与GOA 30连接。TCON 10还通过第三信号线54与SDIC连接，SDIC还通过第四信号线54与显示面板40连接。
TCON 10用于通过第一信号线51向SDIC 20传输显示数据，以及通过第三信号线53向SDIC 20传输第一栅极驱动时序信号。SDIC 20用于通过第二信号线52向GOA 30传输第二栅极驱动时序信号，以及通过第四信号线54向显示面板40传输显示驱动信号。第二栅极驱动时序信号的高电平幅值大于第一栅极驱动时序信号的高电平幅值。
该显示装置中，SDIC与TCON之间需要设置多个用于传输第一栅极驱动时序信号的信号线，使得SDIC和TCON的引脚数量较多。由于TCON设置在PCB(Printed Circuit Board，印制电路板)上，引脚数量多会导致PCB上的引脚之间的pitch(中心距)较小，进而导致PCB制作良率较低。
为此，本公开实施例提供了一种显示装置，以提高PCB制作良率。
图2是本公开实施例提供的一种显示装置的结构示意图。如图2所示，该显示装置包括：TCON 10、1个SDIC 20、GOA 30和显示面板40。TCON 10通过第一信号线51与SDIC 20连接。SDIC 20通过第二信号线52与GOA 30连接，以及通过第四信号线54与显示面板40连接。TCON 10用于通过第一信号线51向SDIC 20传输栅极驱动时序数据以及显示数据；SDIC 20用于根据栅极驱动时序数据，通过第二信号线52向GOA 53传输栅极驱动时序信号，以及通过第四信号线54向显示面板40传输显示驱动数据。
示例性地，第一信号线51为高速差分信号线。由于高速差分信号线具有抗干扰能力强、信噪比高、辐射小和带宽容量大等优点，采用高速差分信号线能够快速稳定地传输数据。
栅极驱动时序数据包括栅极驱动时序信号的配置信息，该配置信息包括占空比、上升沿斜率、高电平幅值、频率和信号持续时间中的至少一种。在本公开实施例中，栅极驱动时序信号包括STV(Start Vertical，栅线起始)信号和CLK(Clock，时钟)信号。图3是本公开实施例提供的一种栅极驱动时序信号的示意图。该栅极驱动时序信号对应显示面板40一侧的GOA 30。如图3所示，栅极驱动时序信号包括4个STV信号以及4组CLK信号，每组CLK信号包括两个相位相反的CLK信号。图中每组CLK信号仅以一个CLK信号进行示例性说明。不同组的CLK信号的相位不同。每个GOA 30对应的STV信号和CLK信号的数量由GOA的结构决定，本公开实施例对此不做限制。
在一些示例中，栅极驱动时序数据中的STV信号对应的数据包括起始脉冲信号的占空比、高电平幅值以及信号持续时间。CLK信号对应的数据包括CLK信号的占空比、高电平幅值、频率和信号持续时间。由于CLK信号的频率较高，可能会对外产生较强的电磁辐射干扰。所以，CLK数据中还可以包括上升沿斜率。通过减少上升沿斜率值，可以减弱CLK信号对外的电磁辐射干扰。
显示数据用于显示画面。通过对显示数据进行解码，可以得到模拟的显示驱动信号。显示驱动信号用于驱动显示面板显示画面。
除了显示数据和栅极驱动时序数据之外，TCON 10还可以通过第一信号线向SDIC发送配置命令。配置命令用于对显示数据对应的显示驱动信号进行配置。在一些示例中，配置命令包括上升沿斜率等。由于不同的显示面板加载画面的速度不同，通过对显示驱动信号进行上升沿斜率配置，可以改变显示驱动信号中脉冲上升沿上升的速率，从而可以改善显示面板的显示效果。
SDIC 20主要用于逐行将显示驱动信号传输至显示面板40中像素电路。示例性地，SDIC 20通过COF(Chip On Film)封装或者COP(Chip on PI)与显示面板bonding(绑定)。本公开实施例中，SDIC 20用于通过第二信号线52向GOA 30传输栅极驱动时序信号，以及通过第四信号线54向显示面板40传输显示驱动信号。
示例性地，第二信号线52和第四信号线54为普通信号线。
SDIC 20包括解码器21、第一电平转换(LVSH，Level Shift)电路22、数据通路电路23和第二电平转换电路24。解码器21、第一电平转换电路22、数据通路电路23和第二电平转换电路24集成在SDIC 20内。第一电平转换电路22可以设置在SDIC 20左边一侧，第二电平转换电路24可以设置在SDIC 20右边一侧。解码器21的输入端与SDIC 20连接第一信号线51的输入引脚连接，解码器21的输出端与第一电平转换电路22输入端、第二电平转换电路24的输入端以及数据通路电路23的输入端连接。第一电平转换电路22的输出端与对应的SDIC20连接第二信号线52的输出引脚连接，第二电平转换电路23的输出端与对应的SDIC 20连接第二信号线52的输出引脚连接。数据通路电路23与SDIC 20连接第四信号线54的输出引脚连接。
解码器21用于对栅极驱动时序数据进行解码得到第一栅极驱动时序信号，并将第一栅极驱动时序信号传输至第一电平转换电路22。解码器21还用于对显示数据进行解码，并将解码后得到的显示驱动信号传输至数据通路电路23。第一电平转换电路22和第二电平转换电路23用于对第一栅极驱动时序信号进行电平转换得到第二栅极驱动时序信号，然后通过第二信号线将第二栅极驱动时序信号传输至GOA 30。第二栅极驱动时序信号的高电平幅值大于第一栅极驱动时序信号的高电平幅值。数据通路电路23用于将解码后显示驱动信号传输至显示面板30。
GOA 30用于输出栅极驱动信号，以向显示面板40内的像素电路提供栅极驱动电压。
在一些示例中，GOA 30分成两个部分，分别设置在显示面板40的任两侧。示例性地，两个部分的GOA 30设置在显示面板30的左侧和右侧。
示例性地，显示面板40可以是AMOLED(Active-matrix organic light-emittingdiode，有源矩阵有机发光二极管)显示面板或者液晶显示面板。
图4是本公开实施例提供的另一种显示装置的结构示意图。如图4所示，该显示装置包括：TCON 10、多个SDIC 20、GOA 30和显示面板40。TCON 10通过第一信号线51与SDIC20连接。SDIC 20通过第二信号线52与GOA 30连接。
多个SDIC 20中，有两个SDIC 20包括图2中的解码器21、第一电平转换电路22或者第二电平转换电路24、数据通路电路23。其他的SDIC 20不包括第一电平转换电路22、第二电平转换电路24。例如，图4中左边的SDIC 20包括解码器21、第一电平转换电路22和数据通路电路23；图4中右边的SDIC 20包括解码器21、第二电平转换电路24和数据通路电路23；图4中间的两个SDIC20包括解码器21和数据通路电路23。
与图1所示的显示装置相比，图4中的TCON 10与SDIC 20之间不存在第三信号线53，TCON 10通过第一信号线51向SDIC 20传输栅极驱动时序数据和显示数据。
本公开实施例中，TCON通过第一信号线与SDIC连接，SDIC通过第二信号线与GOA连接。TCON通过第一信号线向SDIC传输栅极驱动时序数据以及显示数据；SDIC用于根据栅极驱动时序数据，通过第二信号线向GOA传输栅极驱动时序信号。由于TCON是通过第一信号线同时向SDIC传输栅极驱动时序数据以及显示数据的，这样，无需在TCON和SDIC之间额外设置专门用于传输栅极驱动时序信号的信号线，减少了TCON的引脚数量，PCB上的引脚数量也对应减少，PCB上的引脚之间的pitch增加，从而提高PCB的制作良率。
本公开实施例中，SDIC 20具有多个寄存器。TCON 10用于向SDIC 20发送时序信号的设置指令，时序信号的设置指令包括第一目标寄存器的地址和对应的栅极驱动时序数据。第一目标寄存器为多个寄存器中的至少一个。SDIC 20用于根据第一目标寄存器的地址，将栅极驱动时序数据写入第一目标寄存器中。
TCON 10还用于向SDIC 20发送显示驱动信号的设置指令，显示驱动信号的设置指令包括第二目标寄存器的地址以及对应的配置命令、显示数据。第二目标寄存器为多个寄存器中的至少一个，第二目标寄存器与第一目标寄存器不同；SDIC 20用于根据第二目标寄存器的地址，将配置命令和显示数据写入第二目标寄存器中。
SDIC 20的多个寄存器中，除了部分寄存器被使用之外，还有一些空闲寄存器。例如，SDIC 20的多个寄存器中，部分寄存器用于存储显示数据或者其他数据，其他寄存器未被使用。示例性地，SDIC 20的多个寄存器的容量为58byte。73％的寄存器被使用，27％的寄存器未被使用。由于栅极驱动时序数据的数据量小，因此，可以利用SDIC 20的空闲寄存器存储栅极驱动时序数据。
在一些实施方式中，SDIC 20的多个寄存器包括多个第一寄存器和多个第二寄存器。第一寄存器用于存储栅极驱动时序数据，第二寄存器用于存储显示数据和配置命令。SDIC10用于将接收到的栅极驱动时序数据存储于第一寄存器中以及将显示数据和配置命令存储于第二寄存器中。
每个第一寄存器可以存储栅极驱动时序数据的至少一个配置信息。例如，一个第一寄存器用于存储占空比，另一个寄存器用于存储高电平幅值。
需要说明的是，本公开实施例中，同一种配置信息的不同取值对应不同的编码。示例性地，占空比为40％对应编码001、占空比为50％对应编码002。解码就是将不同的编码转换成对应的配置信息值。
由于栅极驱动时序信号为高频的方波信号，具有信号间呈相位偏移、信号内周期性重复等特点，规律性强，易于编码。因此，可以对栅极驱动时序信号进行编码，传输编码后的栅极驱动时序数据。
可选地，本公开实施例中，SDIC 20用于在垂直消隐阶段根据栅极驱动时序数据生成栅极驱动时序信号以及在显示面板40的显示阶段将栅极驱动时序信号传输至GOA 30。
该垂直消隐(vertical blanking，V-blanking)阶段是指一帧图像显示完成到下一帧图像开始显示之间的时间段，也即是显示两帧图像之间的阶段。显示阶段(activearea)是指一帧图像显示开始到显示完成之间的时间段。
在垂直消隐阶段对栅极驱动时序进行解码以及在显示阶段将栅极驱动时序信号传输至GOA，可以不影响显示面板40正常的画面显示。
下面通过举例来说明采用本公开实施例中的显示装置的效果。如图1所示，显示装置包括4个SDIC 20。左边第一个SDIC 20和右边第一个SDIC 20参与栅极驱动时序信号传输。这两个SDIC 20的输入引脚中，通过第三信号线53接收栅极驱动时序信号的输入引脚共30个，左右两个SDIC 20各15个。
表1是本公开实施例提供的相关技术中的显示装置的相关数据和本申请中显示装置的相关数据。
SDIC输入引脚 输入引脚pitch/um PCB良率 MDL良率
相关技术 250 230 70％ A
本申请 230 260 100％ A+30％
如表1所示，本申请中显示装置的SDIC的输入引脚的数量可以减少30个。由于PCB金手指工艺常规引脚pitch为240um，最小极限引脚pitch为230um。输入引脚pitch值越大，PCB良率越高。采用本申请中的显示装置，SDIC的输入引脚pitch能够从230um增加至260um，PCB良率提高至100％。可见，本申请中的显示装置要优于相关技术中的显示装置。
图5是本公开实施例提供的一种信号传输方法的流程图，应用于图2或图3所示的显示装置，该方法由图2或图3中的TCON 10执行。参见图5，该方法包括：
在步骤501中，获取栅极驱动时序数据和显示数据。
栅极驱动时序数据包括栅极驱动时序信号的占空比、高电平幅值、频率和信号持续时间中的至少一种。显示数据为显示面板待显示的数据。
在一些示例中，TCON可以从外部处理器中获取对应的栅极驱动时序数据和显示数据。
在步骤502中，通过第一信号线将栅极驱动时序数据和显示数据发送给对应的SDIC。
由于TCON通过第一信号线同时向SDIC传输栅极驱动时序数据以及显示数据，这样，无需在TCON和SDIC之间额外设置专门用于传输栅极驱动时序信号的信号线，减少了TCON的引脚数量，PCB上的引脚数量也对应减少，PCB上的引脚之间的pitch增加，从而提高PCB的制作良率。
图6是本公开实施例提供的另一种信号传输方法的流程图，应用于图2或图3所示的显示装置，该方法由图2或图3中的SDIC 20执行。参见图6，该方法包括：
在步骤601中，通过第一信号线接收栅极驱动时序数据和显示数据。
栅极驱动时序数据和显示数据由TCON发送。
在步骤602中，根据栅极驱动时序数据，通过第二信号线向GOA传输栅极驱动时序信号。
本公开实施例中，SDIC接收的栅极驱动时序数据和显示数据都是TCON通过第一信号线传输的，能够降低SDIC的输入引脚使用量，从而提高SDIC输入端的PCB引脚pitch，一定程度上提高了显示装置的PCB制作良率。
可选地，本公开实施例中，SDIC具有多个寄存器，信号传输方法还包括：接收TCON发送的时序信号的设置指令，时序信号的设置指令包括第一目标寄存器的地址和对应的栅极驱动时序数据，第一目标寄存器为多个寄存器中的至少一个；根据第一目标寄存器的地址，将栅极驱动时序数据写入第一目标寄存器中。
可选地，本公开实施例中，信号传输方法还包括：在垂直消隐阶段根据栅极驱动时序数据生成栅极驱动时序信号，以及在显示面板的显示阶段将栅极驱动时序信号传输至GOA。
图7是本公开实施例提供的另一种信号传输方法的流程图，应用于图2或图3所示的显示装置，该方法由图2或图3中的SDIC 20执行。参见图7，该方法包括：
在步骤701中，通过第一信号线接收TCON发送的时序信号的设置指令。时序信号的设置指令包括第一目标寄存器的地址和对应的栅极驱动时序数据。SDIC包括多个第一寄存器。第一寄存器用于存储栅极驱动时序数据，第一目标寄存器为多个第一寄存器中的至少一个。
在步骤702中，根据第一目标寄存器的地址，将栅极驱动时序数据写入第一目标寄存器中。
在一些实施方式中，SDIC中存储有寄存器的地址以及地址对应的寄存器。SDIC根据第一目标寄存器的地址找到第一目标寄存器，然后将栅极驱动时序数据写入第一目标寄存器中。
在步骤703中，在垂直消隐阶段根据栅极驱动时序数据生成栅极驱动时序信号，以及在显示面板的显示阶段将栅极驱动时序信号传输至GOA。
本公开实施例中，一方面，通过第一信号线传输栅极驱动时序数据和显示数据，无需在TCON和SDIC之间额外设置专门用于传输栅极驱动时序信号的信号线，可以减少TCON使用的引脚数量，从而可以增加PCB引脚pitch，一定程度上提高了显示装置的PCB制作良率。另一方面，能够在传输栅极驱动时序数据时，不影响显示面板正常显示画面。
图8是本公开实施例提供的一种信号传输装置的结构框图。如图8所示，该信号传输装置包括：获取模块801和发送模块802。
其中，获取模块801用于获取栅极驱动时序数据和显示数据。发送模块802用于通过所述第一信号线将所述栅极驱动时序数据和显示数据发送给对应的源驱动芯片。
需要说明的是：上述实施例提供的数据传输装置800在进行数据传输时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的数据传输装置800与数据传输方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
图9是本公开实施例提供的另一种信号传输装置的结构框图，如图9所示，该信号传输装置包括：接收模块901和传输模块902。
其中，接收模块901用于通过所述第一信号线接收栅极驱动时序数据和显示数据，所述栅极驱动时序数据和所述显示数据由所述时序控制器发送。传输模块902用于根据所述栅极驱动时序数据，通过所述第二信号线向所述栅极驱动电路传输栅极驱动时序信号。
需要说明的是：上述实施例提供的数据传输装置900在进行数据传输时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的数据传输装置900与数据传输方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
图10是本公开实施例提供的计算机设备的结构框图。如图10所示，该计算机设备1000包括：处理器1001和存储器1002。
处理器1001可以包括一个或多个处理核心，比如10核心处理器、8核心处理器等。处理器1001可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、PLA(Programmable Logic Array，可编程逻辑阵列)中的至少一种硬件形式来实现。处理器1001也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU(Central ProcessingUnit，中央处理器)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器1001可以在集成有GPU(Graphics Processing Unit，图像处理器)，GPU用于负责显示面板所需要显示的内容的渲染和绘制。一些实施例中，处理器1001还可以包括AI(Artificial Intelligence，人工智能)处理器，该AI处理器用于处理有关机器学习的计算操作。
存储器1002可以包括一个或多个计算机可读介质，该计算机可读介质可以是非暂态的。存储器1002还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。在一些实施例中，存储器1002中的非暂态的计算机可读介质用于存储至少一个指令，该至少一个指令用于被处理器1001所执行以实现本公开实施例中提供的数据传输方法。
本领域技术人员可以理解，图10中示出的结构并不构成对计算机设备1000的限定，可以包括比图示更多或更少的组件，或者组合某些组件，或者采用不同的组件布置。
本发明实施例还提供了一种非临时性计算机可读介质，当介质中的指令由计算机设备1000的处理器执行时，使得计算机设备1000能够执行本公开实施例中提供的数据传输方法。
一种计算机程序产品，包括计算机程序/指令，该计算机程序/指令被处理器执行时实现本公开实施例中提供的数据传输方法。
以上仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (9)

1.一种显示装置，其特征在于，所述显示装置包括：时序控制器（10）、至少一个源驱动芯片（20）、栅极驱动电路（30）和显示面板（40），所述栅极驱动电路（30）集成在所述显示面板（40）上；
所述时序控制器（10）通过第一信号线（51）与所述源驱动芯片（20）连接，所述源驱动芯片（20）通过第二信号线（52）与所述栅极驱动电路（30）连接；
所述时序控制器（10）用于通过所述第一信号线（51）向所述源驱动芯片（20）传输栅极驱动时序数据以及显示数据；
所述源驱动芯片（20）用于根据所述栅极驱动时序数据，通过所述第二信号线（52）向所述栅极驱动电路（30）传输栅极驱动时序信号；
所述源驱动芯片具有多个寄存器，
所述时序控制器（10）用于向所述源驱动芯片（20）发送时序信号的设置指令，所述设置指令包括第一目标寄存器的地址和对应的所述栅极驱动时序数据，所述第一目标寄存器为所述多个寄存器中的多个；
所述源驱动芯片（20）用于根据所述第一目标寄存器的地址，将所述栅极驱动时序数据写入所述第一目标寄存器中；
每个所述第一目标寄存器中存储所述栅极驱动时序数据的至少一个配置信息，一个所述第一目标寄存器用于存储所述栅极驱动时序数据的占空比，另一个所述第一目标寄存器用于存储所述栅极驱动时序数据的高电平幅值；存储时，同一种配置信息的不同取值对应不同的编码。
2.根据权利要求1所述的显示装置，其特征在于，所述栅极驱动时序数据包括栅极驱动时序信号的配置信息，该配置信息包括占空比、上升沿的斜率、高电平幅值、频率和信号持续时间中的至少一种。
3.根据权利要求1或2所述的显示装置，其特征在于，所述源驱动芯片（20）用于在垂直消隐阶段根据所述栅极驱动时序数据生成所述栅极驱动时序信号，以及在所述显示面板（40）的显示阶段将所述栅极驱动时序信号传输至所述栅极驱动电路（30）。
4.根据权利要求3所述的显示装置，其特征在于，所述第一信号线（51）为高速差分信号线。
5.一种数据传输方法，其特征在于，应用于权利要求1至4任一项所述的显示装置中的时序控制器，所述时序控制器通过第一信号线与至少一个源驱动芯片连接，至少一个所述源驱动芯片通过第二信号线与显示面板中的栅极驱动电路连接，所述方法包括：
获取栅极驱动时序数据和显示数据；
通过所述第一信号线将所述栅极驱动时序数据和显示数据发送给对应的源驱动芯片。
6.一种数据传输方法，其特征在于，应用于权利要求1至4任一项所述的显示装置中的源驱动芯片，所述源驱动芯片通过第一信号线与时序控制器连接，所述源驱动芯片通过第二信号线与栅极驱动电路连接，所述方法包括：
通过所述第一信号线接收栅极驱动时序数据和显示数据，所述栅极驱动时序数据和所述显示数据由所述时序控制器发送；
根据所述栅极驱动时序数据，通过所述第二信号线向所述栅极驱动电路传输栅极驱动时序信号。
7.一种计算机设备，其特征在于，包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器被配置为执行如权利要求5或6所述的方法。
8.一种计算机可读介质，其特征在于，当计算机可读介质中的指令由计算机设备的处理器执行时，使得计算机设备能够执行如权利要求5或6所述的方法。
9.一种计算机程序产品，包括计算机程序/指令，其特征在于，所述计算机程序/指令被处理器执行时实现权利要求5或6所述的方法。
CN202111262446.8A 2021-10-28 2021-10-28 显示装置、数据传输方法、设备和存储介质 Active CN113936603B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111262446.8A CN113936603B (zh) 2021-10-28 2021-10-28 显示装置、数据传输方法、设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111262446.8A CN113936603B (zh) 2021-10-28 2021-10-28 显示装置、数据传输方法、设备和存储介质

Publications (2)

Publication Number Publication Date
CN113936603A CN113936603A (zh) 2022-01-14
CN113936603B true CN113936603B (zh) 2023-04-11

Family

ID=79284776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111262446.8A Active CN113936603B (zh) 2021-10-28 2021-10-28 显示装置、数据传输方法、设备和存储介质

Country Status (1)

Country Link
CN (1) CN113936603B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115203104B (zh) * 2022-05-30 2023-11-28 北京奕斯伟计算技术股份有限公司 数据传输方法、时序控制器、源极驱动芯片及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770756A (zh) * 2008-12-26 2010-07-07 乐金显示有限公司 液晶显示器及其驱动方法
JP2010186043A (ja) * 2009-02-12 2010-08-26 Hitachi Displays Ltd 表示装置
CN102789762A (zh) * 2012-08-07 2012-11-21 京东方科技集团股份有限公司 驱动电路、阵列基板及显示装置
CN103247280A (zh) * 2013-05-14 2013-08-14 深圳市华星光电技术有限公司 削角电路及其控制方法
CN111462703A (zh) * 2018-12-28 2020-07-28 三星显示有限公司 显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416349C (zh) * 2005-03-31 2008-09-03 奇景光电股份有限公司 采用玻璃覆晶封装的液晶显示器及其数据传输方法
KR102075545B1 (ko) * 2013-08-02 2020-02-11 삼성디스플레이 주식회사 표시 장치
KR102211764B1 (ko) * 2014-04-21 2021-02-05 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
CN105185325A (zh) * 2015-08-12 2015-12-23 深圳市华星光电技术有限公司 一种液晶显示驱动系统及驱动方法
CN109473073B (zh) * 2018-12-03 2020-11-24 南京中电熊猫液晶显示科技有限公司 一种显示装置及其驱动方法
CN113539137B (zh) * 2020-04-09 2023-07-25 咸阳彩虹光电科技有限公司 新型显示装置、显示系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770756A (zh) * 2008-12-26 2010-07-07 乐金显示有限公司 液晶显示器及其驱动方法
JP2010186043A (ja) * 2009-02-12 2010-08-26 Hitachi Displays Ltd 表示装置
CN102789762A (zh) * 2012-08-07 2012-11-21 京东方科技集团股份有限公司 驱动电路、阵列基板及显示装置
CN103247280A (zh) * 2013-05-14 2013-08-14 深圳市华星光电技术有限公司 削角电路及其控制方法
CN111462703A (zh) * 2018-12-28 2020-07-28 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
CN113936603A (zh) 2022-01-14

Similar Documents

Publication Publication Date Title
US10217391B2 (en) Shift register unit, gate driving circuit and driving method thereof, and display apparatus
US9613578B2 (en) Shift register unit, gate driving circuit and display device
CN108597470B (zh) 显示装置驱动系统及方法和显示装置
CN106601192B (zh) 栅极驱动器和具有栅极驱动器的显示装置
US20220101796A1 (en) Shift register, gate driving circuit, display device and gate driving method
US9330031B2 (en) System and method for calibration of serial links using a serial-to-parallel loopback
CN102651208A (zh) 一种栅极驱动电路及显示器
CN105185324A (zh) 一种液晶显示面板及装置
CN113936603B (zh) 显示装置、数据传输方法、设备和存储介质
US20160012802A1 (en) Method of operating display driver integrated circuit and method of operating image processing system having the same
CN104637458A (zh) 显示驱动器、显示系统以及微型计算机
CN101577102B (zh) 扫描驱动器
CN100446084C (zh) 画面数据传送方法、影像数据传送方法以及时序控制模块
US11783782B2 (en) Display substrate, display device and display driving method
CN110491327B (zh) 多工器驱动方法以及显示装置
CN103971656A (zh) 显示面板与栅极驱动器
US10671112B2 (en) Gate driving circuit and display apparatus having the same
US20110153923A1 (en) High speed memory system
US11114057B2 (en) Smart gate display logic
US9818378B2 (en) Display apparatus comprising bidirectional memories and method for driving the same
CN220691685U (zh) 移位寄存器、栅极驱动电路和显示面板
US11545094B2 (en) Shift register, display panel including voltage range adjustment unit, driving method, and display device
CN216053843U (zh) 一种省功耗的高刷新面板驱动电路
JPS5978395A (ja) マトリクス型液晶表示装置の駆動回路
CN117116212A (zh) 阵列栅驱动单元、电路，显示屏和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant