KR20090010933A

KR20090010933A - 반도체 집적회로, 표시장치 및 전자회로

Info

Publication number: KR20090010933A
Application number: KR1020080071915A
Authority: KR
Inventors: 타케히로 다카하시
Original assignee: 가부시끼가이샤 르네사스 테크놀로지
Priority date: 2007-07-24
Filing date: 2008-07-23
Publication date: 2009-01-30
Also published as: US20090027595A1; TW200917195A; JP2009032714A; CN101354861A

Abstract

[과제]

캐스캐이드(cascade) 접속경로의 기점으로서 초기 설정 데이터를 포획(capture)할 수 있고, 또한 캐스캐이드 접속경로의 상류로부터 공급된 초기 설정 데이터를 포획할 수 있는 반도체 집적회로를 제공한다.

[해결 수단]

초기 설정 데이터의 입출력에 이용되는 시스템 인터페이스 단자와 확장용 인터페이스 단자를 갖는다. 상기 시스템 인터페이스 단자로부터 입력한 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 내부에 저장함과 동시에 해당 시스템 인터페이스 정보를 상기 확장용 인터페이스 단자로부터 상기 반도체 집적회로의 외부로 출력하는 제1 초기 설정동작, 또는 상기 확장용 인터페이스 단자로부터 입력된 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 내부에 저장함과 동시에 해당 시스템 인터페이스 정보를 상기 확장용 인터페이스 단자로부터 상기 반도체 집적회로의 외부로 출력하는 제2 초기 설정동작이 선택가능하게 된다.

시스템 인터페이스, 반도체 집적회로, 외부 인터페이스 회로

Description

반도체 집적회로, 표시장치 및 전자회로{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, DISPLAY DEVICE AND ELECTRONIC CIRCUIT}

본 발명은, 반도체 집적회로에 초기 설정 데이터를 포획하는 기술, 더 나아가서는 표시장치에 탑재된 표시 디바이스의 표시 사이즈나 표시 특성에 따라 표시 구동 제어용의 복수의 반도체 집적회로에 초기 설정 데이터를 공급하기 위한 경로제어 기술, 또한 전자회로에 탑재된 제어용의 복수의 반도체 집적회로에 초기 설정 데이터를 세트하는 기술에 관한 것이며, 예를 들면 액티브 매트릭스형의 액정 디스플레이 패널에 적용하면 유효한 기술에 관한 것이다.

퍼스널 컴퓨터나 정보 휴대 단말기 장치 등의 비교적 표시 사이즈가 큰 액정패널에는 복수 개의 드라이버 LSI가 병렬배치된다. 병렬배치된 복수의 드라이버 LSI를 캐스케이드 접속하고, 복수의 드라이버 LSI에 직렬적으로 데이터를 공급하도록 한 기술이 특허 문헌 1, 2에 기재된다. 특허 문헌 1에 있어서 직렬적으로 공급되는 데이터는 표시 데이터이다. 특허 문헌 2에 있어서 직렬적으로 공급되는 데이터는 코멘드(command)이다.

[특허 문헌 1] 특개 2004-205901호 공보

[특허 문헌 2] 특개 2003-60061호 공보

그렇지만, 드라이버 LSI를 캐스케이드 접속하여 표시 데이터나 코멘드를 직렬적으로 공급하는 경우에는, 드라이버 LSI를 캐스케이드 접속하는 배선의 저항이 큰 경우에는 전송속도는 느려지고, 표시동작 주파수를 높이기 어려운 것이 본 발명자에 의해서 밝혀졌다. 예를 들면, COG(Chop On Glass) 구조의 액정패널에 있어서는, 유리기판 상의 배선패턴으로서는 ITO(Indium Tin Oxide) 배선으로 대표되는 가시광 투과성의 화합물 배선패턴이 이용되고 있다. 이것은 가시광의 투과율이 90%정도와 같이 높기 때문에 액정패널이나 유기EL 패널의 전극이나 배선패턴에 많이 사용된다. 드라이버 LSI를 유리기판에 탑재하는 경우, 드라이버 LSI의 범프 전극은 이방성 도전성 필름(ACF：Anisotropy Conductive Film) 등을 이용하여 ITO 배선에 결합된다. 이때, 드라이버 LSI를 캐스케이드 접속하는 배선에도, 당연히 ITO 배선이 이용된다. ITO 배선패턴은 플렉시블 기판(FPC 기판)의 구리 배선 등에 비하여 매우 고저항이다. 고저항이므로 ITO 배선패턴을 폭넓게 형성하는 것이 좋지만, 거기에는 한계가 있다.

상기 특허 문헌에서는 전혀 고려되어 있지 않은 것이지만, 표시 구동 데이터와는 별도로 드라이버 LSI의 초기 설정을 위한 초기 설정 데이터를 입력해야만 하는 경우, 표시동작에 비하여 초기 설정 데이터 입력 동작에는 그다지 고속성이 요구되지는 않는다는 사정을 고려해야 한다는 것이 본 발명자에 의해서 밝혀졌다.

또한, COG 구조의 액정패널에 탑재된 드라이버 LSI는, 해당 드라이버 LSI의 외부단자가 결합된 ITO 배선패턴과 플렉시블 기판의 배선패턴을 AFC로 결합하여, 호스트 시스템에 접속된다. 이것을 고려하면, 복수 개의 드라이버 LSI를 캐스케이드 접속하는 경우에, 반드시 캐스케이드 접속단의 드라이버 LSI를 기점에 필요한 정보를 공급해야 하는 것은 아니다. 반대로, 캐스케이드 접속의 드라이버 LSI의 어디에서도 기점에 필요한 정보를 공급할 수 있도록 하는 것이, 액정패널과 호스트 시스템과의 접속 형태나 FPC 기판의 구조에 대해서 융통성을 더하는데 도움이 된다.

본 발명의 목적은, 캐스케이드 접속경로의 기점으로서 초기 설정 데이터를 포획(capture)할 수 있고, 또한 캐스케이드 접속경로의 상류로부터 공급된 초기 설정 데이터를 포획할 수 있는 반도체 집적회로를 제공하는 것에 있다.

본 발명의 다른 목적은, 표시동작을 저속화하지 않고 초기 설정 데이터 공급을 위한 배선경로를 간소화할 수 있는 표시장치를 제공하는 것에 있다.

본 발명의 또 다른 목적은, 처리 데이터에 대한 처리 동작을 저속화하지 않고 초기 설정 데이터 공급을 위한 배선경로를 간소화할 수 있는 전자회로를 제공하는 것에 있다.

본 발명의 상기 및 그 외의 목적과 신규특징은 본 명세서의 기술 및 첨부도면으로부터 밝혀질 것이다.

본원에 있어서 개시되는 발명 중에서 대표적인 것의 개요를 간단하게 설명하 면 아래와 같다.

즉, 반도체 집적회로는, 초기 설정 데이터의 입출력에 이용되는 시스템 인터페이스 단자와 확장용 인터페이스 단자를 갖는다. 상기 시스템 인터페이스 단자로부터 입력한 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 내부에 저장함과 동시에 해당 시스템 인터페이스 정보를 상기 확장용 인터페이스 단자로부터 상기 반도체 집적회로의 외부에 출력하는 제1 초기 설정동작, 또는 상기 확장용 인터페이스 단자로부터 입력된 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 내부에 저장함과 동시에 해당 시스템 인터페이스 정보를 상기 확장용 인터페이스 단자로부터 상기 반도체 집적회로의 외부로 출력하는 제2 초기 설정동작을 선택가능하게 구성된다.

본원에 있어서 개시되는 발명 중, 대표적인 것에 의해서 얻을 수 있는 효과를 간단하게 설명하면 아래와 같다.

즉, 제1 초기 설정동작을 선택함으로써 캐스케이드 접속경로의 기점으로서 초기 설정 데이터를 포획(capture)할 수 있으며, 또한 제2 초기 설정동작을 선택함으로써 캐스케이드 접속경로의 상류로부터 공급된 초기 설정 데이터를 포획할 수 있다.

1. 실시형태의 개요

먼저, 본원에 있어서 개시되는 발명의 대표적인 실시형태에 대해서 개요를 설명한다. 대표적인 실시형태에 대한 개요 설명으로 괄호를 붙여서 참조하는 도면 내의 참조 부호는 그것이 붙여진 구성 요소의 개념에 포함되는 것을 예시하는 것에 지나지 않는다.

[1] 반도체 집적회로(6)는, 처리 데이터를 반도체 집적회로의 외부로부터 입력하는 제1 외부 인터페이스 회로(30), 처리 데이터를 처리하는 처리회로(40), 초기 설정 데이터를 유지하는 것이 가능한 기억회로(50), 상기 기억회로가 유지하는 초기 설정 데이터에 근거하여 상기 처리회로의 동작을 제어하는 제어회로(60, 61) 및 제2 외부 인터페이스 회로(70)를 갖는다. 상기 제2 외부 인터페이스 회로는, 각각 상기 반도체 집적회로의 외부단자인 제1 인터페이스 단자군(T-HST(시스템 인터페이스 단자군))과 한 쌍의 제2 인터페이스 단자군(T―EXTN1, T-EXTN2) 확장용 인터페이스 단자군))을 갖는다. 상기 제2 외부 인터페이스 회로는, 제1 초기 설정동작 또는 제2 초기 설정동작을 선택할 수 있다. 제1 초기 설정동작은, 상기 시스템 인터페이스 단자군으로부터 입력한 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 시스템 인터페이스 정보를 상기 확장용 인터페이스 단자군으로부터 상기 반도체 집적회로의 외부로 출력하는 동작이다. 제2 초기 설정동작은, 한쪽의 상기 확장용 인터페이스 단자군으로부터 입력된 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 시스템 인터페이스 정보를 다른 한쪽의 상기 확장용 인터페이스 단자군으로부터 상기 반도체 집적회로의 외부로 출력하는 동작이다.

제1 초기 설정동작을 선택함으로써 상기 반도체 집적회로는 캐스케이드 접속 경로의 기점으로서 초기 설정 데이터를 포획할 수 있다. 또한, 제2 초기 설정동작을 선택함으로써 상기 반도체 집적회로는 캐스케이드 접속경로의 상류로부터 공급된 초기 설정 데이터를 포획할 수 있다.

[2]항 1의 반도체 집적회로에 있어서, 상기 제2 외부 인터페이스 회로는, 상기 반도체 집적회로의 외부단자인 제1 모드 단자(SYSMS)를 가지고, 상기 제2 외부 인터페이스 회로는, 상기 제1 모드 단자가 소정 상태일 경우는 상기 제1 초기 설정동작을 선택하며, 상기 제1 모드 단자가 다른 상태일 경우는 상기 제2 초기 설정동작을 선택한다.

[3]항 2의 반도체 집적회로에 있어서, 상기 제2 외부 인터페이스 회로는 상기 제1 초기 설정동작에 있어서 상기 한 쌍의 확장용 인터페이스 단자군의 쌍방으로부터 시스템 인터페이스 정보를 출력한다.

제1 초기 설정동작이 선택된 상기 반도체 집적회로는 캐스케이드 접속경로의 기단(基端) 또는 중간점의 어느 위치에서도 기점으로서 초기 설정 데이터를 포획하여 하류에 공급할 수 있다. 이때에 확장용 인터페이스 단자군으로부터 시스템 인터페이스 정보를 출력하는 출력 형태는 상기의 쌍방 출력 형태로 고정하는 것 외에, 모드 신호에 의해서, 쌍방, 한쪽 또는 다른 한쪽의 하나의 출력 형태를 선택하도록 해도 되지만, 그 경우에는 2비트 분(分)의 모드 단자가 필요하게 된다.

[4]항 3의 반도체 집적회로에 있어서, 상기 제2 외부 인터페이스 회로는, 상기 반도체 집적회로의 외부단자인 제2 모드 단자(IRL)를 갖는다. 이 제2 외부 인터페이스 회로는, 상기 제2 모드 단자 상태에 따라서, 상기 제2 초기 설정동작에서 한쪽을 시스템 인터페이스 정보의 입력단자로 하고 다른 한쪽을 시스템 인터페이스 정보의 출력단자군으로 하는, 상기 한 쌍의 확장용 인터페이스 단자군에 대한 입출력의 할당을 전환할 수 있다. 캐스케이드 접속된 상기 반도체 집적회로에 전달되는 시스템 인터페이스 정보의 방향에 대해서 용이하게 대응할 수 있다.

[5] 반도체 집적회로(6)는, 구동 데이터를 상기 반도체 집적회로의 외부로부터 입력하는 제1 외부 인터페이스 회로(30), 상기 제1 외부 인터페이스 회로로부터 공급되는 구동 데이터에 근거하여 구동신호를 출력하는 구동회로(40), 초기 설정 데이터를 유지하는 것이 가능한 기억회로(50), 상기 기억회로가 유지하는 초기 설정 데이터에 근거하여 상기 구동회로에 의한 구동신호의 출력동작을 제어하는 제어회로(60, 61), 및 상기 제2 외부 인터페이스 회로(70)를 갖는다. 상기 제2 외부 인터페이스 회로는, 각각 상기 반도체 집적회로의 외부단자인 시스템 인터페이스 단자군(T-HST)과 한 쌍의 확장용 인터페이스 단자군(T-EXTN1, T-EXTN2)을 갖는다. 상기 제2 외부 인터페이스 회로는, 제1 초기 설정동작 또는 제2 초기 설정동작을 선택한다. 제1 초기 설정동작은, 상기 시스템 인터페이스 단자군으로부터 입력한 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 시스템 인터페이스 정보를 상기 확장용 인터페이스 단자군으로부터 상기 반도체 집적회로의 외부로 출력하는 동작이고, 제2 초기 설정동작은, 상기 반도체 집적회로의 외부로부터 한쪽의 상기 확장용 인터페이스 단자군에 입력된 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 시스템 인터페이스 정보를 다른 한쪽의 상기 확장용 인터페이스 단자군으로부 터 상기 반도체 집적회로의 외부로 출력하는 동작이다.

제1 초기 설정동작을 선택함으로써 상기 반도체 집적회로는 캐스케이드 접속경로의 기점으로서 초기 설정 데이터를 포획할 수 있다. 또한, 제2 초기 설정동작을 선택함으로써 상기 반도체 집적회로는 캐스케이드 접속경로의 상류로부터 공급된 초기 설정 데이터를 포획할 수 있다.

[6]항 5의 반도체 집적회로에 있어서, 상기 제2 외부 인터페이스 회로는 상기 반도체 집적회로의 외부단자인 제3 모드 단자(ESEL)를 갖는다. 상기 제2 외부 인터페이스 회로는, 상기 시스템 인터페이스 정보의 인터페이스 모드로서, 상기 제3 모드 단자 상태에 따라서, SPI에 의한 시리얼 입력 인터페이스 기능, 또는 SPI에 의한 메모리 액세스 인터페이스 기능을 선택한다. 반도체 집적회로는 인터페이스 단자수(端子數)가 적은 SPI(Serial Peripheral Interface)에 의해 호스트 시스템으로부터 시리얼 인터페이스로 직접 시스템 인터페이스 정보를 수취하고(receive), 또한 호스트 시스템이 시리얼 EEPROM 등의 메모리에 미리 기록한 시스템 인터페이스 정보를 메모리 액세스에 의해서 포획하는 것이 가능하게 된다.

[7]항 6의 반도체 집적회로에 있어서, 상기 제2 외부 인터페이스 회로는, 시스템 인터페이스 단자군으로서 각각 외부단자인 칩 셀렉트 단자(CSX), 데이터 입력단자(SDI), 데이터 출력단자(SDO) 및 상기 데이터 입력단자에 의한 데이터 포획 타이밍을 규정하는 클록 단자(SCK)를 갖는다.

[8]항 7의 반도체 집적회로에 있어서, 상기 제2 외부 인터페이스 회로는 상기 반도체 집적회로의 외부단자인 제4 모드 단자(EEP)를 갖는다. 상기 제2 외부 인 터페이스 회로는, 상기 제4 모드 단자가 소정 상태일 경우 SPI에 의한 메모리 리드 액세스(memory read access)를 가능하게 하고, 상기 제4 모드 단자가 다른 상태일 경우 상기 시스템 인터페이스 단자를 고(高) 임피던스로 한다. 시리얼 EEPROM 등에 미리 시스템 인터페이스 정보를 기록할 경우, 상기 시스템 인터페이스 단자에 의한 인터페이스 기능을 불가능하게 하는 선택을 행한다. 이로 인해, 시리얼 EEPROM 등으로의 기록 액세스 정보를 제2 외부 인터페이스 회로가 직접 포획하는 오동작을 방지할 수 있다.

[9]항 8의 반도체 집적회로에 있어서, 상기 제2 외부 인터페이스 회로는 상기 반도체 집적회로의 외부단자인 제1 모드 단자(SYSMS)를 갖는다. 상기 제2 외부 인터페이스 회로는, 상기 제1 모드 단자 상태에 따라서, 상기 제1 초기 설정동작 또는 상기 제2 초기 설정동작을 선택한다.

[10]항 9의 반도체 집적회로에 있어서, 상기 제2 외부 인터페이스 회로는, 상기 한 쌍의 확장용 인터페이스 단자군으로서 제1 확장용 인터페이스 단자군(T-EXTN1)과 제2 확장용 인터페이스 단자군(T-EXTN2)을 구비한다. 상기 제2 외부 인터페이스 회로는, 상기 제1 초기 설정동작에 있어서 상기 제1 확장용 인터페이스 단자군 및 제2 확장용 인터페이스 단자군의 쌍방으로부터 시스템 인터페이스 정보를 출력한다.

[11]항 10의 반도체 집적회로에 있어서, 상기 제2 외부 인터페이스 회로는 상기 반도체 집적회로의 외부단자인 제2 모드 단자(ILR)를 갖는다. 상기 제2 외부 인터페이스 회로는, 상기 제2 초기 설정동작에 있어서, 상기 제2 모드 단자 상태에 따라서, 상기 제1 확장용 인터페이스 단자군으로부터 시스템 인터페이스 정보를 입력하고, 또한 입력한 시스템 인터페이스 정보를 상기 제2 확장용 인터페이스 단자군으로부터 출력하는 상태, 또는 상기 제2 확장용 인터페이스 단자군으로부터 시스템 인터페이스 정보를 입력하며, 또한 입력한 시스템 인터페이스 정보를 상기 제1 확장용 인터페이스 단자군으로부터 출력하는 상태를 선택한다.

[12]항 11의 반도체 집적회로에 있어서, 상기 제1 확장용 인터페이스 단자군은, 칩 셀렉트신호의 입출력에 이용되는 제1 칩 셀렉트신호 입출력단자(CCS1), 초기 설정 데이터의 입출력에 이용되는 제1 데이터 입출력단자(CDT1), 클록신호의 입출력에 이용되는 제1 클록신호 입출력단자(CSK1), 및 칩 셀렉트신호의 출력에 이용되는 제1 칩 셀렉트신호 출력단자(GCS1)를 갖는다. 상기 제2 확장용 인터페이스 단자군은, 칩 셀렉트신호의 입출력에 이용되는 제2 칩 셀렉트신호 입출력단자(CCS2), 초기 설정 데이터의 입출력에 이용되는 제2 데이터 입출력단자(CDT2), 클록신호의 입출력에 이용되는 제2 클록신호 입출력단자(CSK2), 및 칩 셀렉트신호의 출력에 이용되는 제2 칩 셀렉트신호 출력단자(GCS2)를 갖는다. 상기 제1 및 제2 칩 셀렉트신호 입출력단자(CCS1, CCS2)는 캐스케이드 접속된 상기 반도체 집적회로 사이에 있어서의 칩 선택신호의 전달에 이용된다. 상기 제1 및 제2 칩 셀렉트신호 출력단자(GCS1, GCS2)는 예를 들면 상기 반도체 집적회로와는 다른 종류의 반도체 집적회로에 대한 칩 선택신호의 출력단자로서 기능한다. 상기 제2 모드 단자가 소정 상태일 경우, 상기 제1칩 셀렉트신호 입출력단자, 제1 데이터 입출력단자 및 제1 클록신호 입출력단자는 신호의 입력단자로서 기능하고, 또한 제1 칩 셀렉트신호 출력단 자는 고정레벨 출력단자로서 기능하며, 제2 칩 셀렉트신호 입출력단자, 제2 데이터 입출력단자, 제2 클록신호 입출력단자 및 제2 클록신호 출력단자는 신호의 출력단자로서 기능한다. 상기 제2 모드 단자가 다른 상태일 경우, 상기 제2 칩 셀렉트신호 입출력단자, 제2 데이터 입출력단자 및 제2 클록신호 입출력단자는 신호의 입력단자로서 기능하고, 또한 제2 칩 셀렉트신호 출력단자는 고정레벨 출력단자로서 기능하며, 상기 제1칩 셀렉트신호 입출력단자, 제1 데이터 입출력단자, 제1 클록신호 입출력단자 및 제1 칩 셀렉트신호 출력단자는 신호의 출력단자로서 기능한다.

[13]항 12의 반도체 집적회로에 있어서, 상기 제어회로는, 상기 구동회로에 의한 구동 타이밍에 동기하는 타이밍신호를 반도체 집적회로의 외부로 출력하는 제1 타이밍 출력단자(GSTP1, GCLK1) 및 제2 타이밍 출력단자(GSTP2, GCLK2)를 갖는다. 상기 제1 타이밍 출력단자로부터 상기 타이밍신호를 출력하는 상태, 상기 제2 타이밍 출력단자로부터 상기 타이밍신호를 출력하는 상태, 또는 상기 제1 타이밍 출력단자 및 제2 타이밍 출력단자의 어느 쪽으로부터도 상기 타이밍신호를 출력하지 않는 상태 중 어느 하나를, 상기 기억회로에 기억된 소정의 초기 설정 데이터에 따라서 선택할 수 있다. 캐스케이드 접속된 최하류의 반도체 집적회로만이 이것과는 다른 반도체 집적회로에 타이밍신호를 출력할 수 있으며, 그 외의 반도체 집적회로가 타이밍신호의 필요없는 출력을 행하는 것에 의한 노이즈의 발생을 억제하거나 할 수 있다.

[14]항 13의 반도체 집적회로에 있어서, 상기 기억회로는, 상기 초기 설정 데이터로서 표시 사이즈 데이터 및 γ(감마)보정 데이터를 저장하는 기억영역을 갖 는다. 액정패널을 구동하는 반도체 집적회로의 경우에는, 구동해야 할 액정패널의 사이즈나 표시 특성에 대해서 구동을 최적화하는 것이 가능하게 된다.

[15] 표시장치(1)는, 가시광 투과성을 갖는 제1 내지 제3 화합물 배선패턴을 갖고, 액티브 매트릭스형의 디스플레이(3)가 형성된 패널 기판(2)에, 상기 디스플레이의 복수의 신호전극을 구동하는 복수의 제1 반도체 집적회로(6), 및 상기 디스플레이의 복수의 주사전극(走査電極)을 구동하는 제2 반도체 집적회로(7)가 탑재된다. 상기 제1 반도체 집적회로 및 제2 반도체 집적회로는 제1 및 제2 상기 화합물 배선패턴(8, 9)에 결합된 플렉시블 배선기판(13)의 배선(15, 16)을 통하여 호스트 시스템에 접속가능하게 된다. 상기 제1 화합물 배선패턴(8)의 일단부(一端部)는 상기 호스트 시스템으로부터 표시 데이터가 공급되는 상기 플렉시블 배선기판 상의 배선(15)에 결합되고, 제1 화합물 배선패턴 타단부(他端部)는 상기 각각의 제1 반도체 집적회로에 병렬적으로 결합된다. 상기 제2 화합물 배선패턴(9)의 일단부는 상기 호스트 시스템으로부터 표시 제어의 초기 설정 데이터를 포함한 시스템 인터페이스 정보가 공급되는 상기 플렉시블 배선기판 상의 배선(16)에 결합되며, 제2 화합물 배선패턴 타단부는 소정의 하나의 제1 반도체 집적회로에 결합된다. 상기 제3 화합물 배선패턴(12)은 상기 제1 반도체 집적회로 및 제2 반도체 집적회로를 직렬적으로 접속하고, 상기 소정의 하나의 제1 반도체 집적회로가 수취한 시스템 인터페이스 정보는 상기 제3 화합물 배선패턴을 통하여 그 외의 제1 반도체 집적회로 및 상기 제2 반도체 집적회로에 직렬적으로 공급된다.

표시 데이터는 제1 화합물 배선패턴을 통하여 제1 반도체 집적회로의 각각에 병렬적으로 공급되기 때문에 고속인 표시동작에도 대응할 수 있다. 표시동작에 비해 고속성이 요구되지 않는 초기 설정동작을 위한 초기 설정 데이터의 공급에는 제1 및 제2 반도체 집적회로를 캐스케이드 접속하는 제3 화합물 배선패턴을 이용하여 행하기 때문에, 캐스케이드 접속된 하나의 제1 반도체 집적회로를 그 초기 설정 데이터의 공급 기점으로서, 해당 하나의 제1 반도체 집적회로에 제1 화합물 배선패턴을 이용하여 호스트 시스템으로부터의 초기 설정 데이터를 공급하면 된다. 따라서, 초기 설정 데이터의 공급을 위해서 플렉시블 배선기판 상(上)의 배선과 상기 패널 기판 위의 화합물 배선패턴과의 접속 개소를 줄일 수 있다. 접속 개소가 적어지면, 접속부분의 화합물 배선패턴의 진폭을 크게 하는 것이 용이하게 되어, 화합물 배선패턴의 저항을 작게 하는 것이 용이하게 된다. 또한, 캐스케이드 접속된 하나의 제1 반도체 집적회로를 그 초기 설정 데이터의 공급 기점으로 하면 되므로, 표시패널 기판과 호스트 시스템의 접속 형태나 플렉시블 기판의 배선 구조에 대해서 융통성을 증가시킬 수 있다.

[16]항 15의 표시장치에 있어서, 상기 가시광 투과성을 가지는 화합물 배선패턴은 ITO(Indium Tin Oxide) 배선패턴이다.

[17]항 16의 표시장치에 있어서, 상기 패널 기판은 유리 또는 폴리에틸렌테레프탈레이트이다. 예를 들면 액정패널에는 유리가 이용되고, 전자 페이퍼에는 폴리에틸렌테레프탈레이트가 이용된다.

[18]항 15의 표시장치에 있어서, 표시 제어의 초기 설정 데이터를 포함하는 시스템 인터페이스 정보가 상기 호스트 시스템으로부터 공급되는 플렉시블 배선기 판 상의 배선의 도중에, 상기 표시 제어의 초기 설정 데이터가 기록가능하게 되는 불휘발성 메모리(21)를 갖는다. 제2 화합물 배선패턴에 결합된 제1 반도체 집적회로는 호스트 시스템으로부터 시리얼 인터페이스 등으로 직접 시스템 인터페이스 정보를 수취하는 것도 가능하지만, 상기 불휘발성 메모리가 배치되면, 미리 호스트 시스템에 의해서 불휘발성 메모리에 기록된 시스템 인터페이스 정보를 제1 반도체 집적회로가 액세스하여 포획가능하게 된다.

[19]항 18의 표시장치에 있어서, 상기 제1 반도체 집적회로는 호스트 시스템으로부터 인터페이스정보를 수취하는 호스트 인터페이스 모드로서, SPI에 의한 시리얼 입력 인터페이스 모드와 SPI에 의한 메모리 액세스 인터페이스 모드를 선택할 수 있다.

[20]항 15의 표시장치에 있어서, 상기 제1 반도체 집적회로(6)는, 상기 제1 화합물 배선패턴(8)에 접속하는 제1 외부 인터페이스 회로(30), 상기 제1 외부 인터페이스 회로로부터 공급되는 처리 데이터에 근거하여 상기 신호전극을 구동하는 구동회로(40), 상기 초기 설정 데이터를 유지하는 것이 가능한 기억회로(50), 상기 기억회로가 유지하는 초기 설정 데이터에 근거하여 상기 구동회로의 동작을 제어하는 제어회로(60, 61), 및 상기 제1 반도체 집적회로의 외부단자로서 시스템 인터페이스 단자군(T-HST)과 한 쌍의 확장용 인터페이스 단자군(T-EXTN1, T-EXTN2)을 가지는 제2 외부 인터페이스 회로(70)를 갖는다. 상기 소정의 하나의 제1 반도체 집적회로의 상기 제2 외부 인터페이스 회로에는, 상기 제2 화합물 배선패턴(9)으로부터 시스템 인터페이스 단자에 입력한 시스템 인터페이스 정보에 포함되는 초기 설 정 데이터를 상기 기억회로에 기록함과 동시에 해당 시스템 인터페이스 정보를 상기 확장용 인터페이스 단자군으로부터 상기 제3 화합물 배선패턴(12)으로 출력하는 제1 초기 설정동작이 선택된다. 그 외의 제1 반도체 집적회로의 상기 제2 외부 인터페이스 회로에는, 상기 제3 화합물 배선패턴으로부터 한쪽의 상기 확장용 인터페이스 단자군에 입력된 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 시스템 인터페이스 정보를 다른 한쪽의 상기 확장용 인터페이스 단자군으로부터 상기 제3 화합물 배선패턴으로 출력하는 제2 초기 설정동작이 선택된다.

[21]항 20의 표시장치에 있어서, 상기 제1 반도체 집적회로는, 외부단자인 제1 모드 단자(SYSMS)를 갖는다. 상기 제2 외부 인터페이스 회로는, 상기 제1 모드 단자 상태에 따라서, 상기 제1 초기 설정동작 또는 상기 제2 초기 설정동작을 선택한다.

[22]항 21의 표시장치에 있어서, 상기 제2 외부 인터페이스 회로는, 상기 한 쌍의 확장용 인터페이스 단자군으로서 제1 확장용 인터페이스 단자군 및 제2 확장용 인터페이스 단자군을 구비한다. 상기 제1 초기 설정동작이 선택된 제1 반도체 집적회로의 상기 제1 확장용 인터페이스 단자군 및 제2 확장용 인터페이스 단자군은, 함께 상기 제3 화합물 배선패턴으로 상기 시스템 인터페이스 정보를 출력한다.

[23]항 22의 표시장치에 있어서, 하나의 상기 제1 반도체 집적회로가 가지는 제1 확장용 인터페이스 단자군과 제2 확장용 인터페이스 단자군의 각각에 접속되는 상기 제3 화합물 배선패턴은, 해당 제1 확장용 인터페이스 단자군과 제2 확장용 인 터페이스 단자군의 사이에서 분단되어 있다. 제3 화합물 배선패턴의 임피던스를 내릴 수 있다.

[24]항 23의 표시장치에 있어서, 상기 제1 반도체 집적회로는, 외부단자인 제2 모드 단자(ILR)를 갖는다. 상기 제2 초기 설정동작이 선택된 제1 반도체 집적회로는, 상기 제2 초기 설정동작에 있어서, 상기 제2 모드 단자 상태에 따라서, 상기 제1 확장용 인터페이스 단자군으로부터 시스템 인터페이스 정보를 입력하고, 또한 입력한 시스템 인터페이스 정보를 상기 제2 확장용 인터페이스 단자군으로부터 출력하는 상태, 또는 상기 제2 확장용 인터페이스 단자군으로부터 시스템 인터페이스 정보를 입력하며, 또한 입력한 시스템 인터페이스 정보를 상기 제1 확장용 인터페이스 단자군으로부터 출력하는 상태를 선택한다.

[25] 표시장치(1)는, 가시광 투과성을 가지는 제1 내지 제3 화합물 배선패턴을 갖고, 영상 표시부(3)가 구성된 패널 기판(2)에, 상기 영상 표시부를 제어하는 복수의 제어용 반도체 집적회로(6)가 설치되며, 상기 제어용 반도체 집적회로는 상기 화합물 배선패턴을 통하여 호스트 시스템에 접속가능하게 된다. 상기 제1 화합물 배선패턴(8)은 상기 호스트 시스템으로부터 공급되는 제어 데이터를 받고, 해당 제1 화합물 배선패턴은 상기 각각의 제어용 반도체 집적회로에 병렬적으로 결합된다. 상기 제2 화합물 배선패턴(9)은 상기 호스트 시스템으로부터 초기 설정 데이터를 포함하는 시스템 인터페이스 정보를 받고, 해당 제2 화합물 배선패턴은 소정의 하나의 제어용 반도체 집적회로에 결합된다. 상기 제3 화합물 배선패턴(12)은 복수의 제어용 반도체 집적회로를 직렬적으로 접속하고, 상기 소정의 하나의 제어용 반 도체 집적회로가 수취한 시스템 인터페이스 정보는 상기 제3 화합물 배선패턴을 통하여 그 외의 제어용 반도체 집적회로에 직렬적으로 공급된다.

[26]항 25의 표시장치에 있어서, 상기 가시광 투과성을 가지는 화합물 배선패턴은 ITO(Indium Tin Oxide) 배선패턴이다.

[27]항 26의 표시장치에 있어서, 상기 패널 기판은 유리 또는 폴리에틸렌테레프탈레이트이다.

[28]항 25의 표시장치에 있어서, 상기 제어용 반도체 집적회로(6)는, 상기 제1 화합물 배선패턴에 접속하는 제1 외부 인터페이스 회로(30), 상기 제1 외부 인터페이스 회로로부터 공급되는 제어 데이터를 처리하는 처리회로(40), 상기 초기 설정 데이터를 유지하는 것이 가능한 기억회로(50), 상기 기억회로가 유지하는 초기 설정 데이터에 근거하여 상기 처리회로의 동작을 제어하는 제어회로(60, 61), 및 상기 제어용 반도체 집적회로의 외부단자로서 시스템 인터페이스 단자군과 한 쌍의 확장용 인터페이스단자군을 가지는 제2 외부 인터페이스 회로(70)를 갖는다. 상기 소정의 하나의 제어용 반도체 집적회로의 상기 제2 외부 인터페이스 회로에는, 상기 제2 화합물 배선패턴으로부터 시스템 인터페이스 단자에 입력한 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 시스템 인터페이스 정보를 상기 확장용 인터페이스 단자로부터 상기 제3 화합물 배선패턴으로 출력하는 제1 초기 설정동작이 선택된다. 그 외의 제어용 반도체 집적회로의 상기 제2 외부 인터페이스 회로에는, 상기 제3 화합물 배선패턴으로부터 한쪽의 상기 확장용 인터페이스 단자군에 입력된 시스템 인터페이스 정보에 포 함되는 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 시스템 인터페이스 정보를 다른 한쪽의 상기 확장용 인터페이스 단자군으로부터 상기 제3 화합물 배선패턴으로 출력하는 제2 초기 설정동작이 선택된다.

[29]항 28의 표시장치에 있어서, 상기 제어용 반도체 집적회로는, 외부단자인 제1 모드 단자를 갖는다. 상기 제2 외부 인터페이스 회로는, 상기 제1 모드 단자 상태에 따라서, 상기 제1 초기 설정동작 또는 상기 제2 초기 설정동작이 선택된다.

[30]항 29의 표시장치에 있어서, 상기 제2 외부 인터페이스 회로는, 상기 한 쌍의 확장용 인터페이스 단자군으로서 제1 확장용 인터페이스 단자군 및 제2 확장용 인터페이스 단자군을 구비한다. 상기 제1 초기 설정동작이 선택된 상기 소정의 하나의 제어용 반도체 집적회로의 상기 제1 확장용 인터페이스 단자군 및 제2 확장용 인터페이스 단자군은, 함께 상기 제3 화합물 배선패턴으로 상기 시스템 인터페이스 정보를 출력한다.

[31]항 30의 표시장치에 있어서, 하나의 상기 제어용 반도체 집적회로가 갖는 상기 제1 확장용 인터페이스 단자군과 상기 제2 확장용 인터페이스 단자군의 각각에 접속되는 상기 제3 화합물 배선패턴은, 해당 제1 확장용 인터페이스 단자군과 제2 확장용 인터페이스 단자군의 사이에서 분단되어 있다.

[32]항 31의 표시장치에 있어서, 상기 제어용 반도체 집적회로는, 외부단자인 제2 모드 단자를 갖는다. 상기 제어용 반도체 집적회로는, 상기 제2 초기 설정동작에 있어서, 상기 제2 모드 단자 상태에 따라서, 상기 제1 확장용 인터페이스단 자군으로부터 시스템 인터페이스 정보를 입력하고, 또한 입력한 시스템 인터페이스 정보를 상기 제2 확장용 인터페이스 단자군으로부터 출력하는 상태, 또는 상기 제2 확장용 인터페이스 단자군으로부터 시스템 인터페이스 정보를 입력하며, 또한 입력 한 시스템 인터페이스 정보를 상기 제1 확장용 인터페이스 단자군으로부터 출력하는 상태를 선택한다.

[33] 전자회로(1)는, 제1 내지 제3 배선패턴을 가지는 기판(2)에, 복수의 제어용 반도체 집적회로(6, 7)가 설치되고, 상기 제어용 반도체 집적회로는 상기 제1 내지 제3 배선패턴을 통하여 초기 설정 데이터와 처리 데이터가 호스트 시스템으로부터 공급가능하게 된다. 상기 제1 배선패턴(8)은 상기 호스트 시스템으로부터 공급되는 처리 데이터를 받고, 해당 제1 배선패턴은 상기 각각의 제어용 반도체 집적회로에 병렬적으로 결합된다. 상기 제2 배선패턴(9)은 상기 호스트 시스템으로부터 초기 설정 데이터를 받고, 해당 제2 배선패턴은 소정의 하나의 제어용 반도체 집적회로에 결합된다. 상기 제3 배선패턴(12)은 복수의 제어용 반도체 집적회로를 직렬적으로 접속하고, 상기 소정의 하나의 제어용 반도체 집적회로가 수취한 초기 설정 데이터는 상기 제3 배선패턴을 통하여 그 외의 제어용 반도체 집적회로에 직렬적으로 공급된다.

[34]항 33의 전자회로에 있어서, 상기 배선패턴은 ITO(Indium Tin Oxide) 배선패턴이다.

[35]항 35의 전자회로에 있어서, 상기 기판은 유리 또는 폴리에틸렌테레프탈레이트이다.

[36]항 33의 전자회로에 있어서, 상기 제어용 반도체 집적회로는, 상기 제1 배선패턴에 접속하는 제1 외부 인터페이스 회로, 상기 제1 외부 인터페이스 회로로부터 공급되는 처리 데이터를 처리하는 처리회로, 상기 초기 설정 데이터를 유지하는 것이 가능한 기억회로, 상기 기억회로가 유지하는 초기 설정 데이터에 근거하여 상기 처리회로의 동작을 제어하는 제어회로, 및 상기 제어용 반도체 집적회로의 외부단자로서 시스템 인터페이스 단자군과 한 쌍의 확장용 인터페이스 단자군을 가지는 제2 외부 인터페이스 회로를 갖는다. 상기 소정의 하나의 제어용 반도체 집적회로의 상기 제2 외부 인터페이스 회로에는, 상기 제2 배선패턴으로부터 시스템 인터페이스 단자군에 입력한 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 초기 설정 데이터를 상기 확장용 인터페이스 단자군으로부터 상기 제3 배선패턴으로 출력하는 제1 초기 설정동작이 선택된다. 그 외의 제어용 반도체 집적회로의 상기 제2 외부 인터페이스 회로에는, 상기 제3 배선패턴으로부터 한쪽의 상기 확장용 인터페이스 단자군에 입력된 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 초기 설정 데이터를 다른 한쪽의 상기 확장용 인터페이스 단자군으로부터 상기 제3 배선패턴으로 출력하는 제2 초기 설정동작이 선택된다.

[37]항 36의 전자회로에 있어서, 상기 제어용 반도체 집적회로는, 외부단자인 제1 모드 단자를 갖는다. 상기 제2 외부 인터페이스 회로는, 상기 제1 모드 단자 상태에 따라서, 상기 제1 초기 설정동작 또는 상기 제2 초기 설정동작을 선택한다.

[38]항 37의 전자회로에 있어서, 상기 제2 외부 인터페이스 회로는, 상기 한 쌍의 확장용 인터페이스 단자군으로서 제1 확장용 인터페이스 단자군 및 제2 확장용 인터페이스 단자군을 구비한다. 상기 제1 초기 설정동작이 선택된 상기 소정의 하나의 제어용 반도체 집적회로의 상기 제1 확장용 인터페이스 단자군 및 제2 확장용 인터페이스 단자군은, 함께 상기 제3 배선패턴에 상기 초기 설정 데이터를 출력한다.

[39]항 38의 전자회로에 있어서, 하나의 상기 제어용 반도체 집적회로가 갖는 제1 확장용 인터페이스 단자군과 제2 확장용 인터페이스 단자군의 각각에 접속되는 상기 제3 배선패턴은, 해당 제1 확장용 인터페이스 단자군과 제2 확장용 인터페이스 단자군의 사이에서 분단되어 있다.

[40]항 39의 전자회로에 있어서, 상기 제어용 반도체 집적회로는, 외부단자인 제2 모드 단자를 갖는다. 상기 제어용 반도체 집적회로는, 상기 제2 초기 설정동작에 있어서, 상기 제2 모드 단자 상태에 따라서, 상기 제1 확장용 인터페이스 단자군으로부터 초기 설정 데이터를 입력하고, 또한 입력한 초기 설정 데이터를 상기 제2 확장용 인터페이스 단자군으로부터 출력하는 상태, 또는 상기 제2 확장용 인터페이스 단자군으로부터 초기 설정 데이터를 입력하고, 또한 입력한 초기 설정 데이터를 상기 제1 확장용 인터페이스 단자군으로부터 출력하는 상태를 선택한다.

2. 실시형태의 상세 실시형태에 대하여 더욱 상술한다.

《액정 디스플레이 패널》

도 1에는 액정 디스플레이 패널의 개략적인 구성이 예시된다. 동도(同圖)에 도시된 액정 디스플레이 패널(1)은 유리제의 패널기판(2)에 액정 및 스위칭 트랜지 스터 등으로 이루어지는 액티브 매트릭스형의 액정 디스플레이(DISP)(3)가 형성된다. 액정 디스플레이(3)는 다수의 신호전극과 주사전극이 교차 배치되고, 그 교점 위치에는 스위칭 트랜지스터가 형성되어 있다. 스위칭 트랜지스터의 게이트 전극은 대응하는 주사전극에, 예를 들면 소스 전극은 대응하는 신호전극에 결합된다. 신호전극이나 주사전극은, 예를 들면 ITO 배선패턴에 의해서 패널기판(2)의 연변부분(緣邊部分-marginal portion)으로 연장되어 있다. ITO(Indium Tin Oxide) 배선패턴은, 예를 들어 산화인듐에 수%의 주석을 첨가한 화합물 배선패턴이고, 가시광 투광성을 가지며, 알루미늄 등의 금속배선에 비하면 비교적 큰 저항치를 갖는다. 4는 ITO로 형성된 신호전극 배선패턴, 5는 ITO로 형성된 주사전극 배선패턴이다.

6은 신호전극을 구동하기 위한 소스 드라이버(SDRV), 7은 주사전극을 구동하기 위한 게이트 드라이버(GDRV)이며, 각각에 반도체 집적회로화(集積回路化)되어 있다. 소스 드라이버(6) 및 게이트 드라이버(7)는 COG(Chip On Glass)법에 의해, 대응하는 ITO 배선패턴의 위에 설치되어 있다. 설치에는 예를 들면 소스 드라이버(6) 및 게이트 드라이버(7)의 외부단자인 범프 전극을, ACF(Anisotropic Conductive Film：이방성 도전 필름)를 이용하여 대응하는 ITO 배선패턴에 결합하는 기술이 이용된다. 소스 드라이버(6)의 신호전극 구동용 외부단자는 신호전극 배선패턴(4)에 결합되고, 게이트 드라이버(7)의 주사전극 구동용 외부단자는 주사전극 배선패턴(5)에 결합된다. 소스 드라이버(6) 및 게이트 드라이버(7)의 그 외의 외부단자는 ITO 배선패턴 (8, 9, 10, 11, 12)에 결합된다. ITO 배선패턴(8, 9, 10)은 외부 인터페이스용 패턴이며, ITO 배선패턴(11, 12)은 소스 드라이버(6) 및 게 이트 드라이버(7)의 소정의 외부단자 간(間)의 접속에 이용되는 패턴이다.

15는 호스트 시스템(14)과 액정 디스플레이 패널(1)을 접속하는 플렉시블 기판(FPC 기판)이다. 플렉시블 기판(13)은 구리(銅) 등으로 형성된 금속 배선패턴 (15, 16, 17)을 갖는다. 플렉시블 기판(13)의 일연변 부분(一緣邊部分 - a marginal portion)은 금속 배선패턴(15, 16, 17)의 일단(一端)이 ITO 배선패턴(8, 9, 10)에 도통(導通)하도록 ACF로 패널기판(2)의 단연부분(端緣部分-edge portion)에 고정 된다. 금속 배선패턴(15, 16, 17)의 타단에는 커넥터(18)가 설치되고, 이 커넥터(18)에 호스트 프로세서(19)(PRCS) 및 표시 제어용의 액셀레이터(ACCL)(20)에 결합된다. 금속 배선패턴(16)의 도중(途中)에는 SPI(Serial Peripheral Interface)에 의한 시리얼 EEPROM(21)이 접속되어 있다. 호스트 프로세서(19)는 액정 디스플레이 패널(1)에 대해서 초기 설정 또는 모드 설정 등을 행한다. 액셀레이터(20)는 호스트 프로세서(19)로부터의 지시에 따라서 표시 데이터의 묘화 제어(drawing control) 및 표시 제어에 특화된 프로세서이다.

상기 금속 배선패턴(15)에는 액셀레이터(20)로부터 표시 데이터가 공급된다.

상기 ITO 배선패턴(제1 화합물 배선패턴)(8)의 일단부는 상기 금속 배선패턴(15)에 공통으로 결합되고, ITO 배선패턴(8)의 타단은 각각의 소스 드라이버(6)에 있어서의 표시 데이터 입력단자에 결합된다. 상기 금속 배선패턴(16)에는 호스트 프로세서(19)로부터 드라이버(6, 7)의 초기 설정 데이터를 포함한 시스템 인터페이스 정보가 공급된다. 금속 배선패턴(16)은 ITO 배선패턴(제2 화합물 배선패턴)(9)의 일단에 결합되고, ITO 배선패턴(9)의 타단은 소정의 하나의 소스 드라이버(6_a)의 후 술하는 시스템 인터페이스 단자에 결합된다. ITO 배선패턴(12)(제3 화합물 배선패턴)은 복수 개의 소스 드라이버(6) 및 게이트 드라이버(7)를 직렬적으로 접속하고, 상기 하나의 제1 드라이버(LSI6_a)가 수취한 시스템 인터페이스 정보는 상기 ITO 배선패턴(12)을 통하여 그 외의 소스 드라이버(6) 및 게이트 드라이버I(7)에 직렬적으로 공급된다.

《소스 드라이버 LSI》

도 2에는 소스 드라이버(6)의 구성이 예시된다. 소스 드라이버(6)는, 예를 들면 상보형(相補型-complementary) MOS 집적회로 제조기술에 의해서 1개의 반도체 기판에 형성되고, 제1 외부 인터페이스 회로(FSTIF)(30), 구동회로(40), 기억회로로서의 인덱스 레지스터(IDXREG)(50), 제어회로(60, 61), 및 제2 외부 인터페이스 회로(SNDIF)(70)를 갖는다.

상기 제1 외부 인터페이스 회로(30)는 표시 데이터를 입력하는 회로이다. 표시 데이터의 입력 인터페이스회로로서 RGB 리시버(RGBRCV)(31)와 고속 차동(差動) 입력 인터페이스를 실현하는 LVDS(Low Voltage Differential Signaling) 리시버(LVDSRCV)(32)를 구비하고, 셀렉터(RSEL)(33)로 선택된 데이터를 데이터 컨트롤 회로(DCNT)(34)로 병렬화하여 구동회로(40)에 공급한다. RGB 리시버(31)는 RGB 인터페이스 단자군(T-RGB)에 결합되고, LVDS 리시버(32)는 LVDS 인터페이스 단자군(T-LVDS)에 결합된다. PD[23：0]는 RGB 데이터의 입력단자이다. LVDS 인터페이스를 위한 외부단자로서 차동 클록 입력단자(RCLKP/M), 4비트 분의 차동 데이터 입력단자 (RDIN0P/M-RDIN3P/M)가 예시된다. RGB 인터페이스 단자군(T-RGB) 및 LVDS 인 터페이스 단자군(T-LVDS)은 상기 ITO 배선패턴(ITOP)(8)에 결합된다.

구동회로(40)는 상기 제1 외부 인터페이스 회로로부터 공급되는 데이터(RGB[17:0])에 근거하여 구동단자(S1-S1284)로부터 구동신호를 출력한다. 구동회로(40)는 쉬프트 레지스터(SFTREG)(41), 입력 데이터 래치(INDLAT)(42), 표시 데이터 래치(DISPDLAT)(43), D/A 변환회로(DAC)(44), 입력 앰프(INAMP)(45) 및 출력 제어 회로(OUTCNT)(46)를 갖는다.

인덱스 레지스터(50)는 예를 들면 SRAM 등에 의해서 구성되고, 소스 드라이버(6)의 초기 설정 데이터를 유지한다. 예를 들면 초기 설정 데이터는, 표시 사이즈 데이터 및 γ보정 데이터 등이다. 구동해야 할 액정패널의 사이즈나 표시 특성에 대해서 구동을 최적화하는 것이 가능하게 된다.

제어회로(60)는 인덱스 레지스터(50)가 유지하는 초기 설정 데이터에 근거하여, 상기 구동회로(40)에 의한 구동신호의 출력동작 및 동작 타이밍의 제어를 행하는 타이밍 컨트롤러(TMGCNT)이다. 제어회로(61)는 인덱스 레지스터(50)가 유지하는 초기 설정 데이터에 근거하여 γ보정을 행하는γ보정회로(γADJST)이다.

상기 제2 외부 인터페이스 회로(70)는 시스템 인터페이스 회로(SYSIF)(71)와 칩간(between-chip) 입출력 회로(BCIF)(72)를 갖는다.

시스템 인터페이스 회로(71)는 시스템 인터페이스 단자군(T-HST)과 모드 단자군(T-MOD)을 갖는다. 칩간(between-chip) 입출력 회로(72)는 한 쌍의 확장용 인터페이스 단자군(T-EXTN1, T-EXTN2)을 갖는다. 도 1의 구성에 있어서 캐스케이드 접속된 소스 드라이버 LSI 중, 하나의 소스 드라이버 LSI의 시스템 인터페이스 단 자군(T-HST)은 ITO 배선패턴(9)에 결합된다. 그 외의 소스 드라이버 LSI의 시스템 인터페이스 단자군(T-HST)과, 소스 드라이버 LSI의 모드 단자군(T-MOD)의 일부는 ITO 배선패턴(11)에 의해 VCCDUM 또는 GNDDUM에 결합되어 레벨고정된다. 확장용 인터페이스 단자군(T-EXTN1, T-EXTN2)은 ITO 배선패턴(12)에 결합된다.

시스템 인터페이스 회로(71)는 시스템 인터페이스 단자군(T-HST) 또는 한쪽의 확장용 인터페이스 단자군(T-EXTN1), 또는 확장용 인터페이스 단자군(T-EXTN2)으로부터 수취된 시스템 인터페이스 정보에 근거하여 인덱스 레지스터(50)에 대한 초기 설정 데이터의 기록을 제어한다. ADRESS[7：0]는 기록 주소이며, DATA[7：0]은 기록 데이터이다. 예를 들면 시스템 인터페이스 회로(71)는 입력된 16비트 자료(ADRESS[7：0], DATA[7：0])마다 상위 8비트(ADRESS［7：0])가 인덱스 레지스터(IDXREG)(91)의 어드레스에 합치한 경우에만, 해당 인덱스 레지스터(91)의 해당 어드레스에 하위 8비트의 초기 설정 데이터(DATA[7：0])를 저장한다.

시스템 인터페이스 회로(71)에 의한 초기 설정동작은 제1 초기 설정동작 또는 제2 초기 설정동작이 된다. 제1 초기 설정동작은, 상기 시스템 인터페이스 단자군(T-HST)으로부터 입력한 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 인덱스 레지스터(50)에 기록함과 동시에 해당 시스템 인터페이스 정보를 칩간 입출력회로(72)의 쌍방의 확장용 인터페이스 단자군(T-EXTN1, T-EXTN2)으로부터 병렬로 소스 드라이버(6)의 좌우에서 외부로 출력하는 동작이다. 제2 초기 설정동작은, 소스 드라이버(6)의 외부로부터 한쪽의 상기 확장용 인터페이스 단자군(T-EXTN1)(또는 T-EXTN2)에 입력된 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 인 덱스 레지스터(50)에 기록함과 동시에 해당 시스템 인터페이스 정보를 다른 한쪽의 상기 확장용 인터페이스 단자군(T-EXTN2)(또는 T-EXTN1)으로부터 상기 소스 드라이버(6)의 외부로 출력하는 동작이다. 도 2에 있어서, 한 쌍의 확장용 인터페이스 단자군(T-EXTN1, T-EXTN2)은 이웃하는 것끼리 배치되어 있지만, 도 2에 나타낸 외부단자의 배치는 실제의 단자 레이아웃과는 서로 다르다. 한 쌍의 확장용 인터페이스 단자군(T-EXTN1, T-EXTN2)은 소스 드라이버(6)의 범프 전극 어레이의 양단에 이간(離間)하여 배치된다.

《소스 드라이버 LSI의 동작모드》

시스템 인터페이스 회로(71)는 제1 모드 단자(SYSMS), 제2 모드 단자(IRL), 제3 모드 단자(ESEL), 제4 모드 단자(EEP)를 갖는다.

제1 모드 단자(SYSMS)가 논리값“0”일 경우는 상기 제1 초기 설정동작을 선택하고, 논리값“1”일 경우는 상기 제2 초기 설정동작을 선택한다. 제1 초기 설정동작을 선택하는 소스 드라이버(6)는 캐스케이드 접속된 복수의 소스 드라이버(6) 중에서는 호스트 인터페이스라는 점에서 마스터 동작을 행하고, 제2 초기 설정동작을 선택하는 소스 드라이버(6)는 슬레이브 동작을 행하도록 위치시킬 수 있다.

제1 초기 설정동작이 선택된 소스 드라이버(6)는 상기 한 쌍의 확장용 인터페이스 단자군(T-EXTN1, T-EXTN2)의 양쪽 모두로부터 시스템 인터페이스 정보를 병렬로 출력한다. 이로 인해, 제1 초기 설정동작이 선택된 소스 드라이버(6)는 캐스케이드 접속경로의 기단(基端) 또는 중간점의 어느 위치에서도 기점으로서 초기 설정 데이터를 포획하여 하류로 공급할 수 있다. 이때, 확장용 인터페이스 단자군으 로부터 시스템 인터페이스 정보를 출력하는 출력 형태는 상기의 쌍방 출력 형태로 고정하는 경우 외에, 모드 신호에 의해서, 쌍방, 한쪽 또는 다른 한쪽의 하나의 출력 형태를 선택하도록 해도 되지만, 그럴 경우에는 2비트 분의 모드 단자를 추가해야 한다. 따라서 외부 단자수 삭감이라고 하는 점에서 상기 구성은 최고이다.

제2 모드 단자(IRL)가 논리값“0”일 경우는, 예를 들면 소스 드라이버(6)의 좌측 확장용 인터페이스 단자군(T-EXTN1)에 입력동작이 선택되고, 소스 드라이버(6)의 우측 확장용 인터페이스 단자군(T-EXTN2)에 출력동작이 선택된다. 제2 모드 단자(IRL)가 논리값“1”일 경우는 반대로 소스 드라이버(6)의 좌측 확장용 인터페이스 단자군(T-EXTN1)에 출력동작이 선택되고, 소스 드라이버(6)의 우측 확장용 인터페이스 단자군(T-EXTN2)에 입력동작이 선택된다. 상기 한 쌍의 확장용 인터페이스 단자군(T-EXTN1, T-EXTN2)에 대한 입출력의 할당을 전환할 수 있다. 캐스케이드 접속된 소스 드라이버(6)에 전달되는 시스템 인터페이스 정보의 방향에 대해서 용이하게 대응할 수 있다. 또, 해당 제2 모드 단자(IRL)의 설정은 제1 모드 단자 (SYSMS)에 의해서 슬레이브 동작이 선택되고 있을 때만 유효하게 된다.

시스템 인터페이스 회로(71)는 시스템 인터페이스 단자군(T-HST)에 의한 상기 시스템 인터페이스 정보의 인터페이스 모드로서, SPI에 의한 시리얼 입력 인터페이스 기능, 또는 SPI에 의한 EEPROM 액세스 인터페이스 기능을 선택할 수 있다. 예를 들면 시스템 인터페이스 단자군(T-HST)으로서, 칩 셀렉트 단자(CSX/ECS), 데이터 입력단자(SDI/EDI), 데이터 출력단자(SDO/EDO) 및 상기 데이터 입력단자에 의한 데이터 포획 타이밍을 규정하는 클록 단자(SCK/ESK)를 갖는다. 또, CSX, SDI, SDO, SCK는 SPI에 의한 시리얼 입력 인터페이스 기능에 있어서의 단자명(端子名)을 의미하고, ECS, EDI, EDO, ESK는 SPI에 의한 EEPROM 인터페이스 기능에 있어서의 단자명을 의미한다.

제3 모드 단자(ESEL)가 논리값“0”일 경우는 SPI에 의한 시리얼 입력 인터페이스 기능이 선택된다. 이때, 모드 단자(SYSMS)에 의해 마스터 동작이 선택되어 있는 경우는, 시스템 인터페이스 회로(71)는 프로세서(19)로부터 시리얼 인터페이스로 직접 시스템 인터페이스 정보를 수취한다. 한편, 모드 단자(SYSMS)에 의해 슬레이브 동작이 선택되어 있는 경우는, 시스템 인터페이스 회로(71)는 칩간 인터페이스 회로(72)로부터 수취한 시스템 인터페이스 정보를, 프로세서(19)로부터 시리얼 인터페이스로 수취한 시스템 인터페이스 정보로 간주하여 초기 설정 데이터의 기록 등을 행한다. 또, 제3 모드 단자(ESEL)가 논리값“1”일 경우는 SPI에 의한 EEPROM 액세스 인터페이스 기능이 선택된다. 이때, 모드 단자(SYSMS)에 의해 마스터 동작이 선택되어 있는 경우, 시스템 인터페이스 회로(71)는 시리얼 인터페이스로 직접 EEPROM를 리드 액세스(read access)하여 시스템 인터페이스 정보를 판독(read)한다. 한편, 모드 단자(SYSMS)에 의해 슬레이브 동작이 선택되어 있는 경우는, 시스템 인터페이스 회로(71)는 칩간(between-chip) 인터페이스 회로(72)로부터 수취한 시스템 인터페이스 정보를, EEPROM으로부터 판독한 시스템 인터페이스 정보로 간주하여 초기 설정 데이터의 기록 등을 행한다.

제4 모드 단자(EEP)는 시스템 인터페이스 회로(71)에 EEPROM 인터페이스 기능을 선택한 경우의 EEPROM의 동작을 선택한다. 논리값“0”일 경우 시스템 인터페 이스 회로(71)는 자동으로 EEPROM으로부터 시스템 인터페이스 정보를 판독하는 동작을 개시한다. 이 동작의 개시는, 특히 제한되지 않지만, 외부 리셋신호(RESETX)에 의해 리셋 해제 후, ACCL(20)의 신호에 동기된다. 논리값“1”이 되면 시스템 인터페이스 회로(71)는 상기 시스템 인터페이스 단자군(T-HST)을 고(高) 임피던스로 하여, 인터페이스 기능이 불가능하게 된다. 시리얼 EEPROM(21)에 시스템 인터페이스 정보를 기록할 때, 상기 시스템 인터페이스 단자(T-HST)에 의한 인터페이스 기능을 불가능하게 하는 선택을 행한다. 이로 인해, 시리얼 EEPROM(21)으로의 기록 액세스 정보를 시스템 인터페이스 회로(71)가 직접 포획하는 오동작을 방지할 수 있다. 이러한 기록 동작은, 액정 디스플레이 패널의 제조 또는 조립단계에서, 해당 패널의 시스템 인터페이스 단자를 체커 등의 장치에 접속하여, 초기 설정 데이터를 조정 또는 튜닝하여 기록하는 경우에 필요하게 된다. 따라서, 조정 또는 튜닝된 초기 설정 데이터가 시리얼 EEPROM(21)에 기록된 후(後)에, 모드 단자(EEP)는 호스트 시스템 측으로부터 논리값“0”으로 풀다운(pull down)되면 된다.

《확장용 인터페이스 단자》

상기 제1 확장용 인터페이스 단자군(T-EXTN1)은, 칩 셀렉트신호의 입출력에 이용되는 제1 칩 셀렉트신호 입출력단자(CCS1), 초기 설정 데이터의 입출력에 이용되는 제1 데이터 입출력단자(CDT1), 클록신호의 입출력에 이용되는 제1 클록신호 입출력단자(CSK1), 및 칩 셀렉트신호의 출력에 이용되는 제1 칩 셀렉트신호 출력단자(GCS1)를 갖는다. 상기 제2 확장용 인터페이스 단자군(T-EXTN2)은, 칩 셀렉트신호의 입출력에 이용되는 제2 칩 셀렉트신호 입출력단자(CCS2), 초기 설정 데이터의 입출력에 이용되는 제2 데이터 입출력단자(CDT2), 클록신호의 입출력에 이용되는 제2 클록신호 입출력단자(CSK2), 및 칩 셀렉트신호의 출력에 이용되는 제2 칩 셀렉트신호 출력단자(GCS2)를 갖는다. 상기 제1및 제2 칩 셀렉트신호 입출력단자(CCS1, CCS2)는 캐스케이드 접속된 상기 반도체 집적회로 사이에 있어서의 칩 선택신호의 전달에 이용된다.

상기 제1 및 제2 칩 셀렉트신호 출력단자(GCS1, GCS2)는 게이트 드라이버 (LSI)에 대한 칩 선택신호의 출력단자로서 기능한다. 상기 제2 모드 단자(IRL)가 논리값“0”인 경우, 상기 제1 칩 셀렉트신호 입출력단자(CCS1), 제1 데이터 입출력단자(CDT1) 및 제1 클록신호 입출력단자(CSK1)는 신호의 입력단자로서 기능하고, 또한 제1 칩 셀렉트신호 출력단자(GCS1)는 고정레벨 출력단자로서 기능하며, 제2 칩 셀렉트신호 입출력단자(CCS2), 제2 데이터 입출력단자(CDT2), 제2 클록신호 입출력단자(CSK2) 및 제2 클록신호 출력단자(GCS2)는 신호의 출력단자로서 기능한다.

상기 제2 모드 단자가 논리값“1”인 경우, 상기 제2 칩 셀렉트신호 입출력단자 (CCS2), 제2 데이터 입출력단자 및 CDT2 제2 클록신호 입출력단자(CSK2)는 신호의 입력단자로서 기능하고, 또한 제2 칩 셀렉트신호 출력단자(GCS2)는 고정레벨 출력단자로서 기능하며, 상기 제1 칩 셀렉트신호 입출력단자(CCS1), 제1 데이터 입출력단자(CDT1), 제1 클록신호 입출력단자(CSK1) 및 제1 칩 셀렉트신호 출력단자(GCS1)는 신호의 출력단자로서 기능한다. 캐스케이드 접속된 소스 드라이버 LSI의 배열에 대해서 양단 이외의 도중(途中)의 위치에서 제2 칩 셀렉트신호 출력단자(GCS1, GCS2)에 출력동작을 허용하면, ITO 배선패턴(8, 9, 12)에 전달되는 신호가 그에 의 한 노이즈의 영향을 받을 우려가 있으므로, 제2 칩 셀렉트신호 출력단자(GCS1, GCS2)에 대해서 필요없는 출력동작을 억제하고 있다. 마스터 동작이 선택된 소스 드라이버 LSI가 캐스케이드 접속된 소스 드라이버 LSI의 배열에 대해서 가장자리(端)에 위치해도 해당 소스 드라이버 LSI의 쌍방의 확장 인터페이스 단자군(T-EXTN1, T-EXTN2)의 출력동작은 허용하고 있다. 이 경우에 필요없는 출력동작을 행하는 한쪽의 확장 인터페이스 단자군은 소스 드라이버 LSI의 배열에 대해서 가장자리 이외의 위치가 되지 않기 때문이다.

상기 타이밍 컨트롤러(60)는 게이트 드라이버(7)에 대한 타이밍 제어단자(T-GTMG)를 갖는다. 타이밍 제어단자(T-GTMG)로서 게이트 스타트펄스의 출력단자(GSTP1, GSTP2)와 게이트 클록신호의 출력단자(GCLK1, GCLK2)를 갖는다. 게이트 스타트펄스 및 게이트 클록신호는 상기 구동회로(40)의 구동 타이밍에 동기하는 타이밍신호이고, 전자는 게이트 스캔 개시신호이며, 후자는 게이트 스캔 클록신호이다. 출력단자(GSTP1, GCLK1)는 소스 드라이버(6)의 외부단자 어레이의 좌측에 배치되는 제1 타이밍 출력단자, 출력단자(GSTP2, GCLK2)는 소스 드라이버(6)의 외부단자 어레이의 우측에 배치되는 제2 타이밍 출력단자가 된다. 이때, 타이밍 컨트롤러(60)는, 상기 제1 타이밍 출력단자(GSTP1, GCLK1)로부터 상기 타이밍신호를 출력하는 상태, 상기 제2 타이밍 출력단자(GSTP2, GCLK2)로부터 상기 타이밍신호를 출력하는 상태, 또는 상기 제1 타이밍 출력단자(GSTP1, GCLK1) 및 제2 타이밍 출력단자(GSTP2, GCLK2)의 어느 쪽으로부터도 상기 타이밍신호를 출력하지 않는 상태 중 어느 하나를, 상기 기억회로에 기억된 소정의 초기 설정 데이터에 따라서 선택할 수 있다. 도 1의 예에 따르면, 캐스케이드 접속된 최하류의 소스 드라이버(6)만이 게이트 드라이버(7)에 타이밍신호를 출력할 수 있으며, 그 외의 소스 드라이버(6)가 타이밍신호의 필요없는 출력을 행하는 것에 의한 노이즈의 발생을 억제하는 것이 가능하게 된다. 특히 도시하지는 않았지만, 캐스케이드 접속된 양단의 소스 드라이버(6)에 각각 게이트 드라이버(7)를 접속하는 구성에 대해서도 동일하게 대응가능한 것은 말할 필요도 없다.

도 3에는 게이트 드라이버(7)의 구성이 예시된다. 컨트롤회로(TCONT)(80)는 게이트 드라이버(7)의 전체적인 제어를 행한다. 상기 소스 드라이버(6)의 출력단자 (GSTP1, GCLK1(GSTP2, GCLK2))로부터 출력되는 게이트 스타트펄스 및 게이트 클록신호는 입력단자(GSTP, GCLK)로부터 컨트롤회로(80)에 입력된다. 쉬프트 레지스터(SFTREG)(81)는 액정 디스플레이(3)의 게이트 전극을 차례로 선택하는 스캔 신호를 생성한다. 출력회로(OUTBUF)(82)는 쉬프트 레지스터(81)의 출력신호인 VCC-GND계 신호를 VGH-VGL계 신호로 레벨변환하여 게이트 출력단자(G1-G480)로 출력한다.게이트 출력단자(G1-G480)에 대응하는 게이트 전극 배선이 접속된다. 발신회로(OSC)(83)는 외부의 저항과 칩 내 커패시터(capacitor)에 의한 CR 발진회로로 구성되고, 승압회로(DCDC1, DCDC2)(84, 85)의 동작 클록을 생성한다. 승압회로(84, 85)는 차지펌프(charge pump) 방식의 승압회로이고, 승압회로(84)에서는, VDC를 2배 승압한 전압(VGH)을 리미터회로(limiter circuit)에 의해 생성하며, 승압회로(85)에서는, VDC를 -1배 승압한 전압(VGL)을 리미터회로에 의해 생성한다. 방전(discharge) 제어회로(DSCRG)(86)는 승압회로(84, 85) 및 정전압원(定電壓源)(LDO1, LDO2)(87, 88)의 각 출력단자에 접속되어 있는 스위치를 제어하여 외부 커패시터(external capacitor)를 그라운드(GND)로 방전한다. 정전압원(87, 88)은 기준전압(VREG1, VREG2)을 생성하여 칩 내의 회로에 공급한다. VREG1는 기준전압이다. VREG2는 소스 드라이버의 γ보정용의 기준전압 등에 사용된다. γ레퍼런스(reference) 전압 생성 회로(GRVG)(89)는 승압회로(88)로부터 공급되는 VREG2를 기준전압으로서 소스 드라이버의 감마 기준전압, 양극용/음극용의 각 2기준전압(VPH, VPL, VNH, VNL)을 생성하여 공급한다. 시리얼 인터페이스 회로(SIF)(90)는 소스 드라이버(6)로부터 초기 설정 데이터가 공급되는 시리얼 인터페이스 회로이다. 시리얼 인터페이스 회로(90)는, 예를 들면 입력된 16비트 데이터마다 상위 8비트가 인덱스 레지스터(IDXREG) (91)의 어드레스에 합치한 경우에만, 해당 인덱스 레지스터(91)에 하위 8비트의 초기 설정 데이터를 저장한다. 디지털ㆍ아날로그 변환회로(DAC)(92)는 COMDC 전압을 생성한다.

《ITO 배선패턴에 의한 접속 형태》

도 4에는 ITO 배선패턴에 의한 접속 형태가 예시된다. 패널기판(2)과 플렉시블 기판(13)의 결합부는 부분적으로 겹쳐지고(해칭 부분-hatched portion), 겹쳐진 부분에 AFC가 개재되어 고정되어 있다. 동도(同圖)에는 2개의 소스 드라이버(6_a, 6_b)의 일부분이 각각 도시되어 있다. 소스 드라이버(6_a)의 범프 전극이 결합된 ITO 배선패턴(9)은 금속배선(16)에 결합되고, 시스템 인터페이스 정보가 공급된다. 소스 드라이버(6_a)가 입력한 시스템 인터페이스 정보는 ITO 배선패턴(12)을 통하여 소스 드라이버(6_a)의 범프 전극 (BMP5~BMP7)에서 소스 드라이버(6_b)의 범프 전극(BMP8~BMP10)으로 공급된다. 소스 드라이버(6_a)의 범프 전극(BMP1, BMP2)에 대응되는 소스 드라이버(6_b) 측의 범프 전극(BMP1, BMP2)은 ITO 배선패턴(11)에 결합되고, 그라운드 전위가 소스 드라이버(6_b) 내부로부터 주어지는 그라운드 더미 범프(VSSDMY)에 결합되어 입력회로의 플로팅(floating)을 억제하도록 되어 있다. 소스 드라이버(6_b)에 나타내진 모드 단자로서의 범프 전극(BMP11, BMP12)은, 예를 들면 외부전원 전위가 소스 드라이버(6_b) 내부로부터 주어지는 전원 더미 범프(VDDDMY)에 결합되어서, 모드가 설정 되고 있다. 제4 모드 단자(EEP)는 전원 더미 범프(VDDDMY) 또는 그라운드 더미 범프(VSSDMY)에 결합되지 않고, ITO 배선패턴(9)과 금속 배선패턴(16)을 이용하여, 호스트 장치(14) 측으로부터 레벨이 결정된다. 소스 드라이버(6_a)와 소스 드라이버 (6_b)의 사이를 접속하는 ITO 배선패턴(12)에 의한 구성의 일부는, ITO 배선패턴 (12A)과 금속 배선패턴(11A)에 의해서 대체되는 일도 가능하다.

또한, 도 4에 있어서 ITO 배선패턴(12)은 캐스케이드 접속된 복수 개의 소스 드라이버(6_a, 6_b, 6_c)의 아래를 관통하도록 연장되지 않고, 개개 소스 드라이버 의 한쪽의 확장 인터페이스 단자군(T-EXTN1)과 다른 한쪽의 확장 인터페이스 단자군(T-EXTN2)의 사이에서 분단되어 있다. ITO 배선패턴(12)의 임피던스를 내릴 수 있다.

《소스 드라이버의 사용예》

도 5에는 하나의 마스터 소스 드라이버 및 시스템 인터페이스시킬 경우의 소스 드라이버에 대한 모드 설정예가 도시된다. 여기에서는, 3개의 소스 드라이 버(6_a, 6_b, 6_c)를 캐스케이드 접속하고, 중앙의 소스 드라이버(6_a)에, SPI에 의한 시리얼 인터페이스를 통하여 시스템 인터페이스 정보를 입력하는 액정 디스플레이 패널을 구성할 때의 소스 드라이버(6)의 모드 설정 상태를 나타낸다. 소스 드라이버(6_a)는 SYSMS =“0”에 의해서 마스터 동작이 선택되고, 소스 드라이버(6_b, 6_c)는 SYSMS =“1”에 의해서 슬레이브 동작이 선택된다. 모드 단자(ESEL)는 IOGND에 결합되어서, ESEL =“0”이 된다. 도면에 있어서 단자명에 붙여진 (o)는 출력동작이 선택되어 있는 것을 나타내며, (i) 입력동작이 선택되어 있는 것을 나타낸다. IOGND는 그라운드 전위이고, 예를 들면 상기 더미 그라운드 패드(VSSDMY)에 의해서 주어지며, IOVcc는 외부전원 전위이고, 예를 들면 상기 더미 전원 패드(VCCDMY)에 의해서 주어지며, 이것에 의해서 모드 설정되어 있다. 특히 도시하지는 않지만, 게이트 드라이버(7)는 도 5와는 반대측에, 또는 양측에 접속하는 것이 가능하다.

도 6에는 모든 소스 드라이버를 마스터 동작시켜서 시스템 인터페이스시킬 경우의 소스 드라이버에 대한 모드 설정예가 도시된다. 여기에서는, 3개의 소스 드라이버(6_a, 6_b, 6_c)를 캐스케이드 접속하고, 각각의 소스 드라이버(6_a, 6_b, 6_c)에 SPI에 의한 시리얼 인터페이스를 통하여 시스템 인터페이스 정보를 입력하는 액정 디스플레이 패널을 구성할 경우의 소스 드라이버(6)의 모드 설정 상태를 나타낸다. 소스 드라이버(6_a, 6_b, 6_c)는 SYSMS =“0”에 의해서 마스터 동작이 선택된다. 도면에 있어서 단자명에 붙여진 (o)는 출력동작이 선택되어 있는 것을 나타내며, (i) 입력동작이 선택되어 있는 것을 나타낸다. IOGND는 그라운드 전위이 고, 예를 들면 상기 더미 그라운드 패드(VSSDMY)에 의해서 주어지며, IOVcc는 외부전원 전위이고, 예를 들면 상기 더미 전원 패드(VCCDMY)에 의해서 주어지며, 이것에 의해서 모드 설정되어 있다. 특히 도시하지는 않지만, 게이트 드라이버(7)는 도 5와는 반대측에, 또는 양측에 접속하는 것이 가능하다.

도 7에는 하나의 마스터 소스 드라이버만이 EEPROM를 통하여 시스템 인터페이스시킬 경우의 소스 드라이버에 대한 모드 설정예가 도시된다. 여기에서는, 3개의 소스 드라이버(6_a, 6_b, 6_c)를 캐스케이드 접속하고, 중앙의 소스 드라이버(6_a)에, SPI에 의한 EEPROM 액세스 인터페이스를 통하여 시스템 인터페이스 정보를 입력하는 액정 디스플레이 패널을 구성할 경우의 소스 드라이버(6)의 모드 설정 상태를 나타낸다. 소스 드라이버(6_a)는 SYSMS =“0”에 의해서 마스터 동작이 선택되며, 소스 드라이버(6_b, 6_c)는 SYSMS =“1”에 의해서 슬레이브 동작이 선택된다. 도 5와의 차이점은 모드 단자(ESEL)의 설정 상태이며, 모드 단자(ESEL)는 IOVcc에 결합되어 ESEL =“1”이 된다. 이때, 모드 단자(EEP)는 IOGND에 결합되어서, EEP =“0”이 되고, 예를 들면 리셋 지시의 해제 후에 ACCL20의 신호에 동기하여 시스템(71)은 EEPROM(21)을 리드 액세스에 의해 초기 설정 데이터를 판독, 판독한 초기 설정 데이터를 인덱스 레지스터(50)에 기록제어한다.

도 8에는 하나의 마스터 소스 드라이버에 EEPROM 기록 모드를 설정한 경우의 상태가 도시된다. 소스 드라이버(6_a)의 모드 단자(EEP)가 IOVcc에 결합되어 EEP =“1”이 된다. 이 경우는 시스템 인터페이스 회로(71)의 시스템 인터페이스 단자 (T-HST)는 모두 고(高) 임피던스 상태(HiZ)가 된다. 이것에 의해서 EEPROM(21)에는 호스트 프로세서에 의해서 시스템 인터페이스 정보가 기록된다. EEPROM(21)에 기록된 호스트 인터페이스정보를 판독할 때는 모드 단자 EEP =“0”으로 전환해야만 한다. EEPROM(21)로의 기록은 예를 들면 액정 디스플레이 패널의 제조 단계에서 앞의 기술(記述)과 같이 체커(checker)를 이용한 튜닝 등에 즈음하여 행해지게 된다. 따라서, 완성된 액정 디스플레이 패널이 기기에 내장되어 호스트 장치(14)에 접속되었을 경우, 제4 모드 단자(EEP)는 호스트 시스템(14) 측으로부터 논리값“0”이 GND 레벨로 고정된다.

3개의 소스 드라이버(6_a, 6_b, 6_c)를 캐스케이드 접속한 예에 있어서, 마스터 동작을 설정할 수 있는 소스 드라이버는 중앙에 한정되지 않고, 도 9에 예시한 바와 같이, 좌우 어느 쪽 소스 드라이버(6_b, 6_c)에 마스터 동작을 설정하는 것도 가능하다. 또한, 캐스케이드 접속하는 소스 드라이버의 수는 3개로 한정되지 않으며, 도 10과 같이 4개 이상의 적당한 복수 개로 해도 좋다. 당연히 그 경우에도 마스터 동작을 설정하는 소스 드라이버의 위치는 모드 단자(SYSMS)의 논리값에 의해서 임의로 결정할 수 있다. 또한, 도 11에 예시된 바와 같이 2개의 소스 드라이버(6)를 캐스케이드 접속하여 이용하는 일도 가능하다. 또한, 도 12에 예시되는 바와 같이 소스 드라이버(6)를 1개 이용하여 액정패널을 구성하는 일도 가능하다. 소스 드라이버(6)를 1개 이용하는 경우에서도 게이트 드라이버(7)는 소스 드라이버(6)의 좌우 어느 한쪽, 또는 쌍방에 배치하는 것이 가능한 것은 말할 필요도 없다. 또, 도 9 내지 도 11에 있어서는 게이트 드라이버의 도시를 생략하고 있다.

이상 설명한 액정 디스플레이 패널에 의하면 이하의 동작 효과를 얻는다.

[1] 소스 드라이버(6)에 제1 초기 설정동작을 선택하여 마스터 초기 설정동작시키면 소스 드라이버(6)는 캐스케이드 접속경로의 기점으로서 초기 설정 데이터를 포획할 수 있다. 또한, 제2 초기 설정동작을 선택하여 슬레이브 초기 설정동작시키면 소스 드라이버(6)는 캐스케이드 접속경로의 상류로부터 공급된 초기 설정 데이터를 포획할 수 있다.

[2] 소스 드라이버에 대한 마스터 초기 설정동작 또는 슬레이브 초기 설정동작의 설정을 제1 모드 단자(SYSMS)에 의해서 용이하게 선택할 수 있다.

[3] 마스터 초기 설정동작이 설정된 경우 시스템 인터페이스 회로(71)는 한 쌍의 확장용 인터페이스 단자군(T-EXTN1, T-EXTN2)의 쌍방으로부터 시스템 인터페이스 정보를 출력하기 때문에, 마스터 초기 설정동작이 선택된 소스 드라이버는 캐스케이드 접속경로의 기단(基端) 또는 중간점의 어느 위치에서도 기점으로서 초기 설정 데이터를 포획하여 하류에 공급할 수 있다. 확장용 인터페이스 단자군(T-EXTN1, T-EXTN2)으로부터 시스템 인터페이스 정보를 출력하는 출력 형태는 상기의 쌍방 출력 형태로 고정하는 것 외에, 모드 신호에 의해서, 쌍방, 한쪽 또는 다른 한쪽의 하나의 출력 형태를 선택하도록 해도 좋지만, 그 경우에는 2비트 분의 모드 단자가 필요하게 된다.

[4] 제2 모드 단자(IRL)에 의해, 캐스케이드 접속된 소스 드라이버(6)에 전달되는 시스템 인터페이스 정보의 방향이 어느 방향으로도 용이하게 대응할 수 있다.

[5] 제3 모드 단자(ESEL)에 의해, 시스템 인터페이스 정보의 인터페이스 모 드로서, SPI에 의한 시리얼 입력 인터페이스 기능, 또는 SPI에 의한 메모리 액세스 인터페이스 기능을 용이하게 선택할 수 있다. 따라서, 소스 드라이버(6)는 인터페이스 단자수(端子數)가 적은 SPI에 의해 호스트 시스템으로부터 시리얼 인터페이스로 직접 시스템 인터페이스 정보를 수취하고, 또한, 호스트 시스템이 시리얼 EEPROM(21)에 미리 기록한 시스템 인터페이스 정보를 메모리 액세스에 의해서 포획하는 것이 가능하게 된다.

[6] 제4 모드 단자(EEP)에 의해 EEPROM(21)에 대한 기록을 선택한 경우 시스템 인터페이스 단자군은 고(高) 임피던스로 되기 때문에, 시리얼 EEPROM(21)에 미리 시스템 인터페이스 정보를 기록할 때, 시리얼 EEPROM으로의 기록 액세스 정보를 시스템 인터페이스 회로(71)가 직접 포획하는 오동작을 방지할 수 있다.

[7] 소스 드라이버(6)에 의한 게이트 타이밍신호의 출력은 소스 드라이버의 좌우 어느 한쪽의 단자로부터, 또는 좌우 쌍방 모두 출력 불가능으로 하는 상태를 초기 설정 데이터에 따라서 선택할 수 있기 때문에, 캐스케이드 접속된 최하류의 소스 드라이버(6)만이 게이트 드라이버(7)에 타이밍신호를 출력할 수 있어서, 소스 드라이버(6)가 타이밍신호의 필요없는 출력을 행하는 것에 의한 노이즈의 발생을 억제하거나 할 수 있다.

[8] 표시 데이터는 ITO 배선패턴(8)을 통하여 소스 드라이버(6)의 각각에 병렬적으로 공급되기 때문에 고속 표시동작에도 대응할 수 있다. 표시동작에 비해 고속성이 요구되지 않는 초기 설정동작을 위한 초기 설정 데이터의 공급에는 소스 드라이버(6) 상호 간(間) 및 소스 드라이버와 게이트 드라이버(7)를 캐스케이드 접속 하는 ITO 배선패턴(12)을 이용하여 행하기 때문에, 캐스케이드 접속된 하나의 소스 드라이버(6)를 그 초기 설정 데이터의 공급 기점으로서, 해당 하나의 소스 드라이버(6)에 ITO 배선패턴(9)을 이용하여 호스트 시스템으로부터의 초기 설정 데이터를 공급하면 된다. 따라서, 초기 설정 데이터의 공급을 위해서 플렉시블 배선기판(13)상의 금속 배선패턴(16)과 상기 패널기판(2) 상의 ITO 배선패턴(9)과의 접속 개소를 줄일 수 있다. 접속 개소가 적어지면, 접속부분의 ITO 배선패턴의 진폭을 크게 하는 것이 쉬워져서, ITO 배선패턴의 저항을 작게 하는 것이 용이하게 된다. 또한, 캐스케이드 접속된 하나의 소스 드라이버를 그 초기 설정 데이터의 공급 기점으로 하면 되기 때문에, 패널기판(2)과 호스트 시스템과의 접속 형태나, 플렉시블 기판(13)의 배선 구조에 대해서 융통성을 더할 수 있다.

[9] 소스 드라이버(6)가 가지는 확장용 인터페이스 단자군(T-EXTN1)과 확장용 인터페이스 단자군(T―EXTN2)의 각각에 접속되는 ITO 배선패턴(12)은, 각각의 소스 드라이버마다, 해당 확장용 인터페이스 단자군(T-EXTN1)과 확장용 인터페이스 단자군(T-EXTN2)의 사이에서 분단되어 있다. ITO 배선패턴(12)의 임피던스를 내릴 수 있다.

이상 본 발명자에 의해서 이루어진 발명을 실시형태에 근거하여 구체적으로 설명했지만, 본 발명은 여기에 제한되는 것이 아니며, 그 요지를 일탈하지 않는 범위에 있어서 여러 가지로 변경 가능한 것은 말할 필요도 없다.

예를 들면, 가시광 투과성을 가지는 화합물 배선패턴은 ITO(Indium Tin Oxide) 배선패턴으로 한정되지 않는다. 상기 패널 기판은 유리 또는 폴리에틸렌테 레프탈레이트이다. 예를 들면 액정패널에는 유리가 이용되며, 전자 페이퍼에는 폴리에틸렌테레프탈레이트가 이용된다. 소스 드라이버 및 게이트 드라이버의 구체적인 구성은 도 2 및 도 3에 한정되지 않는다. 액정 디스플레이 패널은, 텔레비전 수상기, 퍼스널 컴퓨터, PDA, 휴대전화기 등 여러 가지의 전기기기(電氣機器)에 적용할 수 있다. 또한, 본 발명은 디스플레이에 한정되지 않으며, 초기 설정을 필요로 하는 전자회로, 특히 처리 데이터와 초기 설정 데이터의 입력 경로가 서로 다른 전자회로에 넓게 적용할 수 있다. 소스 드라이버에 대응하는 LSI는 제어용 반도체 집적회로이다.

도 1은, 액정 디스플레이 패널의 개략적인 구성을 예시하는 블록도이다.

도 2는, 소스 드라이버의 구성을 예시하는 블록도이다.

도 3은, 게이트 드라이버의 구성을 예시하는 블록도이다.

도 4는, ITO 배선패턴에 의한 접속 형태를 예시하는 평면도이다.

도 5는, 하나의 마스터 소스 드라이버만을 시스템 인터페이스시킬 경우의 소스 드라이버에 대한 모드 설정예를 나타내는 설명도이다.

도 6은, 모든 소스 드라이버를 마스터 동작시켜서 시스템 인터페이스시킬 경우의 소스 드라이버에 대한 모드 설정예를 나타내는 설명도이다.

도 7은, 하나의 마스터 소스 드라이버만을 EEPROM를 통하여 시스템 인터페이스시킬 경우의 소스 드라이버에 대한 모드 설정예를 나타내는 설명도이다.

도 8은, 하나의 마스터 소스 드라이버에 EEPROM 기록 모드를 설정한 경우의 상태를 나타내는 설명도이다.

도 9는, 3개의 소스 드라이버의 중앙 또는 좌우 어느 한쪽에 마스터 동작을 설정한 경우의 상태를 나타내는 설명도이다.

도 10은, 캐스케이드 접속하는 소스 드라이버의 수를 4개 이상으로 한 경우의 소스 드라이버의 설정 상태를 예시하는 설명도이다.

도 11은, 2개의 소스 드라이버를 캐스케이드 접속하여 이용했을 경우의 설명도이다.

도 12는, 소스 드라이버를 1개 이용하여 액정패널을 구성하는 경우의 설명도 이다.

[부호의 설명]

1 액정 디스플레이 패널

2 패널기판

3 액티브 매트릭스형의 액정 디스플레이(DISP)

4 ITO로 형성된 신호전극 배선패턴

5 ITO로 형성된 주사전극 배선패턴

6 소스 드라이버(SDRV)

7 게이트 드라이버(GDRV)

8, 9, 10 외부 인터페이스용의 ITO 배선패턴

11, 12 소스 드라이버 및 게이트 드라이버의 소정의 외부단자 사이의 접속에 이용되는 ITO 배선패턴

14 호스트 시스템

15 호스트 시스템과 액정 디스플레이 패널을 접속하는 플렉시블 기판

15, 16, 17 금속 배선패턴

18 커넥터

19 호스트 프로세서 19(PRCS)

20 표시 제어용의 액셀레이터(ACCL)

21 시리얼 EEPROM

30 제1 외부 인터페이스 회로(FSTIF)

40 구동회로

50 기억회로로서의 인덱스 레지스터(IDXREG)

70 제2 외부 인터페이스 회로(SNDIF)

T-RGBRGB 인터페이스 단자군

T-LVDSLVDS 인터페이스 단자군

60 타이밍 컨트롤러(TMGCNT)

61 γ보정회로(γADJST)

71 시스템 인터페이스 회로(SYSIF)

72 칩간 입출력 회로(BCIF)

T-HST 시스템 인터페이스 단자군

T-MOD 모드 단자군

T-EXTN1 제1 확장용 인터페이스 단자군

T-EXTN2 제1 확장용 인터페이스 단자군

SYSMS 제1 모드 단자

IRL 제2 모드 단자

ESEL 제 3모드 단자

EEP 제4 모드 단자

T-GTMG 타이밍 제어단자

GSTP1, GSTP2 게이트 스타트펄스의 출력단자

GCLK1, GCLK2 게이트 클록신호의 출력단자

90 시리얼 인터페이스 회로(SIF)

91 인덱스 레지스터(IDXREG)

Claims

반도체 집적회로에 있어서,

처리 데이터를 반도체 집적회로의 외부로부터 입력하는 제1 외부 인터페이스 회로,

상기 제1 외부 인터페이스 회로로부터 공급되는 처리 데이터를 처리하는 처리회로,

초기 설정 데이터를 유지하는 것이 가능한 기억회로,

상기 기억회로가 유지하는 초기 설정 데이터에 근거하여 상기 처리회로의 동작을 제어하는 제어회로 및 제2 외부 인터페이스를 갖고,

상기 제2 외부 인터페이스 회로는, 각각의 상기 반도체 집적회로의 외부단자인 제1 인터페이스 단자군(端子群)과 한 쌍의 제2 인터페이스 단자군을 가지며,

상기 제2 외부 인터페이스 회로는, 상기 제1 인터페이스 단자군으로부터 입력한 인터페이스 정보에 포함되는 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 인터페이스 정보를 상기 제2 인터페이스 단자군으로부터 상기 반도체 집적회로의 외부로 출력하는 제1 초기 설정동작, 또는 한쪽의 상기 제2 인터페이스 단자군으로부터 입력된 인터페이스 정보에 포함되는 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 인터페이스 정보를 다른 한쪽의 상기 제2 인터페이스 단자군으로부터 상기 반도체 집적회로의 외부로 출력하는 제2 초기 설정동작을 선택가능한 반도체 집적회로.
제1 항에 있어서,

상기 제2 외부 인터페이스 회로는, 상기 반도체 집적회로의 외부단자인 제1 모드 단자를 가지고,

상기 제1 모두 단자의 상태에 따라서 상기 제1 초기 설정동작 또는 상기 제2 초기 설정동작을 선택하는 반도체 집적회로.
제2 항에 있어서,

상기 제2 외부 인터페이스 회로는, 상기 제1 초기 설정동작에 있어서 상기 한 쌍의 제2 인터페이스 단자군의 쌍방으로부터 상기 인터페이스 정보를 출력하는 반도체 집적회로.
제3 항에 있어서,

상기 제2 외부 인터페이스 회로는, 상기 반도체 집적회로의 외부단자인 제2 모드 단자를 가지고,

상기 제2 모드 단자의 상태에 따라서, 상기 제2 초기 설정동작으로 한쪽을 상기 인터페이스 정보의 입력단자군으로 하고, 다른 한쪽을 상기 인터페이스 정보의 출력단자군으로 하는, 상기 한 쌍의 제2 인터페이스 단자군에 대한 입출력의 할당을 전환하는 반도체 집적회로.
반도체 집적회로에 있어서,

구동 데이터를 상기 반도체 집적회로의 외부로부터 입력하는 제1 외부 인터페이스 회로,

상기 제1 외부 인터페이스 회로로부터 공급되는 구동 데이터에 근거하여 구동 신호를 출력하는 구동회로,

초기 설정 데이터를 유지하는 것이 가능한 기억회로,

상기 기억회로가 유지하는 초기 설정 데이터에 근거하여 상기 구동회로에 의한 구동 신호의 출력동작을 제어하는 제어회로 및 제2 외부 인터페이스 회로를 갖고,

상기 제2 외부 인터페이스 회로는, 각각 상기 반도체 집적회로의 외부단자인 제1 인터페이스 단자군과 한 쌍의 제2 인터페이스 단자군을 가지며,

상기 제2 외부 인터페이스 회로는, 상기 제1 인터페이스 단자군으로부터 입력한 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 시스템 인터페이스 정보를 상기 제2 인터페이스 단자군으로부터 상기 반도체 집적회로의 외부에 출력하는 제1 초기 설정동작, 또는 상기 반도체 집적회로의 외부로부터 한쪽의 상기 제2 인터페이스 단자군에 입력된 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 시스템 인터페이스 정보를 다른 한쪽의 상기 제2 인터페이스 단자군으로부터 상기 반도체 집적회로의 외부로 출력하는 제2 초기 설정동작을 선택가능한 반도체 집적회로.
제5 항에 있어서,

상기 제2 외부 인터페이스 회로는 상기 반도체 집적회로의 외부단자인 제3 모드 단자를 갖고,

상기 제2 외부 인터페이스 회로는, 상기 시스템 인터페이스 정보의 인터페이스로서, 상기 제3 모드 단자의 상태에 따라서, SPI에 의한 시리얼 입력 인터페이스 기능, 또는 SPI에 의한 메모리 액세스 인터페이스 기능을 선택하는 반도체 집적회로.
제6 항에 있어서,

상기 제2 외부 인터페이스 회로는, 제1 인터페이스 단자군으로서 각각 외부단자인 칩 셀렉트 단자, 데이터 입력단자, 데이터 출력단자 및 상기 데이터 입력단자에 의한 데이터 포획(capture) 타이밍을 규정하는 클록 단자를 가지는 반도체 집적회로.
제7 항에 있어서,

상기 제2 외부 인터페이스 회로는 상기 반도체 집적회로의 외부단자인 제4 모드 단자를 갖고,

상기 제2 외부 인터페이스 회로는, 상기 제4 모드 단자가 소정 상태일 경우 SPI에 의한 메모리 리드(memory read) 동작을 가능하게 하고, 상기 제4 모드 단자 가 다른 상태인 경우 상기 제1 인터페이스 단자군을 고(高) 임피던스 상태로 하는 반도체 집적회로.
제8 항에 있어서,

상기 제2 외부 인터페이스 회로는 상기 반도체 집적회로의 외부단자인 제1 모드 단자를 갖고,

상기 제2 외부 인터페이스 회로는, 상기 제1 모드 단자 상태에 따라서, 상기 제1 초기 설정동작 또는 상기 제2 초기 설정동작을 선택하는 반도체 집적회로.
제9 항에 있어서,

상기 제2 외부 인터페이스 회로는, 상기 한 쌍의 제2 인터페이스 단자군으로서 제1 확장용 인터페이스 단자군과 제2 확장용 인터페이스 단자군을 구비하며,

상기 제2 외부 인터페이스 회로는, 상기 제1 초기 설정동작에 있어서 상기 제1 확장용 인터페이스 단자군 및 제2 확장용 인터페이스 단자군의 쌍방으로부터 시스템 인터페이스 정보를 출력하는 반도체 집적회로.
제10 항에 있어서,

상기 제2 외부 인터페이스 회로는 상기 반도체 집적회로의 외부단자인 제2 모드 단자를 갖고,

상기 제2 외부 인터페이스 회로는, 상기 제2 초기 설정동작에 있어서 상기 제2 모드 단자 상태에 따라서,

상기 제1 확장용 인터페이스 단자군으로부터 시스템 인터페이스 정보를 입력하고, 또한 입력한 시스템 인터페이스 정보를 상기 제2 확장용 인터페이스 단자군으로부터 출력하는 상태, 또는

상기 제2 확장용 인터페이스 단자군으로부터 시스템 인터페이스 정보를 입력하고, 또한 입력한 시스템 인터페이스 정보를 상기 제1 확장용 인터페이스 단자군으로부터 출력하는 상태를 선택하는 반도체 집적회로.
제11 항에 있어서,

상기 제1 확장용 인터페이스 단자군은,

칩 셀렉트신호의 입출력에 이용되는 제1 칩 셀렉트신호 입출력단자, 초기 설정 데이터의 입출력에 이용되는 제1 데이터 입출력단자, 클록신호의 입출력에 이용되는 제1 클록신호 입출력단자, 및 칩 셀렉트신호의 출력에 이용되는 제1 칩 셀렉트신호 출력단자를 갖고,

상기 제2 확장용 인터페이스 단자군은,

칩 셀렉트신호의 입출력에 이용되는 제2 칩 셀렉트신호 입출력단자, 초기 설정 데이터의 입출력에 이용되는 제2 데이터 입출력단자, 클록신호의 입출력에 이용되는 제2 클록신호 입출력단자, 및 칩 셀렉트신호의 출력에 이용되는 제2 칩 셀렉트신호 출력단자를 가지며,

상기 제2 모드 단자가 소정의 상태일 경우, 상기 제1칩 셀렉트신호 입출력단 자, 제1 데이터 입출력단자 및 제1 클록신호 입출력단자는 신호의 입력단자로서 기능하고, 또한 제1 칩 셀렉트신호 출력단자는 고정 레벨 출력단자로서 기능하며, 제2 칩 셀렉트신호 입출력단자, 제2 데이터 입출력단자, 제2 클록신호 입출력단자 및 제2 클록신호 출력단자는 신호의 출력단자로서 기능하고,

상기 제2 모드 단자가 다른 상태일 경우, 상기 제2 칩 셀렉트신호 입출력단자, 제2 데이터 입출력단자 및 제2 클록신호 입출력단자는 신호의 입력단자로서 기능하고, 또한 제2 칩 셀렉트신호 출력단자는 고정 레벨 출력단자로서 기능하며, 상기 제1칩 셀렉트신호 입출력단자, 제1 데이터 입출력단자, 제1 클록신호 입출력단자 및 제1 칩 셀렉트신호 출력단자는 신호의 출력단자로서 기능하는 반도체 집적회로.
제12 항에 있어서,

상기 제어회로는, 상기 구동회로에 의한 구동 타이밍에 동기하는 타이밍신호를 반도체 집적회로의 외부로 출력하는 제1 타이밍 출력단자 및 제2 타이밍 출력단자를 갖고,

상기 제1 타이밍 출력단자로부터 상기 타이밍신호를 출력하는 상태, 상기 제2 타이밍 출력단자로부터 상기 타이밍신호를 출력하는 상태, 또는 상기 제1 타이밍 출력단자 및 제2 타이밍 출력단자의 어느 쪽으로부터도 상기 타이밍신호를 출력하지 않는 상태 중 어느 하나를, 상기 기억회로에 기억된 소정의 초기 설정 데이터에 따라서 선택가능한 반도체 집적회로.
제13 항에 있어서,

상기 기억회로는, 상기 초기 설정 데이터로서 표시 사이즈 데이터 및 γ(감마)보정 데이터를 저장하는 기억영역을 갖는 반도체 집적회로.
가시광 투과성을 가지는 제1 내지 제3 화합물 배선패턴을 갖고 액티브 매트릭스형의 디스플레이가 형성된 패널 기판에, 상기 디스플레이의 복수의 신호전극을 구동하는 복수의 제1 반도체 집적회로 및 상기 디스플레이의 복수의 주사전극을 구동하는 제2 반도체 집적회로가 탑재된 표시장치에 있어서,

상기 제1 반도체 집적회로 및 제2 반도체 집적회로는 제1 및 제2 상기 화합물 배선패턴에 결합된 플렉시블 배선기판의 배선을 통하여 호스트 시스템에 접속 가능하게 되고,

상기 제1 화합물 배선패턴의 일단부(一端部)는 상기 호스트 시스템으로부터 표시 데이터가 공급되는 상기 플렉시블 배선기판 상의 배선에 결합되며,

제1 화합물 배선패턴의 타단부(他端部)는 상기 각각의 제1 반도체 집적회로에 병렬적으로 결합되고,

상기 제2 화합물 배선패턴의 일단부는 상기 호스트 시스템으로부터 표시 제어의 초기 설정 데이터를 포함하는 시스템 인터페이스 정보가 공급되는 상기 플렉시블 배선기판 상의 배선에 결합되며,

제2 화합물 배선패턴의 타단부는 소정의 하나의 제1 반도체 집적회로에 결합 되고,

상기 제3 화합물 배선패턴은 상기 제1 반도체 집적회로 및 제2 반도체 집적회로를 직렬적으로 접속하고,

상기 소정의 하나의 제1 반도체 집적회로가 수취(受取)한 시스템 인터페이스 정보는 상기 제3 화합물 배선패턴을 통하여 그 외의 제1 반도체 집적회로 및 상기 제2 반도체 집적회로에 직렬적으로 공급되는 표시장치.
제15 항에 있어서,

상기 가시광 투과성을 가지는 화합물 배선패턴은 ITO(Indium Tin Oxide) 배선패턴인 표시장치.
제16 항에 있어서,

상기 패널기판은 유리 또는 폴리에틸렌테레프탈레이트(polyethyleneterephth alate)인 표시장치.
제15 항에 있어서,

표시제어의 초기 설정 데이터를 포함하는 시스템 인터페이스 정보가 상기 호스트 시스템으로부터 공급되는 플렉시블 배선기판 상의 배선의 도중(途中)에, 상기 표시 제어의 초기 설정 데이터가 기록가능하게 되는 불휘발성 메모리를 갖는 표시장치.
제18 항에 있어서,

상기 제1 반도체 집적회로는 호스트 시스템으로부터 시스템 인터페이스 정보를 수취하는 호스트 인터페이스 모드로서, SPI에 의한 시리얼 입력 인터페이스 모드와 SPI에 의한 메모리 액세스 인터페이스 모드를 선택가능한 표시장치.
제15 항에 있어서,

상기 제1 반도체 집적회로는, 상기 제1 화합물 배선패턴에 접속하는 제1 외부 인터페이스 회로, 상기 제1 외부 인터페이스 회로로부터 공급되는 처리 데이터에 근거하여 상기 신호전극을 구동하는 구동회로, 상기 초기 설정 데이터를 유지하는 것이 가능한 기억회로, 상기 기억회로가 유지하는 초기 설정 데이터에 근거하여 상기 구동회로의 동작을 제어하는 제어회로, 및 상기 제1 반도체 집적회로의 외부단자로서 제1 인터페이스 단자군과 한 쌍의 제2 인터페이스 단자군을 가지는 제2 외부 인터페이스 회로를 갖고,

상기 소정의 하나의 제1 반도체 집적회로의 상기 제2 외부 인터페이스 회로에는, 상기 제2 화합물 배선패턴으로부터 제1 인터페이스 단자군에 입력한 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 시스템 인터페이스 정보를 상기 제2 인터페이스 단자군으로부터 상기 제3 화합물 배선패턴으로 출력하는 제1 초기 설정동작이 선택되고,

그 외의 제1 반도체 집적회로의 상기 제2 외부 인터페이스 회로에는, 상기 제3 화합물 배선패턴으로부터 한쪽의 상기 제2 인터페이스 단자군에 입력된 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 시스템 인터페이스 정보를 다른 한쪽의 상기 제2 인터페이스 단자군으로부터 상기 제3 화합물 배선패턴으로 출력하는 제2 초기 설정동작이 선택되는 표시장치.
제20 항에 있어서,

상기 제1 반도체 집적회로는, 외부단자인 제1 모드 단자를 갖고,

상기 제2 외부 인터페이스 회로는, 상기 제1 모드 단자 상태에 따라서, 상기 제1 초기 설정동작 또는 상기 제2 초기 설정동작을 선택하는 표시장치.
제21 항에 있어서,

상기 제2 외부 인터페이스 회로는, 상기 한 쌍의 제2 인터페이스 단자군으로서 제1 확장용 인터페이스 단자군 및 제2 확장용 인터페이스 단자군을 구비하고,

상기 제1 초기 설정동작이 선택된 제1 반도체 집적회로의 상기 제1 확장용 인터페이스 단자군 및 제2 확장용 인터페이스 단자군은, 함께 상기 제3 화합물 배선패턴에 상기 시스템 인터페이스 정보를 출력하는 표시장치.
제22 항에 있어서,

하나의 상기 제1 반도체 집적회로가 갖는 제1 확장용 인터페이스 단자군과 제2 확장용 인터페이스 단자군의 각각에 접속되는 상기 제3 화합물 배선패턴은, 해 당 제1 확장용 인터페이스 단자군과 제2 확장용 인터페이스 단자군의 사이에서 분단되어 있는 표시장치.
제22 항에 있어서,

상기 제1 반도체 집적회로는, 외부단자인 제2 모드 단자를 갖고,

상기 제2 초기 설정동작이 선택된 제1 반도체 집적회로는,

상기 제2 초기 설정동작에 있어서, 상기 제2 모드 단자 상태에 따라서, 상기 제1 확장용 인터페이스 단자군으로부터 시스템 인터페이스 정보를 입력하며, 또한 입력한 시스템 인터페이스 정보를 상기 제2 확장용 인터페이스 단자군으로부터 출력하는 상태, 또는

상기 제2 확장용 인터페이스 단자군으로부터 시스템 인터페이스 정보를 입력하고, 또한 입력한 시스템 인터페이스 정보를 상기 제1 확장용 인터페이스 단자군으로부터 출력하는 상태를 선택하는 표시장치.
가시광 투과성을 가지는 제1 내지 제3 화합물 배선패턴을 가지며 영상 표시부가 구성된 패널 기판에, 상기 영상 표시부를 제어하는 복수의 제어용 반도체 집적회로가 설치되고, 상기 제어용 반도체 집적회로는 상기 화합물 배선패턴을 통하여 호스트 시스템에 접속가능하게 되는 표시장치에 있어서,

상기 제1 화합물 배선패턴은 상기 호스트 시스템으로부터 공급되는 제어 데이터를 받고, 해당 제1 화합물 배선패턴은 상기 각각의 제어용 반도체 집적회로에 병렬적으로 결합되며, 상기 제2 화합물 배선패턴은 상기 호스트 시스템으로부터 초기 설정 데이터를 포함하는 시스템 인터페이스 정보를 받고, 해당 제2 화합물 배선패턴은 소정의 하나의 제어용 반도체 집적회로에 결합되며, 상기 제3 화합물 배선패턴은 복수의 제어용 반도체 집적회로를 직렬적으로 접속하고, 상기 소정의 하나의 제어용 반도체 집적회로가 수취(受取)한 시스템 인터페이스 정보는 상기 제3 화합물 배선패턴을 통하여 그 외의 제어용 반도체 집적회로에 직렬적으로 공급되는 표시장치.
제25 항에 있어서,

상기 가시광 투과성을 가지는 화합물 배선패턴은 ITO 배선패턴인 표시장치.
제26 항에 있어서,

상기 패널 기판은 유리 또는 폴리에틸렌테레프탈레이트인(polyethylenetere phthalate) 표시장치.
제25 항에 있어서,

상기 제어용 반도체 집적회로는,

상기 제1 화합물 배선패턴에 접속하는 제1 외부 인터페이스 회로,

상기 제1 외부 인터페이스 회로로부터 공급되는 제어 데이터를 처리하는 처리회로,

상기 초기 설정 데이터를 유지하는 것이 가능한 기억회로,

상기 기억회로가 유지하는 초기 설정 데이터에 근거하여 상기 처리회로의 동작을 제어하는 제어회로, 및

상기 제어용 반도체 집적회로의 외부단자로서 제1 인터페이스 단자군과 한 쌍의 제2 인터페이스 단자군을 가지는 제2 외부 인터페이스 회로를 갖고,

상기 소정의 하나의 제어용 반도체 집적회로의 상기 제2 외부 인터페이스 회로에는, 상기 제2 화합물 배선패턴으로부터 제1 인터페이스 단자군에 입력한 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 시스템 인터페이스 정보를 상기 제2 인터페이스 단자군으로부터 상기 제3 화합물 배선패턴으로 출력하는 제1 초기 설정동작이 선택되며,

그 외의 제어용 반도체 집적회로의 상기 제2 외부 인터페이스 회로에는, 상기 제3 화합물 배선패턴으로부터 한쪽의 상기 제2 인터페이스 단자군에 입력된 시스템 인터페이스 정보에 포함되는 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 시스템 인터페이스 정보를 다른 한쪽의 상기 제2 인터페이스 단자군으로부터 상기 제3 화합물 배선패턴으로 출력하는 제2 초기 설정동작이 선택되는 표시장치.
제28 항에 있어서,

상기 제어용 반도체 집적회로는, 외부단자인 제1 모드 단자를 갖고,

상기 제2 외부 인터페이스 회로는, 상기 제1 모드 단자 상태에 따라서, 상기 제1 초기 설정동작 또는 상기 제2 초기 설정동작이 선택되는 표시장치.
제29 항에 있어서,

상기 제2 외부 인터페이스 회로는, 상기 한 쌍의 제2 인터페이스 단자군으로서 제1 확장용 인터페이스 단자군 및 제2 확장용 인터페이스 단자군을 구비하고,

상기 제1 초기 설정동작이 선택된 상기 소정의 하나의 제어용 반도체 집적회로의 상기 제1 확장용 인터페이스 단자군 및 제2 확장용 인터페이스 단자군은, 함께 상기 제3 화합물 배선패턴으로 상기 시스템 인터페이스 정보를 출력하는 표시장치.
제30 항에 있어서,

하나의 상기 제어용 반도체 집적회로가 가지는 상기 제1 확장용 인터페이스 단자군과 상기 제2 확장용 인터페이스 단자군의 각각에 접속되는 상기 제3 화합물 배선패턴은, 해당 제1 확장용 인터페이스 단자군과 제2 확장용 인터페이스 단자군과의 사이에서 분단되어 있는 표시장치.
제30 항에 있어서,

상기 제어용 반도체 집적회로는, 외부단자인 제2 모드 단자를 갖고,

상기 제어용 반도체 집적회로는,

상기 제2 초기 설정동작에 있어서, 상기 제2 모드 단자 상태에 따라서, 상기 제1 확장용 인터페이스 단자군으로부터 시스템 인터페이스 정보를 입력하며, 또한 입력한 시스템 인터페이스 정보를 상기 제2 확장용 인터페이스 단자군으로부터 출력하는 상태, 또는

상기 제2 확장용 인터페이스 단자군으로부터 시스템 인터페이스 정보를 입력하고, 또한 입력한 시스템 인터페이스 정보를 상기 제1 확장용 인터페이스 단자군으로부터 출력하는 상태를 선택하는 표시장치.
제1 내지 제3 배선패턴을 가지는 기판에, 복수의 제어용 반도체 집적회로가 설치되고, 상기 제어용 반도체 집적회로는 상기 제1 내지 제3 배선패턴을 통하여 초기 설정 데이터와 처리 데이터가 호스트 시스템으로부터 공급가능하게 되는 전자회로에 있어서,

상기 제1 배선패턴은 상기 호스트 시스템으로부터 공급되는 처리 데이터를 받고, 해당 제1 배선패턴은 상기 각각의 제어용 반도체 집적회로에 병렬적으로 결합되며, 상기 제2 배선패턴은 상기 호스트 시스템으로부터 초기 설정 데이터를 받고, 해당 제2 배선패턴은 소정의 하나의 제어용 반도체 집적회로에 결합되며, 상기 제3 배선패턴은 복수의 제어용 반도체 집적회로를 직렬적으로 접속하고, 상기 소정의 하나의 제어용 반도체 집적회로가 수취한 초기 설정 데이터는 상기 제3 배선패턴을 통하여 그 외의 제어용 반도체 집적회로에 직렬적으로 공급되는 전자회로.
제33 항에 있어서,

상기 배선패턴은 ITO 배선패턴인 전자회로.
제34 항에 있어서,

상기 기판은 유리 또는 폴리에틸렌테레프탈레이트인 전자회로.
제33 항에 있어서,

상기 제어용 반도체 집적회로는,

상기 제1 배선패턴에 접속하는 제1 외부 인터페이스 회로,

상기 제1 외부 인터페이스 회로로부터 공급되는 처리 데이터를 처리하는 처리회로,

상기 초기 설정 데이터를 유지하는 것이 가능한 기억회로,

상기 기억회로가 유지하는 초기 설정 데이터에 근거하여 상기 처리회로의 동작을 제어하는 제어회로, 및

상기 제어용 반도체 집적회로의 외부단자로서 제1 인터페이스 단자군과 한 쌍의 제2 인터페이스 단자군을 가지는 제2 외부 인터페이스 회로를 갖고,

상기 소정의 하나의 제어용 반도체 집적회로의 상기 제2 외부 인터페이스 회로에는, 상기 제2 배선패턴으로부터 제1 인터페이스 단자군에 입력한 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 초기 설정 데이터를 상기 제2 인터페이스 단자군으로부터 상기 제3 배선패턴으로 출력하는 제1 초기 설정동작이 선택되며,

그 외의 제어용 반도체 집적회로의 상기 제2 외부 인터페이스 회로에는, 상기 제3 배선패턴으로부터 한쪽의 상기 제2 인터페이스 단자군에 입력된 초기 설정 데이터를 상기 기억회로에 기록함과 동시에 해당 초기 설정 데이터를 다른 한쪽의 상기 제2 인터페이스 단자군으로부터 상기 제3 배선패턴으로 출력하는 제2 초기 설정동작이 선택되는 전자회로.
제36 항에 있어서,

상기 제어용 반도체 집적회로는, 외부단자인 제1 모드 단자를 갖고,

상기 제2 외부 인터페이스 회로는, 상기 제1 모드 단자 상태에 따라서, 상기 제1 초기 설정동작 또는 상기 제2 초기 설정동작을 선택하는 전자회로.
제37 항에 있어서,

상기 제2 외부 인터페이스 회로는, 상기 한 쌍의 제2 인터페이스 단자군으로서 제1 확장용 인터페이스 단자군 및 제2 확장용 인터페이스 단자군을 구비하고,

상기 제1 초기 설정동작이 선택된 상기 소정의 하나의 제어용 반도체 집적회로의 상기 제1 확장용 인터페이스 단자군 및 제2 확장용 인터페이스 단자군은, 함께 상기 제3 배선패턴으로 상기 시스템 인터페이스 정보를 출력하는 전자회로.
제38 항에 있어서,

하나의 상기 제어용 반도체 집적회로가 가지는 제1 확장용 인터페이스 단자 군과 제2 확장용 인터페이스 단자군의 각각에 접속되는 상기 제3 배선패턴은, 해당 제1 확장용 인터페이스 단자군과 제2 확장용 인터페이스 단자군의 사이에서 분단되어 있는 전자회로.
제39 항에 있어서,

상기 제어용 반도체 집적회로는 외부단자인 제2 모드 단자를 갖고,

상기 제어용 반도체 집적회로는,

상기 제2 초기 설정동작에 있어서 상기 제2 모드 단자 상태에 따라서, 상기 제1 확장용 인터페이스 단자군으로부터 초기 설정 데이터를 입력하며, 또한 입력한 초기 설정 데이터를 상기 제2 확장용 인터페이스 단자군으로부터 출력하는 상태, 또는

상기 제2 확장용 인터페이스 단자군으로부터 초기 설정 데이터를 입력하고, 또한 입력한 초기 설정 데이터를 상기 제1 확장용 인터페이스 단자군으로부터 출력하는 상태를 선택하는 전자회로.