JP3671237B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3671237B2 JP3671237B2 JP36856197A JP36856197A JP3671237B2 JP 3671237 B2 JP3671237 B2 JP 3671237B2 JP 36856197 A JP36856197 A JP 36856197A JP 36856197 A JP36856197 A JP 36856197A JP 3671237 B2 JP3671237 B2 JP 3671237B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- signal
- drive circuit
- driver
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、映像等を表示する表示装置に関する。
【０００２】
【従来の技術】
従来の表示装置として、図３〜５に示す液晶表示装置が知られている。この液晶表示装置は、図３に示すように、コントロール基板１とガラス基板２、及びこの両基板１、２に両端部を接続されたＦＰＣ（flexible printed circuit）３とを有している。コントロール基板１には、色処理・反転回路４、タイミング発生回路５、及びこのタイミング発生回路５に接続された対向電極駆動回路６が配置されている。
【０００３】
ガラス基板２には、ソースドライバ７とゲートドライバ８とがＣＯＧ（chip on glass）実装されているとともに、これら両ドライバ７、８により駆動されるＴＦＴパネル９が配置されている。そして、ソースドライバ７は、ＦＰＣ３を介して色処理・反転回路４とタイミング発生回路５とに接続され、ゲートドライバ８は、ＦＰＣ３を介してタイミング発生回路５に接続されている。
【０００４】
前記ＴＦＴパネル９は、図４に示すように、下部のトランジスタ生成基板１０とこのトランジスタ生成基板１０に対向する対向ガラス基板１１とを有している。対向ガラス基板１１側に配置されたＶＣＯＭ（対向電極駆動信号）配線１６と、トランジスタ生成基板１０側に配置されたＣＳ（コンデンサ駆動信号）配線１７とは、接続クロスポイント１２にて結合されＦＰＣ３を介して対向電極駆駆動回路６に接続されている。
【０００５】
すなわち、ＴＦＴパネル９における１画素には、前記両ドライバ７、８からの配線の他に、図５に示すように蓄積コンデンサへの配線ＣＳと対向電極への配線ＶＣＯＭとが必要であり、一方の配線ＣＳはトランジスタ生成基板１０の上面に設けられ、他方の配線ＶＣＯＭは対向ガラス基板１１の下面に設けられる。また、通常ＶＣＯＭとＣＳは同一の信号が用いられており、したがって図４をもって前述したように、ＣＳ配線１７とＶＣＯＭ配線１６とは、接続クロスポイイント１２にて結合されている。
【０００６】
かかる構成において、色処理・反転回路４は入力されるビデオ信号をＲＧＢの映像データに変換するとともに、反転処理して交流化し、タイミング発生回路５は、同期信号Ｃ−ＳＹＮＣの同期をとって動作し制御信号を生成出力する。これにより、ソースドライバ７には色処理・反転回路４からのＲＧＢ信号とタイミング発生回路５からの制御信号とからなるソースドライバ制御信号ａが供給され、ゲートドライバ８にはタイミング発生回路からゲートドライバ制御信号ｂが供給される。また、対向電極駆動回路６には、タイミング発生回路５からＶＣＯＭ作成用信号ｄが供給され、これに応答して対向電極駆動回路６は対向電極駆動信号ｃを生成出力する。この対向電極駆動信号ｃは、接続クロスポイント１２を介してＣＳ配線１７とＶＣＯＭ配線１６とに供給されて、コンデンサ駆動信号ＣＳ及び対向電極駆動信号ＶＣＯＭとして機能する。
【０００７】
【発明が解決しようとする課題】
しかしながら、かかる従来の液晶表示装置にあっては、図３に示したように、両ドライバ７、８とタイミング発生回路５とが別のＬＳＩで構成されているとともに、タイミング発生回路５がコントロール基板１に配置され、両ドライバ７、８がガラス基板２に配置されている。したがって、コントロール基板１には、タイミング発生回路５を構成するタイミング発生ＬＳＩ等の実装面積が必要となり、その結果基板が大型化してしまう。
【０００８】
また、コントロール基板１とガラス基板２との間に、ＦＰＣ３を介して多数の制御信号線を接続する必要がある。すなわち、コントロール基板１からＦＰＣ３を介してガラス基板２上に入力される信号は、前記ソースドライバ制御信号ａとして、少なくともクロック信号ＭＣＬＫ、スタート信号ＳＲＴ、クリア信号ＣＬＲ、出力イネーブルＯＥ、及び各映像信号Ｒ，Ｇ，Ｂの７種であり、まずは７本の信号線が必要となる。また、ゲートドライバ制御信号ｂとして、ゲートクロックＧＰＣＫ、ゲートスタート信号ＧＳＲＴ、ゲート出力イネーブルＧＲＥＳの３種であり、３本の信号線が必要となる。さらに、対向電極駆動信号（ＶＣＯＭ）ｄ用の信号線も必要となることから、少なくとも計１１本の信号線が必要となる。したがって、かかる多数の信号線の配線が不可欠となることにより、製造工程の長大化及びコスト増を招いてしまう。
【０００９】
さらに、これらコントロール基板１側から多数の制御信号が、該コントロール基板１、ＦＰＣ３及びガラス基板２上の配線で引き回されることから、遅延量が信号間でばらついてしまい、その結果、液晶表示装置の表示性能が劣化し、場合によっては誤作動が生じてしまう。
【００１０】
本発明は、このような従来の課題に鑑みてなされたものであり、制御基板を小型化し得るととも製造工程の短縮化とコストの低減を図ることができ、さらには表示性能の向上を図ることのできる表示装置を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
前記課題を解決するために請求項１記載の発明にあっては、所定のタイミングで動作するドライブ回路と、このドライブ回路により駆動されて表示動作する表示パネルとを備えた表示装置において、前記ドライブ回路の動作タイミングを制御する制御手段を当該ドライブ回路に設け、前記ドライブ回路は、前記表示パネルの走査線を駆動するゲートドライバと信号線を駆動するソースドライバとで構成され、いずれか一方のドライバに前記制御手段を設けるとともに、他方のドライバに該制御手段からの制御信号を供給するようにしたものである。したがって、他の回路からドライブ回路にその動作タイミングを制御するための制御信号を供給する必要がなく、該制御信号を供給するための配線が不要となるとともに、他の回路の規模を縮小し得る。
【００１２】
また、請求項２記載の発明にあっては、所定のタイミングで動作するドライブ回路と、このドライブ回路により駆動されて表示動作する表示パネルとを備え、前記ドライブ回路が前記表示パネルの構成部材に配置された表示装置において、前記表示パネルの構成部材に、前記ドライブ回路の動作タイミングを制御する制御手段を設け、前記ドライブ回路は、前記表示パネルの走査線を駆動するゲートドライバと信号線を駆動するソースドライバとで構成され、いずれか一方のドライバに前記制御手段を設けるとともに、他方のドライバに該制御手段からの制御信号を供給するようにしたものである。したがって、他の回路から表示パネルの構成部材にドライブ回路の動作タイミングを制御するための制御信号を供給する必要がなく、該制御信号を供給するための配線が不要となるとともに、他の回路の規模を縮小し得る。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図に従って説明する。すなわち、本実施の形態にかかる液晶表示装置は、図１に示すように、コントロール基板１とガラス基板２、及びこの両基板１、２に両端部を接続されたＦＰＣ３とを有している。コントロール基板１には、ビデオ信号を映像データに変換し反転処理する色処理・反転回路４、所定周波数のクロック信号を生成出力するクロック作成回路１３、及び対向電極駆動回路６が配置されている。
【００１７】
ガラス基板２には、ソースドライバ１４とゲートドライバ８とがＣＯＧ実装されているとともに、これら両ドライバ８、１４により駆動されるＴＦＴパネル９が配置されている。また、ソースドライバ１４には、タイミング発生回路（ＴＧ）１５が内蔵されている。そして、ソースドライバ１４は、第１配線１８にて、ＦＰＣ３を介して、色処理・反転回路４とクロック作成回路１３とに接続されているとともに、第２配線１９にて対向電極駆動回路６に接続されている。
【００１８】
前記ＴＦＴパネル９は、図２に示すように、下部のトランジスタ生成基板１０とこのトランジスタ生成基板１０に対向する上部の対向ガラス基板１１とを有している。この対向ガラス基板１１の下面には、ＶＣＯＭ（対向電極駆動信号）配線１６が配設され、トランジスタ生成基板１０の上面には、ＣＳ（コンデンサ駆動信号）配線１７と第３配線２０、及び第４配線２１が配設されている。
【００１９】
ＶＣＯＭ配線１６の一端部１６ａは、トランジスタ生成基板１０の上面から立ち上がる第１接続クロスポイント２２にて、前記第４配線２１及びＦＰＣ３を介して対向電極駆動回路６に接続されている。また、ＶＣＯＭ配線１６の他端部１６ｂは、対向ガラス基板１１の下面から立ち下がる第２接続クロスポイント２１にて、ＣＳ配線１７の対応する他端部１７ｂに接続されている。さらに、前記第３配線２２は、その一端部がソースドライバ１４に他端部がゲートドライバ８に各々接続されている。
【００２０】
かかる構成において、色処理・反転回路４は入力されるビデオ信号をＲＧＢの映像データに変換するとともに、反転処理して交流化する。この交流化された映像データＲＧＢと同期信号Ｃ−ＳＹＮＣ、及びクロック作成回路１３から生成されたクロック信号とは、第１配線１８よりソースドライバ制御信号ａとしソースドライバ１４に供給される。
【００２１】
すると、ソースドライバ７がこのソースドライバ制御信号ａに基づき動作するとともに、内蔵されているタイミング発生回路１５が動作し、ソースドライバ１４からは、第２配線１９を介して対向電極駆動回路６にＶＣＯＭ作成用信号ｄが供給され、かつ第３配線２０を介してゲートドライバ８にゲートドライバ制御信号ｂが供給される。
【００２２】
前記ＶＣＯＭ作成用信号ｄが供給されると、対向電極駆動回路６はこれに応答して、対向電極駆動信号ｃを生成出力する。この対向電極駆動信号ｃは、第１接続クロスポイント２２を介してＣＳ配線１７に供給された後、第２接続クロスポイント２３介してＶＣＯＭ配線１６とに供給されて、コンデンサ駆動信号ＣＳ及び対向電極駆動信号ＶＣＯＭとして機能する。
【００２３】
ここで、タイミング発生回路１５は、ガラス基板２側のソースドライバ１４に内蔵されていることから、従来のようにコントロール基板１にタイミング発生ＬＳＩを配置する必要はない。よって、コントロール基板１にこれらの実装面積を確保する必要がなく、その結果基板を小型化して撮像装置の小型化を促進することができる。
【００２４】
また、タイミング発生回路１５がガラス基板２側に配置されることから、コントロール基板１とガラス基板２との間に必要な制御信号線が減少する。すなわち、コントロール基板１からＦＰＣ３を介してガラス基板２上に入力される信号としては、色処理・反転回路４からの各映像信号Ｒ，Ｇ，Ｂ、クロック作成回路１３からのクロック入力ＣＫ，同期信号Ｃ−ＳＹＮＣ，ＶＣＯＭ作成用信号ＦＲＰ（信号ｄ），及び対向電極駆動信号ＶＣＯＭ（信号ｃ）の７種であり計７本の信号線があればよい。よって、コントロール基板１とガラス基板２との間に必要な制御信号線が減少し、これに伴って、製造工程の短縮化及びコストの低減を図ることができる。
【００２５】
しかも、図２（Ｂ）に明示したように、対向電極駆動回路６に接続される第４配線２１を、第１接続クロスポイント２２にてＶＣＯＭ配線１６の一端部１６ａに接続し、ＶＣＯＭ配線１６の他端部１６ｂを、第２接続クロスポイント２３にてＣＳ配線１７の対応する他端部１７ｂに接続させるようにした。よって、ソースドライバ１４とゲートドライバ８とを接続する第３配線２０を設けても、この第３配線２０が同一平面上でＣＳ配線１７と交差することはない。
【００２６】
つまり、図４（Ｂ）に示した従来構造において、ソースドライバ１４とゲートドライバ８とを接続する第３配線２０を設けたとすると、この第３配線２０がトランジスタ生成基板１０上でＣＳ配線１７と平面交差することとなる。したがって、両者を一層で配線することができず、多層にする必要が生ずるとともに、多層にした場合には信号間のクロストークにより、表示性能が劣化し、場合によっては誤作動が生ずる。
【００２７】
しかし、前述のように本実施の形態によれば、ソースドライバ１４とゲートドライバ８とを接続する第３配線２０を設けても、この第３配線２０が同一平面上でＣＳ配線１７と交差することはないことから、多層にする必要はなく、よって、クロストークによる表示性能の劣化や誤作動が生ずることもない。したがって、トランジスタ生成基板１０上にソースドライバ１４とゲートドライバ８とを接続する第３配線２０を設けつつ、クロストークによる表示性能の劣化や誤作動を未然に防止することが可能となる。
【００２８】
【発明の効果】
以上説明したように本発明は、表示パネルを駆動するドライブ回路の動作タイミングを制御する制御手段を当該ドライブ回路に設け、あるいはドライブ回路が配置された表示パネルの構成部材に、該ドライブ回路の動作タイミングを制御する制御手段を設けるようにした。よって、表示パネルを制御するコントロール基板への実装部品及び実装面積を減少させてその小型化を図ることができるとともに、コントロール基板と表示パネル間に配線される信号線の数を減少させることができる。よって、製造工程の短縮化及びコストの低減を図ることができるのみならず、ドライブ回路の制御信号が遅延したり、遅延量が信号間でばらついてしまうこともなく、表示装置の表示性能を向上させることができる。
【００２９】
また、ゲートドライバとソースドライバのいずれか一方に制御手段を設けるとともに、他方のドライバに該制御手段からの制御信号を供給するようにした。よって、コントロール基板から両ドライバの動作タイミングを制御するたの制御信号を供給せずとも、両ドライバを精度よく所定の動作タイミングで動作させることができ、製造工程の短縮化及びコストの低減を図りつつ、表示装置の表示性能を向上させることができる。
【００３２】
【図面の簡単な説明】
【図１】本発明の一実施の形態を示すブロック回路図である。
【図２】（Ａ）はＴＦＴパネルの平面図、（Ｂ）は（Ａ）のＢ矢示図である。
【図３】従来の表示装置を示すブロック図である。
【図４】（Ａ）は同表示装置におけるＴＦＴパネルの平面図、（Ｂ）は（Ａ）のＢ矢示図である。
【図５】同表示装置における１画素の回路図である。
【符号の説明】
８ ゲートドライバ
９ ＴＦＴパネル
１４ ソースドライバ
１５ タイミング発生器
【発明の属する技術分野】
本発明は、映像等を表示する表示装置に関する。
【０００２】
【従来の技術】
従来の表示装置として、図３〜５に示す液晶表示装置が知られている。この液晶表示装置は、図３に示すように、コントロール基板１とガラス基板２、及びこの両基板１、２に両端部を接続されたＦＰＣ（flexible printed circuit）３とを有している。コントロール基板１には、色処理・反転回路４、タイミング発生回路５、及びこのタイミング発生回路５に接続された対向電極駆動回路６が配置されている。
【０００３】
ガラス基板２には、ソースドライバ７とゲートドライバ８とがＣＯＧ（chip on glass）実装されているとともに、これら両ドライバ７、８により駆動されるＴＦＴパネル９が配置されている。そして、ソースドライバ７は、ＦＰＣ３を介して色処理・反転回路４とタイミング発生回路５とに接続され、ゲートドライバ８は、ＦＰＣ３を介してタイミング発生回路５に接続されている。
【０００４】
前記ＴＦＴパネル９は、図４に示すように、下部のトランジスタ生成基板１０とこのトランジスタ生成基板１０に対向する対向ガラス基板１１とを有している。対向ガラス基板１１側に配置されたＶＣＯＭ（対向電極駆動信号）配線１６と、トランジスタ生成基板１０側に配置されたＣＳ（コンデンサ駆動信号）配線１７とは、接続クロスポイント１２にて結合されＦＰＣ３を介して対向電極駆駆動回路６に接続されている。
【０００５】
すなわち、ＴＦＴパネル９における１画素には、前記両ドライバ７、８からの配線の他に、図５に示すように蓄積コンデンサへの配線ＣＳと対向電極への配線ＶＣＯＭとが必要であり、一方の配線ＣＳはトランジスタ生成基板１０の上面に設けられ、他方の配線ＶＣＯＭは対向ガラス基板１１の下面に設けられる。また、通常ＶＣＯＭとＣＳは同一の信号が用いられており、したがって図４をもって前述したように、ＣＳ配線１７とＶＣＯＭ配線１６とは、接続クロスポイイント１２にて結合されている。
【０００６】
かかる構成において、色処理・反転回路４は入力されるビデオ信号をＲＧＢの映像データに変換するとともに、反転処理して交流化し、タイミング発生回路５は、同期信号Ｃ−ＳＹＮＣの同期をとって動作し制御信号を生成出力する。これにより、ソースドライバ７には色処理・反転回路４からのＲＧＢ信号とタイミング発生回路５からの制御信号とからなるソースドライバ制御信号ａが供給され、ゲートドライバ８にはタイミング発生回路からゲートドライバ制御信号ｂが供給される。また、対向電極駆動回路６には、タイミング発生回路５からＶＣＯＭ作成用信号ｄが供給され、これに応答して対向電極駆動回路６は対向電極駆動信号ｃを生成出力する。この対向電極駆動信号ｃは、接続クロスポイント１２を介してＣＳ配線１７とＶＣＯＭ配線１６とに供給されて、コンデンサ駆動信号ＣＳ及び対向電極駆動信号ＶＣＯＭとして機能する。
【０００７】
【発明が解決しようとする課題】
しかしながら、かかる従来の液晶表示装置にあっては、図３に示したように、両ドライバ７、８とタイミング発生回路５とが別のＬＳＩで構成されているとともに、タイミング発生回路５がコントロール基板１に配置され、両ドライバ７、８がガラス基板２に配置されている。したがって、コントロール基板１には、タイミング発生回路５を構成するタイミング発生ＬＳＩ等の実装面積が必要となり、その結果基板が大型化してしまう。
【０００８】
また、コントロール基板１とガラス基板２との間に、ＦＰＣ３を介して多数の制御信号線を接続する必要がある。すなわち、コントロール基板１からＦＰＣ３を介してガラス基板２上に入力される信号は、前記ソースドライバ制御信号ａとして、少なくともクロック信号ＭＣＬＫ、スタート信号ＳＲＴ、クリア信号ＣＬＲ、出力イネーブルＯＥ、及び各映像信号Ｒ，Ｇ，Ｂの７種であり、まずは７本の信号線が必要となる。また、ゲートドライバ制御信号ｂとして、ゲートクロックＧＰＣＫ、ゲートスタート信号ＧＳＲＴ、ゲート出力イネーブルＧＲＥＳの３種であり、３本の信号線が必要となる。さらに、対向電極駆動信号（ＶＣＯＭ）ｄ用の信号線も必要となることから、少なくとも計１１本の信号線が必要となる。したがって、かかる多数の信号線の配線が不可欠となることにより、製造工程の長大化及びコスト増を招いてしまう。
【０００９】
さらに、これらコントロール基板１側から多数の制御信号が、該コントロール基板１、ＦＰＣ３及びガラス基板２上の配線で引き回されることから、遅延量が信号間でばらついてしまい、その結果、液晶表示装置の表示性能が劣化し、場合によっては誤作動が生じてしまう。
【００１０】
本発明は、このような従来の課題に鑑みてなされたものであり、制御基板を小型化し得るととも製造工程の短縮化とコストの低減を図ることができ、さらには表示性能の向上を図ることのできる表示装置を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
前記課題を解決するために請求項１記載の発明にあっては、所定のタイミングで動作するドライブ回路と、このドライブ回路により駆動されて表示動作する表示パネルとを備えた表示装置において、前記ドライブ回路の動作タイミングを制御する制御手段を当該ドライブ回路に設け、前記ドライブ回路は、前記表示パネルの走査線を駆動するゲートドライバと信号線を駆動するソースドライバとで構成され、いずれか一方のドライバに前記制御手段を設けるとともに、他方のドライバに該制御手段からの制御信号を供給するようにしたものである。したがって、他の回路からドライブ回路にその動作タイミングを制御するための制御信号を供給する必要がなく、該制御信号を供給するための配線が不要となるとともに、他の回路の規模を縮小し得る。
【００１２】
また、請求項２記載の発明にあっては、所定のタイミングで動作するドライブ回路と、このドライブ回路により駆動されて表示動作する表示パネルとを備え、前記ドライブ回路が前記表示パネルの構成部材に配置された表示装置において、前記表示パネルの構成部材に、前記ドライブ回路の動作タイミングを制御する制御手段を設け、前記ドライブ回路は、前記表示パネルの走査線を駆動するゲートドライバと信号線を駆動するソースドライバとで構成され、いずれか一方のドライバに前記制御手段を設けるとともに、他方のドライバに該制御手段からの制御信号を供給するようにしたものである。したがって、他の回路から表示パネルの構成部材にドライブ回路の動作タイミングを制御するための制御信号を供給する必要がなく、該制御信号を供給するための配線が不要となるとともに、他の回路の規模を縮小し得る。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図に従って説明する。すなわち、本実施の形態にかかる液晶表示装置は、図１に示すように、コントロール基板１とガラス基板２、及びこの両基板１、２に両端部を接続されたＦＰＣ３とを有している。コントロール基板１には、ビデオ信号を映像データに変換し反転処理する色処理・反転回路４、所定周波数のクロック信号を生成出力するクロック作成回路１３、及び対向電極駆動回路６が配置されている。
【００１７】
ガラス基板２には、ソースドライバ１４とゲートドライバ８とがＣＯＧ実装されているとともに、これら両ドライバ８、１４により駆動されるＴＦＴパネル９が配置されている。また、ソースドライバ１４には、タイミング発生回路（ＴＧ）１５が内蔵されている。そして、ソースドライバ１４は、第１配線１８にて、ＦＰＣ３を介して、色処理・反転回路４とクロック作成回路１３とに接続されているとともに、第２配線１９にて対向電極駆動回路６に接続されている。
【００１８】
前記ＴＦＴパネル９は、図２に示すように、下部のトランジスタ生成基板１０とこのトランジスタ生成基板１０に対向する上部の対向ガラス基板１１とを有している。この対向ガラス基板１１の下面には、ＶＣＯＭ（対向電極駆動信号）配線１６が配設され、トランジスタ生成基板１０の上面には、ＣＳ（コンデンサ駆動信号）配線１７と第３配線２０、及び第４配線２１が配設されている。
【００１９】
ＶＣＯＭ配線１６の一端部１６ａは、トランジスタ生成基板１０の上面から立ち上がる第１接続クロスポイント２２にて、前記第４配線２１及びＦＰＣ３を介して対向電極駆動回路６に接続されている。また、ＶＣＯＭ配線１６の他端部１６ｂは、対向ガラス基板１１の下面から立ち下がる第２接続クロスポイント２１にて、ＣＳ配線１７の対応する他端部１７ｂに接続されている。さらに、前記第３配線２２は、その一端部がソースドライバ１４に他端部がゲートドライバ８に各々接続されている。
【００２０】
かかる構成において、色処理・反転回路４は入力されるビデオ信号をＲＧＢの映像データに変換するとともに、反転処理して交流化する。この交流化された映像データＲＧＢと同期信号Ｃ−ＳＹＮＣ、及びクロック作成回路１３から生成されたクロック信号とは、第１配線１８よりソースドライバ制御信号ａとしソースドライバ１４に供給される。
【００２１】
すると、ソースドライバ７がこのソースドライバ制御信号ａに基づき動作するとともに、内蔵されているタイミング発生回路１５が動作し、ソースドライバ１４からは、第２配線１９を介して対向電極駆動回路６にＶＣＯＭ作成用信号ｄが供給され、かつ第３配線２０を介してゲートドライバ８にゲートドライバ制御信号ｂが供給される。
【００２２】
前記ＶＣＯＭ作成用信号ｄが供給されると、対向電極駆動回路６はこれに応答して、対向電極駆動信号ｃを生成出力する。この対向電極駆動信号ｃは、第１接続クロスポイント２２を介してＣＳ配線１７に供給された後、第２接続クロスポイント２３介してＶＣＯＭ配線１６とに供給されて、コンデンサ駆動信号ＣＳ及び対向電極駆動信号ＶＣＯＭとして機能する。
【００２３】
ここで、タイミング発生回路１５は、ガラス基板２側のソースドライバ１４に内蔵されていることから、従来のようにコントロール基板１にタイミング発生ＬＳＩを配置する必要はない。よって、コントロール基板１にこれらの実装面積を確保する必要がなく、その結果基板を小型化して撮像装置の小型化を促進することができる。
【００２４】
また、タイミング発生回路１５がガラス基板２側に配置されることから、コントロール基板１とガラス基板２との間に必要な制御信号線が減少する。すなわち、コントロール基板１からＦＰＣ３を介してガラス基板２上に入力される信号としては、色処理・反転回路４からの各映像信号Ｒ，Ｇ，Ｂ、クロック作成回路１３からのクロック入力ＣＫ，同期信号Ｃ−ＳＹＮＣ，ＶＣＯＭ作成用信号ＦＲＰ（信号ｄ），及び対向電極駆動信号ＶＣＯＭ（信号ｃ）の７種であり計７本の信号線があればよい。よって、コントロール基板１とガラス基板２との間に必要な制御信号線が減少し、これに伴って、製造工程の短縮化及びコストの低減を図ることができる。
【００２５】
しかも、図２（Ｂ）に明示したように、対向電極駆動回路６に接続される第４配線２１を、第１接続クロスポイント２２にてＶＣＯＭ配線１６の一端部１６ａに接続し、ＶＣＯＭ配線１６の他端部１６ｂを、第２接続クロスポイント２３にてＣＳ配線１７の対応する他端部１７ｂに接続させるようにした。よって、ソースドライバ１４とゲートドライバ８とを接続する第３配線２０を設けても、この第３配線２０が同一平面上でＣＳ配線１７と交差することはない。
【００２６】
つまり、図４（Ｂ）に示した従来構造において、ソースドライバ１４とゲートドライバ８とを接続する第３配線２０を設けたとすると、この第３配線２０がトランジスタ生成基板１０上でＣＳ配線１７と平面交差することとなる。したがって、両者を一層で配線することができず、多層にする必要が生ずるとともに、多層にした場合には信号間のクロストークにより、表示性能が劣化し、場合によっては誤作動が生ずる。
【００２７】
しかし、前述のように本実施の形態によれば、ソースドライバ１４とゲートドライバ８とを接続する第３配線２０を設けても、この第３配線２０が同一平面上でＣＳ配線１７と交差することはないことから、多層にする必要はなく、よって、クロストークによる表示性能の劣化や誤作動が生ずることもない。したがって、トランジスタ生成基板１０上にソースドライバ１４とゲートドライバ８とを接続する第３配線２０を設けつつ、クロストークによる表示性能の劣化や誤作動を未然に防止することが可能となる。
【００２８】
【発明の効果】
以上説明したように本発明は、表示パネルを駆動するドライブ回路の動作タイミングを制御する制御手段を当該ドライブ回路に設け、あるいはドライブ回路が配置された表示パネルの構成部材に、該ドライブ回路の動作タイミングを制御する制御手段を設けるようにした。よって、表示パネルを制御するコントロール基板への実装部品及び実装面積を減少させてその小型化を図ることができるとともに、コントロール基板と表示パネル間に配線される信号線の数を減少させることができる。よって、製造工程の短縮化及びコストの低減を図ることができるのみならず、ドライブ回路の制御信号が遅延したり、遅延量が信号間でばらついてしまうこともなく、表示装置の表示性能を向上させることができる。
【００２９】
また、ゲートドライバとソースドライバのいずれか一方に制御手段を設けるとともに、他方のドライバに該制御手段からの制御信号を供給するようにした。よって、コントロール基板から両ドライバの動作タイミングを制御するたの制御信号を供給せずとも、両ドライバを精度よく所定の動作タイミングで動作させることができ、製造工程の短縮化及びコストの低減を図りつつ、表示装置の表示性能を向上させることができる。
【００３２】
【図面の簡単な説明】
【図１】本発明の一実施の形態を示すブロック回路図である。
【図２】（Ａ）はＴＦＴパネルの平面図、（Ｂ）は（Ａ）のＢ矢示図である。
【図３】従来の表示装置を示すブロック図である。
【図４】（Ａ）は同表示装置におけるＴＦＴパネルの平面図、（Ｂ）は（Ａ）のＢ矢示図である。
【図５】同表示装置における１画素の回路図である。
【符号の説明】
８ ゲートドライバ
９ ＴＦＴパネル
１４ ソースドライバ
１５ タイミング発生器
Claims (2)
- 所定のタイミングで動作するドライブ回路と、このドライブ回路により駆動されて表示動作する表示パネルとを備えた表示装置において、
前記ドライブ回路の動作タイミングを制御する制御手段を、当該ドライブ回路に設け、
前記ドライブ回路は、前記表示パネルの走査線を駆動するゲートドライバと信号線を駆動するソースドライバとで構成され、いずれか一方のドライバに前記制御手段を設けるとともに、他方のドライバに該制御手段からの制御信号を供給するようにしたことを特徴とする表示装置。 - 所定のタイミングで動作するドライブ回路と、このドライブ回路により駆動されて表示動作する表示パネルとを備え、前記ドライブ回路が前記表示パネルの構成部材に配置された表示装置において、
前記表示パネルの構成部材に、前記ドライブ回路の動作タイミングを制御する制御手段を設け、
前記ドライブ回路は、前記表示パネルの走査線を駆動するゲートドライバと信号線を駆動するソースドライバとで構成され、いずれか一方のドライバに前記制御手段を設けるとともに、他方のドライバに該制御手段からの制御信号を供給するようにしたことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36856197A JP3671237B2 (ja) | 1997-12-26 | 1997-12-26 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36856197A JP3671237B2 (ja) | 1997-12-26 | 1997-12-26 | 表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005042132A Division JP4111197B2 (ja) | 2005-02-18 | 2005-02-18 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11194713A JPH11194713A (ja) | 1999-07-21 |
| JP3671237B2 true JP3671237B2 (ja) | 2005-07-13 |
Family
ID=18492148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36856197A Expired - Fee Related JP3671237B2 (ja) | 1997-12-26 | 1997-12-26 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3671237B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3618086B2 (ja) | 2000-07-24 | 2005-02-09 | シャープ株式会社 | 複数の列電極駆動回路および表示装置 |
| US7098901B2 (en) | 2000-07-24 | 2006-08-29 | Sharp Kabushiki Kaisha | Display device and driver |
| KR100511349B1 (ko) * | 2001-12-29 | 2005-08-31 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 |
| KR100787916B1 (ko) * | 2002-03-11 | 2007-12-24 | 삼성전자주식회사 | 액정 표시 장치 |
| TWI331743B (en) * | 2005-03-11 | 2010-10-11 | Chimei Innolux Corp | Driving system in a liquid crystal display |
| TWI292569B (en) | 2005-03-11 | 2008-01-11 | Himax Tech Ltd | Chip-on-glass liquid crystal display and transmission method thereof |
| TWI304563B (en) * | 2005-03-11 | 2008-12-21 | Himax Tech Inc | Apparatus and method for generating gate control signals of lcd |
| CN100388350C (zh) * | 2005-03-31 | 2008-05-14 | 奇景光电股份有限公司 | 液晶显示器的栅极控制信号产生装置及方法 |
| CN100416349C (zh) * | 2005-03-31 | 2008-09-03 | 奇景光电股份有限公司 | 采用玻璃覆晶封装的液晶显示器及其数据传输方法 |
| KR101117736B1 (ko) | 2010-02-05 | 2012-02-27 | 삼성모바일디스플레이주식회사 | 디스플레이 장치 |
-
1997
- 1997-12-26 JP JP36856197A patent/JP3671237B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11194713A (ja) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8373636B2 (en) | Driving method for display device | |
| US7834972B2 (en) | Display circuits | |
| US20030043100A1 (en) | Liquid crystal display and driving method thereof | |
| JP2004062201A (ja) | ゲートｐｃｂ及びｆｐｃがない液晶表示装置 | |
| JP4550334B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JP3638123B2 (ja) | 表示モジュール | |
| US20030030604A1 (en) | Liquid crystal display | |
| CN103366666A (zh) | 显示驱动架构及其信号传递方法、显示装置及其制造方法 | |
| JP3671237B2 (ja) | 表示装置 | |
| CN1940658B (zh) | 液晶显示器及其制造方法 | |
| TW505804B (en) | Liquid crystal display device | |
| JP2004109969A (ja) | 液晶表示装置 | |
| JP3811398B2 (ja) | 液晶表示装置及びフレキシブル基板 | |
| JP3593392B2 (ja) | 液晶表示装置 | |
| JP3875806B2 (ja) | 液晶表示装置 | |
| JP4111197B2 (ja) | 表示装置 | |
| JP2012042567A (ja) | 液晶表示装置および液晶モジュール | |
| JPH04333095A (ja) | 半導体装置 | |
| JP2001022287A (ja) | 平面表示装置 | |
| KR20010073679A (ko) | 분리형 인쇄 회로 기판들을 가지는 액정표시모듈 | |
| KR101174779B1 (ko) | 라인 온 글래스형 액정표시장치 | |
| KR101001421B1 (ko) | 액정표시장치 | |
| KR20060000113A (ko) | 액정표시장치 및 이의 구동방법 | |
| JPH0854638A (ja) | 液晶表示装置 | |
| JPH0792479A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |