JP4111197B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP4111197B2
JP4111197B2 JP2005042132A JP2005042132A JP4111197B2 JP 4111197 B2 JP4111197 B2 JP 4111197B2 JP 2005042132 A JP2005042132 A JP 2005042132A JP 2005042132 A JP2005042132 A JP 2005042132A JP 4111197 B2 JP4111197 B2 JP 4111197B2
Authority
JP
Japan
Prior art keywords
substrate
wiring
display device
signal
source driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005042132A
Other languages
English (en)
Other versions
JP2005227791A (ja
Inventor
実 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005042132A priority Critical patent/JP4111197B2/ja
Publication of JP2005227791A publication Critical patent/JP2005227791A/ja
Application granted granted Critical
Publication of JP4111197B2 publication Critical patent/JP4111197B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、映像等を表示する表示装置に関する。
従来の表示装置として、図3〜5に示す液晶表示装置が知られている。この液晶表示装置は、図3に示すように、コントロール基板1とガラス基板2、及びこの両基板1、2に両端部を接続されたFPC(flexible printed circuit)3とを有している。コントロール基板1には、色処理・反転回路4、タイミング発生回路5、及びこのタイミング発生回路5に接続された対向電極駆動回路6が配置されている。
ガラス基板2には、ソースドライバ7とゲートドライバ8とがCOG(chip on glass)実装されているとともに、これら両ドライバ7、8により駆動されるTFTパネル9が配置されている。そして、ソースドライバ7は、FPC3を介して色処理・反転回路4とタイミング発生回路5とに接続され、ゲートドライバ8は、FPC3を介してタイミング発生回路5に接続されている。
前記TFTパネル9は、図4に示すように、下部のトランジスタ生成基板10とこのトランジスタ生成基板10に対向する対向ガラス基板11とを有している。対向ガラス基板11側に配置されたVCOM(対向電極駆動信号)配線16と、トランジスタ生成基板10側に配置されたCS(コンデンサ駆動信号)配線17とは、接続クロスポイント12にて結合されFPC3を介して対向電極駆駆動回路6に接続されている。
すなわち、TFTパネル9における1画素には、前記両ドライバ7、8からの配線の他に、図5に示すように蓄積コンデンサへの配線CSと対向電極への配線VCOMとが必要であり、一方の配線CSはトランジスタ生成基板10の上面に設けられ、他方の配線VCOMは対向ガラス基板11の下面に設けられる。また、通常VCOMとCSは同一の信号が用いられており、したがって図4をもって前述したように、CS配線17とVCOM配線16とは、接続クロスポイイント12にて結合されている。
かかる構成において、色処理・反転回路4は入力されるビデオ信号をRGBの映像データに変換するとともに、反転処理して交流化し、タイミング発生回路5は、同期信号C−SYNCの同期をとって動作し制御信号を生成出力する。これにより、ソースドライバ7には色処理・反転回路4からのRGB信号とタイミング発生回路5からの制御信号とからなるソースドライバ制御信号aが供給され、ゲートドライバ8にはタイミング発生回路からゲートドライバ制御信号bが供給される。また、対向電極駆動回路6には、タイミング発生回路5からVCOM作成用信号dが供給され、これに応答して対向電極駆動回路6は対向電極駆動信号cを生成出力する。この対向電極駆動信号cは、接続クロスポイント12を介してCS配線17とVCOM配線16とに供給されて、コンデンサ駆動信号CS及び対向電極駆動信号VCOMとして機能する。
しかしながら、かかる従来の液晶表示装置にあっては、図3に示したように、両ドライバ7、8とタイミング発生回路5とが別のLSIで構成されているとともに、タイミング発生回路5がコントロール基板1に配置され、両ドライバ7、8がガラス基板2に配置されている。したがって、コントロール基板1には、タイミング発生回路5を構成するタイミング発生LSI等の実装面積が必要となり、その結果基板が大型化してしまう。
また、コントロール基板1とガラス基板2との間に、FPC3を介して多数の制御信号線を接続する必要がある。すなわち、コントロール基板1からFPC3を介してガラス基板2上に入力される信号は、前記ソースドライバ制御信号aとして、少なくともクロック信号MCLK、スタート信号SRT、クリア信号CLR、出力イネーブルOE、及び各映像信号R,G,Bの7種であり、まずは7本の信号線が必要となる。また、ゲートドライバ制御信号bとして、ゲートクロックGPCK、ゲートスタート信号GSRT、ゲート出力イネーブルGRESの3種であり、3本の信号線が必要となる。さらに、対向電極駆動信号(VCOM)d用の信号線も必要となることから、少なくとも計11本の信号線が必要となる。したがって、かかる多数の信号線の配線が不可欠となることにより、製造工程の長大化及びコスト増を招いてしまう。
さらに、これらコントロール基板1側から多数の制御信号が、該コントロール基板1、FPC3及びガラス基板2上の配線で引き回されることから、遅延量が信号間でばらついてしまい、その結果、液晶表示装置の表示性能が劣化し、場合によっては誤作動が生じてしまう。
本発明は、このような従来の課題に鑑みてなされたものであり、制御基板を小型化し得るととも製造工程の短縮化とコストの低減を図ることができ、さらには表示性能の向上を図ることのできる表示装置を提供することを目的とするものである。
前記課題を解決するために請求項1記載の発明にあっては、表示パネルの相対向する一方の基板上にゲートドライバ及びソースドライバが配置され、前記ゲートドライバ及び前記ソースドライバの動作タイミングを制御する制御手段が当該ソースドライバに設けられているとともに、前記ゲートドライバに前記制御手段からの制御信号が所定の接続配線を介して供給されることを特徴とする。
また、請求項2記載の発明にあっては、請求項1記載の発明において、前記接続配線は、前記一方の基板に形成されていることを特徴とする。
また、請求項3記載の発明にあっては、請求項1または2に記載の発明において、前記一方の基板に形成された所定の引回し配線と前記表示パネルの相対向する他方の基板に形成された所定の配線とを電気的に接続する第一及び第二の接続クロスポイントを備え、前記一方の基板に供給されるべき所定の信号を、前記第一の接続クロスポイントを介して前記他方の基板側に回り込ませた後、該他方の基板側から前記一方の基板へ第二の接続クロスポイントを介して供給するようにしたことを特徴とする。
また、請求項4記載の発明にあっては、請求項1から3の何れかに記載の発明において、前記ソースドライバは、前記一方の基板上の所定の端部にCOG実装され、前記ソースドライバがCOG実装される所定の端部側にFPCが配置されていることを特徴とする。
また、請求項5記載の発明にあっては、請求項4記載の発明において、前記ゲートドライバは、前記端部とは異なる前記一方の基板上の端部にCOG実装されていることを特徴とする。
また、請求項6記載の発明にあっては、請求項1から5の何れかに記載の発明において、前記制御手段は、タイミング発生回路からなることを特徴とする。
本発明によれば、制御基板を小型化し得るとともに製造工程の短縮化とコストの低減を図ることができ、さらには表示性能の向上を図ることができる。
以下、本発明の実施の形態を図に従って説明する。すなわち、本実施の形態にかかる液晶表示装置は、図1に示すように、コントロール基板1とガラス基板2、及びこの両基板1、2に両端部を接続されたFPC3とを有している。コントロール基板1には、ビデオ信号を映像データに変換し反転処理する色処理・反転回路4、所定周波数のクロック信号を生成出力するクロック作成回路13、及び対向電極駆動回路6が配置されている。
ガラス基板2には、ソースドライバ14とゲートドライバ8とがCOG実装されているとともに、これら両ドライバ8、14により駆動されるTFTパネル9が配置されている。また、ソースドライバ14には、タイミング発生回路(TG)15が内蔵されている。そして、ソースドライバ14は、第1配線18にて、FPC3を介して、色処理・反転回路4とクロック作成回路13とに接続されているとともに、第2配線19にて対向電極駆動回路6に接続されている。
前記TFTパネル9は、図2に示すように、下部のトランジスタ生成基板10とこのトランジスタ生成基板10に対向する上部の対向ガラス基板11とを有している。この対向ガラス基板11の下面には、VCOM(対向電極駆動信号)配線16が配設され、トランジスタ生成基板10の上面には、CS(コンデンサ駆動信号)配線17と第3配線20、及び第4配線21が配設されている。
VCOM配線16の一端部16aは、トランジスタ生成基板10の上面から立ち上がる第1接続クロスポイント22にて、前記第4配線21及びFPC3を介して対向電極駆動回路6に接続されている。また、VCOM配線16の他端部16bは、対向ガラス基板11の下面から立ち下がる第2接続クロスポイント21にて、CS配線17の対応する他端部17bに接続されている。さらに、前記第3配線22は、その一端部がソースドライバ14に他端部がゲートドライバ8に各々接続されている。
かかる構成において、色処理・反転回路4は入力されるビデオ信号をRGBの映像データに変換するとともに、反転処理して交流化する。この交流化された映像データRGBと同期信号C−SYNC、及びクロック作成回路13から生成されたクロック信号とは、第1配線18よりソースドライバ制御信号aとしソースドライバ14に供給される。
すると、ソースドライバ7がこのソースドライバ制御信号aに基づき動作するとともに、内蔵されているタイミング発生回路15が動作し、ソースドライバ14からは、第2配線19を介して対向電極駆動回路6にVCOM作成用信号dが供給され、かつ第3配線20を介してゲートドライバ8にゲートドライバ制御信号bが供給される。
前記VCOM作成用信号dが供給されると、対向電極駆動回路6はこれに応答して、対向電極駆動信号cを生成出力する。この対向電極駆動信号cは、第1接続クロスポイント22を介してCS配線17に供給された後、第2接続クロスポイント23介してVCOM配線16とに供給されて、コンデンサ駆動信号CS及び対向電極駆動信号VCOMとして機能する。
ここで、タイミング発生回路15は、ガラス基板2側のソースドライバ14に内蔵されていることから、従来のようにコントロール基板1にタイミング発生LSIを配置する必要はない。よって、コントロール基板1にこれらの実装面積を確保する必要がなく、その結果基板を小型化して撮像装置の小型化を促進することができる。
また、タイミング発生回路15がガラス基板2側に配置されることから、コントロール基板1とガラス基板2との間に必要な制御信号線が減少する。すなわち、コントロール基板1からFPC3を介してガラス基板2上に入力される信号としては、色処理・反転回路4からの各映像信号R,G,B、クロック作成回路13からのクロック入力CK,同期信号C−SYNC,VCOM作成用信号FRP(信号d),及び対向電極駆動信号VCOM(信号c)の7種であり計7本の信号線があればよい。よって、コントロール基板1とガラス基板2との間に必要な制御信号線が減少し、これに伴って、製造工程の短縮化及びコストの低減を図ることができる。
しかも、図2(B)に明示したように、対向電極駆動回路6に接続される第4配線21を、第1接続クロスポイント22にてVCOM配線16の一端部16aに接続し、VCOM配線16の他端部16bを、第2接続クロスポイント23にてCS配線17の対応する他端部17bに接続させるようにした。よって、ソースドライバ14とゲートドライバ8とを接続する第3配線20を設けても、この第3配線20が同一平面上でCS配線17と交差することはない。
つまり、図4(B)に示した従来構造において、ソースドライバ14とゲートドライバ8とを接続する第3配線20を設けたとすると、この第3配線20がトランジスタ生成基板10上でCS配線17と平面交差することとなる。したがって、両者を一層で配線することができず、多層にする必要が生ずるとともに、多層にした場合には信号間のクロストークにより、表示性能が劣化し、場合によっては誤作動が生ずる。
しかし、前述のように本実施の形態によれば、ソースドライバ14とゲートドライバ8とを接続する第3配線20を設けても、この第3配線20が同一平面上でCS配線17と交差することはないことから、多層にする必要はなく、よって、クロストークによる表示性能の劣化や誤作動が生ずることもない。したがって、トランジスタ生成基板10上にソースドライバ14とゲートドライバ8とを接続する第3配線20を設けつつ、クロストークによる表示性能の劣化や誤作動を未然に防止することが可能となる。
本発明の一実施の形態を示すブロック回路図である。 (A)はTFTパネルの平面図、(B)は(A)のB矢示図である。 従来の表示装置を示すブロック図である。 (A)は同表示装置におけるTFTパネルの平面図、(B)は(A)のB矢示図である。 同表示装置における1画素の回路図である。
符号の説明
8 ゲートドライバ
9 TFTパネル
14 ソースドライバ
15 タイミング発生器

Claims (6)

  1. 表示パネルの相対向する一方の基板上にゲートドライバ及びソースドライバが配置され、
    前記ゲートドライバ及び前記ソースドライバの動作タイミングを制御する制御手段が当該ソースドライバに設けられているとともに、前記ゲートドライバに前記制御手段からの制御信号が所定の接続配線を介して供給されることを特徴とする表示装置。
  2. 前記接続配線は、前記一方の基板に形成されていることを特徴とする請求項1記載の表示装置。
  3. 前記一方の基板に形成された所定の引回し配線と前記表示パネルの相対向する他方の基板に形成された所定の配線とを電気的に接続する第一及び第二の接続クロスポイントを備え、
    前記一方の基板に供給されるべき所定の信号を、前記第一の接続クロスポイントを介して前記他方の基板側に回り込ませた後、該他方の基板側から前記一方の基板へ第二の接続クロスポイントを介して供給するようにしたことを特徴とする請求項1または2に記載の表示装置。
  4. 前記ソースドライバは、前記一方の基板上の所定の端部にCOG実装され、
    前記ソースドライバがCOG実装される所定の端部側にFPCが配置されていることを特徴とする請求項1から3の何れかに記載の表示装置。
  5. 前記ゲートドライバは、前記端部とは異なる前記一方の基板上の端部にCOG実装されていることを特徴とする請求項4記載の表示装置。
  6. 前記制御手段は、タイミング発生回路からなることを特徴とする請求項1から5の何れかに記載の表示装置。
JP2005042132A 2005-02-18 2005-02-18 表示装置 Expired - Fee Related JP4111197B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005042132A JP4111197B2 (ja) 2005-02-18 2005-02-18 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005042132A JP4111197B2 (ja) 2005-02-18 2005-02-18 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP36856197A Division JP3671237B2 (ja) 1997-12-26 1997-12-26 表示装置

Publications (2)

Publication Number Publication Date
JP2005227791A JP2005227791A (ja) 2005-08-25
JP4111197B2 true JP4111197B2 (ja) 2008-07-02

Family

ID=35002492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005042132A Expired - Fee Related JP4111197B2 (ja) 2005-02-18 2005-02-18 表示装置

Country Status (1)

Country Link
JP (1) JP4111197B2 (ja)

Also Published As

Publication number Publication date
JP2005227791A (ja) 2005-08-25

Similar Documents

Publication Publication Date Title
US7193623B2 (en) Liquid crystal display and driving method thereof
US20080204434A1 (en) Display Device
JP2004062201A (ja) ゲートpcb及びfpcがない液晶表示装置
JP2006209109A (ja) 表示パネルアセンブリ及びこれを具備した表示装置
JP2008009429A (ja) 表示基板、及びそれを具備した表示装置
WO2017161729A1 (zh) 显示装置
JP2003157020A (ja) フレキシブル基板の実装方法および表示装置
JP2006023469A (ja) 駆動装置及び表示装置
JP3671237B2 (ja) 表示装置
JP4526415B2 (ja) 表示装置及び表示装置用ガラス基板
KR100831114B1 (ko) 액정 표시 장치
JP5512589B2 (ja) ドライバー集積回路チップの電源連結構造
JP4111197B2 (ja) 表示装置
JP6829379B2 (ja) 画像表示装置
JP2012042567A (ja) 液晶表示装置および液晶モジュール
WO2016158747A1 (ja) 部品実装用フレキシブル基板および表示装置
JP2776051B2 (ja) 半導体装置
CN112859461A (zh) 显示模组和具有该显示模组的显示装置
KR100952032B1 (ko) 표시장치
JP2009271303A (ja) 液晶表示装置
JP2007027387A (ja) 表示装置
JP2007293054A (ja) 平面表示装置
JP2006308648A (ja) 液晶表示装置
KR102039675B1 (ko) 액정표시장치
JP2007163847A (ja) 平面表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees