CN105336700A - 半导体器件的制备方法 - Google Patents

Abstract

本发明揭示了一种半导体器件的制备方法，包括：提供一半导体基底，所述半导体基底包括第一器件区以及第二器件区，所述第一器件区上形成有第一器件栅极结构，所述第二器件区上形成有第二器件栅极层；形成第一保护层，所述第一保护层至少覆盖所述第一器件栅极结构的上表面；选择性刻蚀所述第二器件栅极层，以形成第二器件栅极结构；制备第二保护层，所述第二保护层覆盖所述第二器件栅极结构以及第一器件栅极结构，并暴露出所述第一器件栅极结构上的第一保护层；去除所述第一器件栅极结构上的第一保护层；去除所述第二保护层。本发明的半导体器件的制备方法的工艺的可靠性高，可以提高器件的性能。

Description

半导体器件的制备方法

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体器件的制备方法。

背景技术

为了实现芯片的功能化，在半导体的制备工艺中，一片晶圆上往往具有多种器件，不同器件的制备工艺不同，所以需要将不同器件的制备工艺整合在同一制程(process)中，造成在同一制程中具有较多的工艺步骤，比如在同一制程中会进行多步沉积或刻蚀等工艺，从而对器件的功能造成影响。

例如，在嵌入式闪存(Embeddedflash)的制程中，需要在同一片晶圆上制备存储器件和逻辑器件。参考图1，在嵌入式闪存的结构中，半导体基底110包括存储器件区111以及逻辑器件区112，存储器件区111上形成有堆叠栅极结构130，堆叠栅极结构130包括层叠的第一栅极131以及第二栅极132。逻辑器件区112上形成有第二器件栅极层140，堆叠栅极结构130的厚度大于所述第二器件栅极层140的厚度。

在现有技术中，需要选择性刻蚀所述第二器件栅极层140，以制备逻辑器件。然而，由于堆叠栅极结构130的厚度大于第二器件栅极层140的厚度，在刻蚀所述第二器件栅极层140时，堆叠栅极结构130上的光阻(PR)的厚度小于第二器件栅极层140上的光阻(PR)的厚度，堆叠栅极结构130上的光阻(PR)很快被消耗掉，使得堆叠栅极结构130的上表面极易损伤，从而影响存储器件的性能。

发明内容

本发明的目的在于，提供一种可靠性高的半导体器件的制备方法，从而提高器件的性能。

为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：

提供一半导体基底，所述半导体基底包括第一器件区以及第二器件区，所述第一器件区上形成有第一器件栅极结构，所述第二器件区上形成有第二器件栅极层，所述第一器件栅极结构的厚度大于所述第二器件栅极层的厚度；

形成第一保护层，所述第一保护层至少覆盖所述第一器件栅极结构的上表面；

选择性刻蚀所述第二器件栅极层，以形成第二器件栅极结构；

制备第二保护层，所述第二保护层覆盖所述第二器件栅极结构以及第一器件栅极结构，并暴露出所述第一器件栅极结构上的第一保护层；

去除所述第一器件栅极结构上的第一保护层；以及

去除所述第二保护层。

可选的，所述第二保护层的材料为光阻。

可选的，采用灰化工艺去除所述第二保护层。

可选的，所述第一保护层的厚度大于等于

可选的，所述第一保护层的材料为氧化硅。

可选的，采用湿法刻蚀工艺去除所述第一保护层。

可选的，所述湿法刻蚀工艺的刻蚀液包括氢氟酸。

可选的，采用干法刻蚀工艺选择性刻蚀所述第二器件栅极层。

可选的，所述第一器件栅极结构包括在所述第一器件区上依次层叠的第一栅极、介质层以及第二栅极。

可选的，所述第一保护层还覆盖所述第二器件栅极层。

可选的，所述半导体器件的制备方法包括：

提供一半导体基底，所述半导体基底包括第一器件区以及第二器件区；

在所述第一器件区上形成所述第一栅极，并在所述第一栅极上形成所述介质层；

在所述半导体基底上形成一第二栅极层，所述第二栅极层覆盖所述介质层以及所述第二器件区；

在所述第二栅极层上形成一保护膜；

选择性刻蚀所述保护膜以及第二栅极层，以在所述介质层上形成层叠的所述第二栅极和所述第一保护层，并在所述第二器件区上形成层叠的所述第二器件栅极层和所述第一保护层。

与现有技术相比，本发明提供的半导体器件的制备方法具有以下优点：

在半导体器件的制备方法中，先制备一第一保护层，所述第一保护层至少覆盖所述第一器件栅极结构的上表面；然后再选择性刻蚀所述第二器件栅极层，在刻蚀所述第二器件栅极层的过程中，所述第一保护层保护所述第一器件栅极结构不受损伤，从而提供工艺的可靠性。

附图说明

图1为现有技术中的嵌入式闪存的示意图；

图2为本发明一实施例中半导体器件的制备方法的流程图；

图3至图12为本发明一实施例中半导体器件的制备方法中器件结构的示意图；

图13至图15为本发明另一实施例中半导体器件的制备方法中器件结构的示意图。

具体实施方式

下面将结合示意图对本发明的半导体器件的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明提供一种半导体器件的制备方法，包括如下步骤：

步骤S11，提供一半导体基底，所述半导体基底包括第一器件区以及第二器件区，所述第一器件区上形成有第一器件栅极结构，所述第二器件区上形成有第二器件栅极层，所述第一器件栅极结构的厚度大于所述第二器件栅极层的厚度；

步骤S12，形成第一保护层，所述第一保护层至少覆盖所述第一器件栅极结构的上表面；

步骤S13，选择性刻蚀所述第二器件栅极层，以形成第二器件栅极结构；

步骤S14，制备第二保护层，所述第二保护层覆盖所述第二器件栅极结构以及第一器件栅极结构，并暴露出所述第一器件栅极结构上的第一保护层；

步骤S15，去除所述第一器件栅极结构上的第一保护层；以及

步骤S16，去除所述第二保护层。

采用上述制备方法，不会损伤所述第一器件栅极结构，可以提高工艺的可靠性。

以下结合图2和图3至图12，具体说明本发明的半导体器件的制备方法。其中，图2为本发明一实施例中半导体器件的制备方法的流程图；图3至图12为本发明一实施例中半导体器件的制备方法中器件结构的示意图。

首先，如图2所示，进行步骤S11，提供一半导体基底，所述半导体基底包括第一器件区以及第二器件区，所述第一器件区上形成有第一器件栅极结构，所述第二器件区上形成有第二器件栅极层，所述第一器件栅极结构的厚度大于所述第二器件栅极层的厚度。在本实施例中，步骤S11包括多个子步骤，所述步骤S12可以结合在所述子步骤中一起进行。

具体的，如图3所示，进行子步骤S111，提供半导体基底210，所述半导体基底210包括第一器件区211以及第二器件区212。在本实施例中，所述半导体基底210用于制备嵌入式闪存，所以，所述第一器件区211用于制备存储器件，所述第二器件区212用于制备逻辑器件。所述半导体基底210可以为硅基底、硅锗基底等等，其中，所述半导体基底210可以包括有源区213以及隔离区214等结构，此为本领域的技术人员可以理解的，在此不作赘述。一般的，所述半导体基底210上还具有一层电介质层215，作为栅极电介质，所述电介质层215的材料可以为氧化硅等电介质，当所述电介质层215的材料为氧化硅时，所述电介质层215亦称为栅氧化层。其中，所述电介质层215的厚度可以根据器件的需要进行设置，在本实施例中，所述第一器件区211上所述电介质层215的厚度可以大于所述第二器件区212上所述电介质层215的厚度，此为本领域的技术人员可以理解的，具体的厚度差别在图3中未具体显示。

接着进行子步骤S112，如图4所示，在所述第一器件区211上形成所述第一栅极231，其中，所述第一栅极231的材料可以为多晶硅或金属，所述第一栅极231上还可以形成有一介质层233，所述介质层233的材料可以为氧化物或氮化物，所述介质层233还可以为多层结构。并且，所述第一栅极231与所述半导体基底210之间具有介质材料；

进行子步骤S113，如图5所示，在所述半导体基底210上形成一第二栅极层235，所述第二栅极层235覆盖所述第一栅极231以及所述半导体基底210，其中，所述第二栅极层235的材料可以为多晶硅或金属；

进行子步骤S114，如图6所示，在所述第二栅极层235上形成一保护膜250’，所述保护膜250’可以采用沉积工艺制备，例如化学气相沉积工艺等等；

进行子步骤S115，如图7所示，选择性刻蚀所述保护膜250’以及第二栅极层235，以在所述介质层233上形成层叠的所述第二栅极232和所述第一保护层250，并在所述第二器件区212上形成层叠的所述第二器件栅极层240和所述第一保护层250。其中，所述第一栅极231、所述介质层233、第二栅极232形成所述第一器件栅极结构230，所述第一器件栅极结构230为堆叠栅极，所述第一器件栅极结构230的厚度大于所述第二器件栅极层240的厚度。

较佳的，所述第一保护层250的厚度大于等于优选为 等等，可以有效地保护所述第一器件栅极结构230。在本实施例中，所述第一保护层250的材料为氧化硅，氧化硅与所述第二栅极232的刻蚀选择比较大，容易在步骤S15中去除所述第一保护层250。当然，所述第一保护层250的材料并不限于为氧化硅，还可以为氮化硅等材料，只要可以在步骤S15中方便去除，亦在本发明的思想范围之内。

在本实施例中，在子步骤S114中形成所述保护膜250’，并在子步骤S115中选择性刻蚀所述保护膜250’以形成所述第一保护层250，从而完成所述步骤S12。

然后进行步骤S13，选择性刻蚀所述第二器件栅极层240，以形成第二器件栅极结构。在本实施例中，采用干法刻蚀工艺选择性刻蚀所述第二器件栅极层。具体的，如图8所示，在所述半导体基底210上覆盖光阻层260，采用光刻工艺图形化所述第二器件栅极层240上方的光阻层，从而在第二器件栅极层240上方形成图形化的光阻层260；然后进行干法刻蚀工艺，刻蚀第二器件栅极层240及其上方的第二保护层，如图9所示，形成所述第二器件栅极结构240’。

如图8所示，由于所述第一器件栅极结构230的厚度大于所述第二器件栅极层240的厚度，所以，在所述第二器件栅极层240上方的光阻层260的厚度H1大于所述第一器件栅极结构230上方的光阻层260的厚度H2。在干法刻蚀工艺的过程中，所述第一器件栅极结构230上方的光阻层260很快就被刻蚀掉，如果所述第一器件栅极结构230上没有所述第一保护层250，所述第一器件栅极结构230就会被损伤。因此，所述第一保护层250的设置可以保护所述第一器件栅极结构230不被损伤。

接着，进行步骤S14，制备一第二保护层，如图10所示，所述第二保护层270覆盖所述第二器件栅极结构240’以及第一器件栅极结构230，并暴露出所述第一器件栅极结构230上的第一保护层250。在图10中，所述第二保护层270的上表面270’低于所述第一保护层250的上表面250’，从而使所述第一器件栅极结构230上的第一保护层250可以被暴露出来，以方便去除所述第一器件栅极结构230上的第一保护层250。在本发明的其它实施例中，所述第二保护层270的上表面270’可以与所述第一保护层250的上表面250’齐平，亦也可以使所述第一器件栅极结构230上的第一保护层250被暴露出来，以去除所述第一器件栅极结构230上的第一保护层250。

在步骤S15中，所述第二保护层270可以保护所述第二器件栅极结构240’以及第一器件栅极结构230不受损伤。优选的，所述第二保护层270的材料为光阻，所述光阻容易去除，但所述第二保护层270的材料并不限于为光阻，还可以为碳等材料。

随后进行步骤S15，如图11所示，去除所述第一器件栅极结构230上的第一保护层250。较佳的，采用湿法刻蚀工艺去除所述第一保护层250，优选的，所述湿法刻蚀工艺的刻蚀液包括氢氟酸，氢氟酸对氧化硅具有较快的去除速率，并且不容易刻蚀掉所述第二保护层270、所述第二器件栅极结构240’以及第一器件栅极结构230。当所述第一保护层250的材料为氮化硅等材料时，刻蚀液可以选择对氮化硅具有较快去除速率的液体，此为本领域的技术人员可以理解的，在此不作赘述。

之后，进行步骤S16，如图12所示，去除所述第二保护层270，在本实施例中，由于所述第二保护层270的材料为光阻，所以采用灰化工艺去除所述第二保护层270。当所述第二保护层270的材料为碳等易氧化的材料时，也可以采用灰化工艺去除所述第二保护层270。当所述第二保护层270的材料为不易氧化的材料时，则也可以采用湿法刻蚀工艺等工艺去除所述第二保护层270。

本发明的上述实施例是针对制备嵌入式闪存，在本发明的其它实施例中，也可将本发明用于其它的半导体器件的制备工艺中，例如，电可擦可编程只读存储器等，其具体实施步骤与思路和本发明的上述实施例相似，在本发明实施例的启示下，这一应用的延伸对本领域普通技术人员而言是易于理解和实现的，在此不再赘述。

本发明的较佳实施例如上所述，但是本发明并不限于上述公开的范围，例如：

所述步骤S12并不限于与步骤S11的子步骤结合进行，所述步骤S12还可以在步骤S11的完成后在进行，具体的，在本发明的另一实施例中，进行子步骤S113后，不在所述第二栅极层235上形成一保护膜250’，而直接选择性刻蚀所述第二栅极层235，如图13所示，形成所述第二栅极232和第二器件栅极层240；之后再沉积所述保护膜250’，如图14所示，所述保护膜250’覆盖所述第二栅极232、第二器件栅极层240和部分所述半导体基底210；在选择性刻蚀所述保护膜250’，如图15所示，形成所述第一保护层250。经过本发明的上述描述，该过程为本领域的普通技术人员可以理解的，在此不作赘述；

另外，所述第一保护层250并不限于覆盖所述第一器件栅极结构230和第二器件栅极层240的上表面，所述第一保护层250还可以至覆盖所述第一器件栅极结构230的上表面。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (11)

1.一种半导体器件的制备方法，包括：

提供一半导体基底，所述半导体基底包括第一器件区以及第二器件区，所述第一器件区上形成有第一器件栅极结构，所述第二器件区上形成有第二器件栅极层，所述第一器件栅极结构的厚度大于所述第二器件栅极层的厚度；

形成第一保护层，所述第一保护层至少覆盖所述第一器件栅极结构的上表面；

选择性刻蚀所述第二器件栅极层，以形成第二器件栅极结构；

制备第二保护层，所述第二保护层覆盖所述第二器件栅极结构以及第一器件栅极结构，并暴露出所述第一器件栅极结构上的第一保护层；

去除所述第一器件栅极结构上的第一保护层；以及

去除所述第二保护层。

2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第二保护层的材料为光阻。

3.如权利要求2所述的半导体器件的制备方法，其特征在于，采用灰化工艺去除所述第二保护层。

4.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一保护层的厚度大于等于

5.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一保护层的材料为氧化硅。

6.如权利要求5所述的半导体器件的制备方法，其特征在于，采用湿法刻蚀工艺去除所述第一保护层。

7.如权利要求6所述的半导体器件的制备方法，其特征在于，所述湿法刻蚀工艺的刻蚀液包括氢氟酸。

8.如权利要求1所述的半导体器件的制备方法，其特征在于，采用干法刻蚀工艺选择性刻蚀所述第二器件栅极层。

9.如权利要求1-8中任意一项所述的半导体器件的制备方法，其特征在于，所述第一器件栅极结构包括在所述第一器件区上依次层叠的第一栅极、介质层以及第二栅极。

10.如权利要求9所述的半导体器件的制备方法，其特征在于，所述第一保护层还覆盖所述第二器件栅极层。

11.如权利要求10所述的半导体器件的制备方法，其特征在于，所述半导体器件的制备方法包括：

提供一半导体基底，所述半导体基底包括第一器件区以及第二器件区；

在所述第一器件区上形成所述第一栅极，并在所述第一栅极上形成所述介质层；

在所述半导体基底上形成一第二栅极层，所述第二栅极层覆盖所述介质层以及所述第二器件区；

在所述第二栅极层上形成一保护膜；

选择性刻蚀所述保护膜以及第二栅极层，以在所述介质层上形成层叠的所述第二栅极和所述第一保护层，并在所述第二器件区上形成层叠的所述第二器件栅极层和所述第一保护层。