CN105810641A - 一种NANDFlash的字线制作方法 - Google Patents
一种NANDFlash的字线制作方法 Download PDFInfo
- Publication number
- CN105810641A CN105810641A CN201610304952.1A CN201610304952A CN105810641A CN 105810641 A CN105810641 A CN 105810641A CN 201610304952 A CN201610304952 A CN 201610304952A CN 105810641 A CN105810641 A CN 105810641A
- Authority
- CN
- China
- Prior art keywords
- sacrifice
- offset plate
- etched
- photoetching offset
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 42
- 238000001259 photo etching Methods 0.000 claims description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005457 optimization Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种NAND Flash的字线制作方法及存储器，所述方法包括：在待刻蚀材料层上形成第一牺牲图形和第二牺牲图形，其中，所述第二牺牲图形和近邻的第一牺牲图形之间的距离与相邻的两个第一牺牲图形之间的距离相等；分别在所述第一牺牲图形和第二牺牲图形的侧面形成侧墙；去除所述第一牺牲图形和第二牺牲图形；以所述侧墙为掩膜版刻蚀所述待刻蚀材料层，得到字线。改善了边缘字线在曝光时的形貌，进而改善了牺牲层图形和侧墙的形貌，提高了字线制作工艺的稳定性和可靠性。
Description
技术领域
本发明实施例涉及半导体制造技术领域，尤其涉及一种NANDFlash的字线制作方法。
背景技术
NANDFlash是Flash内存的一种，属于非易失性存储设备(Non-volatileMemoryDevice)，其内部采用非线性宏单元模式，具有容量大，改写速度快等优点，适用于大量数据的存储。NANDFlash中有存储单元阵列，存储单元阵列包括存储单元，基于每个存储单元的字线和位线排列而成。具体的，存储单元首先分别以字线、位线连接组成页，又由多个页组成块，最终由多个块组成一个NANDFlash的存储单元阵列。
参见图1至图6所示，每个存储单元有若干根字线110，在相邻的存储单元之间有选择管120，字线110和字线110之间的距离，与字线110和选择管120之间的距离是不一样的。由于边缘的字线111——即靠近选择管120的字线110图形相对孤立，因此，在现有的字线110的制作过程中，不管是字线110和选择管120图形分开用两块掩膜版制作，还是字线110和选择管120利用一块掩膜版来同时制作，在曝光时都会使边缘字线111的光刻胶形貌111a比较倾斜，不陡直，进而使得以此光刻胶为掩膜版刻蚀得到的字线牺牲层图形111b的侧面也比较倾斜，进而使得后续的侧墙130形貌不佳，最终以所述侧墙130为掩膜版刻蚀得到的字线形貌不佳，导致了字线制作工艺稳定性差。
因此，需要一种新的NANDFlash字线制作方法，以克服上述缺陷，改善边缘字线在曝光时的形貌，进而改善牺牲层图形和侧墙的形貌，提高字线制作工艺的稳定性和可靠性。
发明内容
本发明提供一种NANDFlash的字线制作方法，以改善边缘字线在曝光时的形貌。
第一方面，本发明实施例提供了一种NANDFlash的字线制作方法，该方法包括：
在待刻蚀材料层上形成第一牺牲图形和第二牺牲图形，其中，所述第二牺牲图形和近邻的第一牺牲图形之间的距离与相邻的两个第一牺牲图形之间的距离相等；
分别在所述第一牺牲图形和第二牺牲图形的侧面形成侧墙；
去除所述第一牺牲图形和第二牺牲图形；
以所述侧墙为掩膜版刻蚀所述待刻蚀材料层，得到字线。
示例性地，在待刻蚀材料层上形成第一牺牲图形和第二牺牲图形，包括：
在待刻蚀材料层上依次形成牺牲层和光刻胶层；
对所述光刻胶层进行曝光显影，形成第一光刻胶图形和第二光刻胶图形，其中，所述第二光刻胶图形和近邻的第一光刻胶图形之间的距离与相邻的两个第一光刻胶图形之间的距离相等；
去除所述第一光刻胶图形和第二光刻胶图形，得到第一牺牲图形和第二牺牲图形。
优选的，采用湿法去胶工艺或者灰化去胶工艺去除所述第一光刻胶图形和第二光刻胶图形。
进一步地，所述湿法去胶工艺的溶液为溶解所述光刻胶层的有机溶液，所述灰化去胶工艺采用的气体为氧气。
示例性地，分别在所述第一牺牲图形和第二牺牲图形的侧面形成侧墙之前，还包括：
利用缩微工艺将所述第一牺牲图形和第二牺牲图形进行缩微。
所述侧墙的材料为氧化硅、氮化硅和氮氧化硅中的至少一种。
优选的，所述侧墙邻近所述待刻蚀材料层一端的宽度为10nm-1000nm。
优选的，采用干法刻蚀工艺或者湿法刻蚀工艺刻蚀所述待刻蚀材料层。
第二方面，本发明实施例提供了一种NANDFlash存储器，包括由上述方法制作的字线。
本发明通过在待刻蚀材料层上形成第一牺牲图形和第二牺牲图形，其中，所述第二牺牲图形和近邻的第一牺牲图形之间的距离与相邻的两个第一牺牲图形之间的距离相等，然后分别在所述第一牺牲图形和第二牺牲图形的侧面形成侧墙，接着去除所述第一牺牲图形和第二牺牲图形得到侧墙，最后以所述侧墙为掩膜版刻蚀所述待刻蚀材料层，得到字线，改善了边缘字线在曝光时的形貌，进而改善了牺牲层图形和侧墙的形貌，提高了字线制作工艺的稳定性和可靠性。
附图说明
图1-图6是现有技术中NANDFlash的字线制作过程示意图；
图7为本发明实施例一提供的一种NANDFlash的字线制作方法的流程图；
图8-图10为本发明实施例一提供的一种NANDFlash的字线制作过程示意图；
图11为本发明实施例二提供的一种NANDFlash的字线制作方法的流程图；
图12-图14为本发明实施例二提供的一种NANDFlash的字线制作过程示意图；
图15为本发明实施例三提供的一种NANDFlash的字线制作方法的流程图；
图16-图19为本发明实施例三提供的一种NANDFlash的字线制作过程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图7为本发明实施例一提供的一种NANDFlash的字线制作方法的流程图，该方法具体包括如下步骤：
S110、在待刻蚀材料层上形成第一牺牲图形和第二牺牲图形，其中，所述第二牺牲图形和近邻的第一牺牲图形之间的距离与相邻的两个第一牺牲图形之间的距离相等。
具体的，参见图8所示，在待刻蚀材料层230上形成第一牺牲图形210和第二牺牲图形220，其中，第二牺牲图形220和近邻的第一牺牲图形210a之间的距离与相邻的两个第一牺牲图形210之间的距离相等，近邻的第一牺牲图形210a是指与第二牺牲图形220距离最近的第一牺牲图形210。
优选的，第一牺牲图形210和第二牺牲图形220的材料可选用多晶硅、氧化硅等。
其中，待刻蚀材料层230形成于半导体衬底240上，优选的，待刻蚀材料层230可以是氧化硅层、氮化硅层、多晶硅层、无定形碳等其中的一种或几种，半导体衬底240可以为硅衬底、锗衬底、硅锗衬底等其中的任意一种。
需要说明的是，在选择半导体衬底240、待刻蚀材料层230、第一牺牲图形210和第二牺牲图形220所用的材料时，应考虑材料之间的刻蚀选择比，以使经过刻蚀得到的图形更加精确。
S120、分别在所述第一牺牲图形和第二牺牲图形的侧面形成侧墙。
具体的，参见图9所示，分别在第一牺牲图形210和第二牺牲图形220的侧面形成侧墙250。
优选的，侧墙250的材料为氧化硅、氮化硅和氮氧化硅中的至少一种。
S130、去除所述第一牺牲图形和第二牺牲图形。
示例性地，可以采用干法刻蚀工艺或者湿法刻蚀工艺去除第一牺牲图形210和第二牺牲图形220，得到如图10所示的示意图，当然还可以采用其他工艺去除，只要不影响后续工艺的实施即可。
S140、以所述侧墙为掩膜版刻蚀所述待刻蚀材料层，得到字线。
具体的，可以参见图10所示，以侧墙250为掩膜版刻蚀待刻蚀材料层230，最终得到形貌较佳的字线。
优选的，可以采用干法刻蚀工艺或者湿法刻蚀工艺刻蚀待刻蚀材料层230。
本实施例提供的一种NANDFlash的字线制作方法，通过在待刻蚀材料层上形成第一牺牲图形和第二牺牲图形，其中，所述第二牺牲图形和近邻的第一牺牲图形之间的距离与相邻的两个第一牺牲图形之间的距离相等，然后分别在所述第一牺牲图形和第二牺牲图形的侧面形成侧墙，接着去除所述第一牺牲图形和第二牺牲图形得到侧墙，最后以所述侧墙为掩膜版刻蚀所述待刻蚀材料层，得到字线，改善了边缘字线在曝光时的形貌，进而改善了牺牲层图形和侧墙的形貌，提高了字线制作工艺的稳定性和可靠性。
实施例二
图11为本发明实施例二提供的一种NANDFlash的字线制作方法的流程图，在实施例一的基础上，本实施例进行了进一步优化，参见图11，该方法具体包括如下步骤：
S210、在待刻蚀材料层上依次形成牺牲层和光刻胶层。
具体的，参见图12所示，在待刻蚀材料层230上依次形成牺牲层200和光刻胶层190。
S220、对所述光刻胶层进行曝光显影，形成第一光刻胶图形和第二光刻胶图形，其中，所述第二光刻胶图形和近邻的第一光刻胶图形之间的距离与相邻的两个第一光刻胶图形之间的距离相等。
具体的，参见图13所示，对光刻胶层190进行曝光显影，形成第一光刻胶图形191和第二光刻胶图形192，其中，第二光刻胶图形192和近邻的第一光刻胶图形191之间的距离与相邻的两个第一光刻胶图形191之间的距离相等。
S230、去除所述第一光刻胶图形和第二光刻胶图形，得到第一牺牲图形和第二牺牲图形。
示例性地，采用湿法去胶工艺或者灰化去胶工艺去除第一光刻胶图形191和第二光刻胶图形192，得到如图14所示的示意图，所述湿法去胶工艺的溶液为溶解所述光刻胶层的有机溶液；所述灰化去胶工艺采用的气体为氧气。
S240、分别在所述第一牺牲图形和第二牺牲图形的侧面形成侧墙。
S250、去除所述第一牺牲图形和第二牺牲图形。
S260、以所述侧墙为掩膜版刻蚀所述待刻蚀材料层，得到字线。
步骤S240-S260与实施例一中的步骤S120-S140相同，可以参考图9-图10以及实施例一中的相关内容，此处不再重复叙述。
本实施例提供的一种NANDFlash的字线制作方法，通过在待刻蚀材料层上依次形成牺牲层和光刻胶层，对所述光刻胶层进行曝光显影，形成第一光刻胶图形和第二光刻胶图形，其中，所述第二光刻胶图形和近邻的第一光刻胶图形之间的距离与相邻的两个第一光刻胶图形之间的距离相等，去除所述第一光刻胶图形和第二光刻胶图形，得到第一牺牲图形和第二牺牲图形，然后分别在所述第一牺牲图形和第二牺牲图形的侧面形成侧墙，接着去除所述第一牺牲图形和第二牺牲图形得到侧墙，最后以所述侧墙为掩膜版刻蚀所述待刻蚀材料层，得到字线，改善了边缘字线在曝光时的形貌，进而改善了牺牲层图形和侧墙的形貌，提高了字线制作工艺的稳定性和可靠性。
实施例三
图15为本发明实施例三提供的一种NANDFlash的字线制作方法的流程图，在上述实施例的基础上，本实施例进行了进一步优化，参见图15，该方法具体包括如下步骤：
S310、在待刻蚀材料层上形成第一牺牲图形和第二牺牲图形，其中，所述第二牺牲图形和近邻的第一牺牲图形之间的距离与相邻的两个第一牺牲图形之间的距离相等。
S320、利用缩微工艺将所述第一牺牲图形和第二牺牲图形进行缩微。
示例性的，可以参见图16、图17所示，对图16中的第一牺牲图形210和第二牺牲图形220进行缩微得到图17所示的第一牺牲图形210和第二牺牲图形220，进行缩微的目的是为了空出后续步骤中侧墙的位置。
S330、分别在所述第一牺牲图形和第二牺牲图形的侧面形成侧墙。
示例性的，参见图18所示，分别在第一牺牲图形210和第二牺牲图形220的侧面形成侧墙250。优选的，侧墙250邻近待刻蚀材料层230一端的宽度为10nm-1000nm。
S340、去除所述第一牺牲图形和第二牺牲图形。
具体的，去除图18中的第一牺牲图形210和第二牺牲图形220，得到如图19所示的示意图。
S350、以所述侧墙为掩膜版刻蚀所述待刻蚀材料层，得到字线。
具体的，可以参见图19所示，以侧墙250为掩膜版刻蚀待刻蚀材料层230，最终得到形貌较佳的字线。
本实施例提供的一种NANDFlash的字线制作方法，通过分别在所述第一牺牲图形和第二牺牲图形的侧面形成侧墙之前，利用缩微工艺将所述第一牺牲图形和第二牺牲图形进行缩微，以便在侧墙位置不足的情况下空出更多的侧墙位置，然后再在所述第一牺牲图形和第二牺牲图形的侧面形成侧墙，接着去除所述第一牺牲图形和第二牺牲图形得到侧墙，最后以所述侧墙为掩膜版刻蚀所述待刻蚀材料层，得到字线，改善了边缘字线在曝光时的形貌，进而改善了牺牲层图形和侧墙的形貌，提高了字线制作工艺的稳定性和可靠性。
在上述各实施例的基础上，本发明还提供了一种NANDFlash存储器，包括由上述各实施例所提供的方法制作的字线。
上述产品可执行本发明任意实施例所提供的方法，具备执行方法相应的功能模块和有益效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种NANDFlash的字线制作方法，其特征在于，包括：
在待刻蚀材料层上形成第一牺牲图形和第二牺牲图形，其中，所述第二牺牲图形和近邻的第一牺牲图形之间的距离与相邻的两个第一牺牲图形之间的距离相等；
分别在所述第一牺牲图形和第二牺牲图形的侧面形成侧墙；
去除所述第一牺牲图形和第二牺牲图形；
以所述侧墙为掩膜版刻蚀所述待刻蚀材料层，得到字线。
2.根据权利要求1所述的方法，其特征在于，在待刻蚀材料层上形成第一牺牲图形和第二牺牲图形，包括：
在待刻蚀材料层上依次形成牺牲层和光刻胶层；
对所述光刻胶层进行曝光显影，形成第一光刻胶图形和第二光刻胶图形，其中，所述第二光刻胶图形和近邻的第一光刻胶图形之间的距离与相邻的两个第一光刻胶图形之间的距离相等；
去除所述第一光刻胶图形和第二光刻胶图形，得到第一牺牲图形和第二牺牲图形。
3.根据权利要求2所述的方法，其特征在于，采用湿法去胶工艺或者灰化去胶工艺去除所述第一光刻胶图形和第二光刻胶图形。
4.根据权利要求3所述的方法，其特征在于，所述湿法去胶工艺的溶液为溶解所述光刻胶层的有机溶液。
5.根据权利要求3所述的方法，其特征在于，所述灰化去胶工艺采用的气体为氧气。
6.根据权利要求1所述的方法，其特征在于，分别在所述第一牺牲图形和第二牺牲图形的侧面形成侧墙之前，还包括：
利用缩微工艺将所述第一牺牲图形和第二牺牲图形进行缩微。
7.根据权利要求1所述的方法，其特征在于，所述侧墙的材料为氧化硅、氮化硅和氮氧化硅中的至少一种。
8.根据权利要求1或7所述的方法，其特征在于，所述侧墙邻近所述待刻蚀材料层一端的宽度为10nm-1000nm。
9.根据权利要求1所述的方法，其特征在于，采用干法刻蚀工艺或者湿法刻蚀工艺刻蚀所述待刻蚀材料层。
10.一种NANDFlash存储器，其特征在于，包括由权利要求1-9所述的方法制作的字线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610304952.1A CN105810641A (zh) | 2016-05-10 | 2016-05-10 | 一种NANDFlash的字线制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610304952.1A CN105810641A (zh) | 2016-05-10 | 2016-05-10 | 一种NANDFlash的字线制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105810641A true CN105810641A (zh) | 2016-07-27 |
Family
ID=56456685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610304952.1A Pending CN105810641A (zh) | 2016-05-10 | 2016-05-10 | 一种NANDFlash的字线制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105810641A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110085514A (zh) * | 2019-04-29 | 2019-08-02 | 上海华力微电子有限公司 | Nand闪存结构的双重曝光方法 |
| CN110289261A (zh) * | 2019-06-21 | 2019-09-27 | 上海华力微电子有限公司 | Nand存储器的字线制作方法及包括其制作的字线的nand存储器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110183505A1 (en) * | 2010-01-28 | 2011-07-28 | Samsung Electronics Co., Ltd. | Methods of forming fine patterns in integrated circuit devices and methods of manufacturing integrated circuit devices including the same |
| US20120289039A1 (en) * | 2011-05-13 | 2012-11-15 | Kabushiki Kaisha Toshiba | Pattern forming method |
| US20130237050A1 (en) * | 2012-01-06 | 2013-09-12 | Keisuke Kikutani | Method of manufacturing semiconductor device |
| US20140065812A1 (en) * | 2012-09-06 | 2014-03-06 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor storage device |
| CN104658980A (zh) * | 2013-11-21 | 2015-05-27 | 力晶科技股份有限公司 | 存储器线路结构以及其半导体线路制作工艺 |
| US9224744B1 (en) * | 2014-09-03 | 2015-12-29 | Sandisk Technologies Inc. | Wide and narrow patterning using common process |
-
2016
- 2016-05-10 CN CN201610304952.1A patent/CN105810641A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110183505A1 (en) * | 2010-01-28 | 2011-07-28 | Samsung Electronics Co., Ltd. | Methods of forming fine patterns in integrated circuit devices and methods of manufacturing integrated circuit devices including the same |
| US20120289039A1 (en) * | 2011-05-13 | 2012-11-15 | Kabushiki Kaisha Toshiba | Pattern forming method |
| US20130237050A1 (en) * | 2012-01-06 | 2013-09-12 | Keisuke Kikutani | Method of manufacturing semiconductor device |
| US20140065812A1 (en) * | 2012-09-06 | 2014-03-06 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor storage device |
| CN104658980A (zh) * | 2013-11-21 | 2015-05-27 | 力晶科技股份有限公司 | 存储器线路结构以及其半导体线路制作工艺 |
| US9224744B1 (en) * | 2014-09-03 | 2015-12-29 | Sandisk Technologies Inc. | Wide and narrow patterning using common process |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110085514A (zh) * | 2019-04-29 | 2019-08-02 | 上海华力微电子有限公司 | Nand闪存结构的双重曝光方法 |
| CN110289261A (zh) * | 2019-06-21 | 2019-09-27 | 上海华力微电子有限公司 | Nand存储器的字线制作方法及包括其制作的字线的nand存储器 |
| US11043504B2 (en) | 2019-06-21 | 2021-06-22 | Shanghai Huali Microelectronics Corporation | Method for fabricating word lines of NAND memory and NAND memory comprising word lines fabricated by adopting the same |
| CN110289261B (zh) * | 2019-06-21 | 2021-10-19 | 上海华力微电子有限公司 | Nand存储器的字线制作方法及包括其制作的字线的nand存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101290867B (zh) | 形成半导体器件的微图案的方法 | |
| JP4271243B2 (ja) | 集積回路パターンの形成方法 | |
| US20090017631A1 (en) | Self-aligned pillar patterning using multiple spacer masks | |
| US20140083972A1 (en) | Pattern forming method | |
| US9385134B2 (en) | Semiconductor device and method forming patterns with spaced pads in trim region | |
| KR102062676B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US20140087558A1 (en) | Methods of Forming Memory Cells; and Methods of Forming Vertical Structures | |
| JP5493009B2 (ja) | 設計規則違反を低減するために多重露光及び遮断マスクの手法を用いる半導体デバイス製造 | |
| JP2008283164A (ja) | フラッシュメモリ素子の製造方法 | |
| JP2009004769A (ja) | スペーサマスクを用いた頻度の２倍化 | |
| CN102122113A (zh) | 光刻方法 | |
| US10312088B1 (en) | Self-aligned double patterning method | |
| US10734284B2 (en) | Method of self-aligned double patterning | |
| KR20150104476A (ko) | 반도체 소자의 패턴 형성 방법 | |
| CN101383270A (zh) | 形成半导体器件微图案的方法 | |
| CN101303972B (zh) | 形成半导体器件微图案的方法 | |
| KR100885786B1 (ko) | 반도체 메모리 소자의 비트라인 형성 방법 | |
| CN105810641A (zh) | 一种NANDFlash的字线制作方法 | |
| US9666239B2 (en) | Semiconductor device | |
| US20120032266A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20100159701A1 (en) | Exposure mask and method for manufacturing semiconductor device using the same | |
| US9911606B2 (en) | Mandrel spacer patterning in multi-pitch integrated circuit manufacturing | |
| CN110289261B (zh) | Nand存储器的字线制作方法及包括其制作的字线的nand存储器 | |
| US20080237672A1 (en) | High density memory | |
| CN105070718B (zh) | 一种降低sonos存储器串联电阻的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160727 |