CN105308954A - 开关电路、采样保持电路以及固体摄像装置 - Google Patents

开关电路、采样保持电路以及固体摄像装置 Download PDF

Info

Publication number
CN105308954A
CN105308954A CN201480032123.1A CN201480032123A CN105308954A CN 105308954 A CN105308954 A CN 105308954A CN 201480032123 A CN201480032123 A CN 201480032123A CN 105308954 A CN105308954 A CN 105308954A
Authority
CN
China
Prior art keywords
wiring
switching circuit
source
voltage
decoupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480032123.1A
Other languages
English (en)
Other versions
CN105308954B (zh
Inventor
山崎晋
萩原义雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of CN105308954A publication Critical patent/CN105308954A/zh
Application granted granted Critical
Publication of CN105308954B publication Critical patent/CN105308954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electronic Switches (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

开关电路具有：半导体层，其包括源极区域、漏极区域以及配置于所述源极区域和所述漏极区域之间的通道区域；栅极电极，其与所述通道区域对置配置；源极布线，其由导电率高于所述半导体层的第1材料形成，与所述源极区域相连接；漏极布线，其由导电率高于所述半导体层的第2材料形成，与所述漏极区域相连接；以及去耦布线，其由导电率高于所述半导体层的第3材料形成，配置于所述源极布线和所述漏极布线之间。根据所述栅极电极的电压，在第1期间内所述源极区域和所述漏极区域处于导通状态，在与所述第1期间不同的第2期间内，所述源极区域和所述漏极区域处于非导通状态。所述源极布线或所述漏极布线的电压在所述第2期间内变化。所述去耦布线的电压在所述第2期间内是恒定的。

Description

开关电路、采样保持电路以及固体摄像装置
技术领域
本发明涉及在模拟电路中使用的开关电路和具有开关电路的采样保持电路以及固体摄像装置。
本申请基于2013年8月29日在日本申请的日本特愿2013-178198号主张优先权，在此援引其内容。
背景技术
作为对模拟信号进行采样并保持(hold)的采样保持电路的一例，一直以来已知有图9所示的采样保持电路。图9示出了现有的采样保持电路的结构。首先，对图9所示的采样保持电路的结构进行说明。
图9所示的采样保持电路具有输入端子901、输出端子902、开关电路903以及电容Csh。输入端子901与开关电路903的输入相连接。开关电路903的输出与输出端子902以及电容Csh的一端相连接。电容Csh的另一端与地线GND相连接。开关电路903和电容Csh形成在半导体基板上。
开关电路903被输入控制信号ΦSH。在控制信号ΦSH处于High状态(逻辑值“1”)的情况下，开关电路903处于输入和输出导通的ON状态(导通状态)。另外，在控制信号ΦSH处于Low状态(逻辑值“0”)的情况下，开关电路903处于输入和输出不导通(输入和输出被切断)的OFF状态(非导通状态)。
接着，使用图10对图9所示的采样保持电路的动作进行说明。图10示出了图9所示的采样保持电路的信号(控制信号ΦSH、模拟信号Vin、模拟信号Vout)的波形。图10的横方向表示时间，图10的纵方向表示电压。
从输入端子901输入的模拟信号Vin被输入到开关电路903中。采样保持电路在对所输入的模拟信号Vin进行采样的情况下，控制信号ΦSH处于High状态，由此，开关电路903处于ON状态。此时，采样保持电路根据模拟信号Vin对电容Csh进行充电(图10的定时t1)。采样保持电路在对所输入的模拟信号Vin进行保持的情况下，控制信号ΦSH处于Low状态，由此，开关电路903处于OFF状态。此时，采样保持电路将模拟信号Vin保持于电容Csh(图10的定时t2)。保持于电容Csh的模拟信号Vout作为输出信号而从输出端子902输出。保持于电容Csh的模拟信号Vout在控制信号ΦSH处于Low状态的期间是恒定的。
发明内容
发明要解决的课题
但是，上述现有的采样保持电路具有以下所示的课题。即，由于电容Csh保持的模拟信号Vout的电压和在电容Csh保持模拟信号Vout的期间内输入到开关电路903的模拟信号Vin的电压，电容Csh保持的模拟信号Vout中有可能发生偏差(串扰)。这是因为在形成于半导体基板的开关电路903中，即使控制信号ΦSH处于Low状态，在开关电路903的输入和输出之间形成的电容(寄生电容)也会造成影响。
以下，对电容Csh保持的模拟信号Vout中产生偏差的情况进行说明。图11示出了开关电路903的布局。在图11中，示出了在与构成开关电路903的半导体基板的主面垂直的方向上俯视观察(从上方观察半导体基板的主面)开关电路903的状态。图12示出了沿图11的A-A'线的截面构造。开关电路903具有漏极布线31、源极布线32、栅极布线33、漏极区域D、源极区域S、栅极电极GA、漏极触点CAD、源极触点CAS、以及栅极触点CAG。
在作为开关电路903的基座的半导体基板上使用了P型单晶硅基板(图12的P型Si基板34)。开关电路903由NMOS晶体管形成。P型Si基板34上形成有由多晶硅形成的栅极电极GA。栅极电极GA经由栅极触点CAG与栅极布线33相连接。漏极区域D经由漏极触点CAD与漏极布线31相连接。源极区域S经由源极触点CAS与源极布线32相连接。另外，在P型Si基板34的上方，没有形成上述的栅极电极GA、各触点以及各布线的位置是绝缘层INS。
在上述结构的开关电路903中，在漏极布线31和源极布线32之间(开关电路903的输入和输出之间)形成有寄生电容Cp。图13示出了形成有寄生电容Cp的采样保持电路的结构。另外，图14示出了图13所示的采样保持电路的信号(控制信号ΦSH、模拟信号Vin、模拟信号Vout)的波形。图14的横方向表示时间，图14的纵方向表示电压。
在图13所示的采样保持电路中存在寄生电容Cp。因此，尽管控制信号ΦSH处于Low状态，但由于电容Csh保持的模拟信号Vout的电压Vo和在电容Csh保持模拟信号Vout的期间输入到开关电路903的模拟信号Vin的电压Vi的差，在电容Csh保持的电压中产生了ΔV的偏差(串扰)(图14的定时t3)。这里，如果将电容Csh的值设为C1、寄生电容Cp的值设为C2，则ΔV能够通过下述的公式(1)来表示。
【公式1】
Δ V = C 2 C 1 + C 2 × ( V i - V o ) ... ( 1 )
上述电压的偏差ΔV有时会相对于模拟电路的输出特性成为问题。作为具体的一个例子，考虑搭载于内窥镜镜体的前端的固体摄像装置。要想将固体摄像装置搭载在细的内窥镜镜体的前端，需要使固体摄像装置小型化。因此，由于电路面积的制约，无法充分地增大电容Csh的值。
作为具体数值的例子，在公式(1)中假定C1＝1pF、C2＝1fF、Vo＝2V、Vi＝1V，则产生ΔV≒-1mV的误差。在将采样保持电路的后段具有的AD转换电路的分辨率设为12bit，并将AD转换电路的输入电压范围设为1V的情况下，输入电压中的1mV的误差有可能变为AD转换后的数据中的大约4LSB(LeastSignificantBit：最低有效位)左右的误差。
本发明是鉴于上述课题而完成的，其目的在于提供能够抑制保持电压的期间的电压值的偏差(串扰)的开关电路、采样保持电路以及固体摄像装置。
用于解决课题的手段
根据本发明的第一方式，开关电路具有：半导体层，其包括源极区域、漏极区域以及配置于所述源极区域和所述漏极区域之间的通道区域；栅极电极，其与所述通道区域对置配置；源极布线，其由导电率高于所述半导体层的第1材料形成，与所述源极区域相连接；漏极布线，其由导电率高于所述半导体层的第2材料形成，与所述漏极区域相连接；以及去耦布线，其由导电率高于所述半导体层的第3材料形成，配置于所述源极布线和所述漏极布线之间；根据所述栅极电极的电压，在第1期间内所述源极区域和所述漏极区域处于导通状态，在与所述第1期间不同的第2期间内，所述源极区域和所述漏极区域处于非导通状态，所述源极布线或所述漏极布线的电压在所述第2期间内变化，所述去耦布线的电压在所述第2期间内是恒定的。
根据本发明的第二方式，在第一方式的开关电路中，也可以是：所述第1材料、所述第2材料以及所述第3材料是同一材料。
根据本发明的第三方式，在第一方式的开关电路中，也可以是：所述去耦布线与所述栅极电极相连接，向所述栅极电极提供栅极电压。
根据本发明的第四方式，在第一方式或第二方式的开关电路中，也可以是：所述去耦布线配置为在与包含所述半导体层的半导体基板的主面垂直的方向上观察所述半导体层时与所述栅极电极不重合。
根据本发明的第五方式，采样保持电路具有第一方式的开关电路、输入端子、输出端子以及电容，所述源极布线和所述漏极布线的一方与所述输入端子相连接，所述源极布线和所述漏极布线的另一方与所述输出端子相连接，在所述输出端子和具有规定的恒定电压的点之间连接有所述电容。
根据本发明的第六方式，在第五方式的采样保持电路中，也可以是：与第1寄生电容相比，第2寄生电容较小，该第1寄生电容形成于所述去耦布线与所述源极布线和所述漏极布线中的与所述输入端子相连接的所述一方之间，该第2寄生电容形成于所述去耦布线与所述源极布线和所述漏极布线中的与所述输出端子相连接的所述另一方之间。
根据本发明的第七方式，固体摄像装置具有：摄像部，其呈矩阵状配置有多个像素，该多个像素根据所入射的光量而输出像素信号；以及第五方式的采样保持电路，其对与所述像素信号相对应的模拟信号进行采样和保持。
发明效果
根据本发明，由于去耦布线配置于源极布线和漏极布线之间，因此在源极布线和漏极布线之间很难形成寄生电容。因此，能够抑制在保持电压的期间内的电压值的偏差(串扰)。
附图说明
图1是本发明第1实施方式的开关电路的俯视图。
图2是本发明第1实施方式的开关电路的截面图。
图3是示出本发明的第1实施方式的开关电路的周边的结构的电路图。
图4是示出本发明的第1实施方式的开关电路的信号的波形的时序图。
图5是本发明的第2实施方式的开关电路的俯视图。
图6是本发明的第3实施方式的开关电路的俯视图。
图7是示出本发明的第4实施方式的采样保持电路的结构的电路图。
图8是示出本发明的第5实施方式的固体摄像装置的结构的框图。
图9是示出现有的采样保持电路的结构的电路图。
图10是示出现有的采样保持电路的信号的波形的时序图。
图11是构成现有的采样保持电路的开关电路的俯视图。
图12是构成现有的采样保持电路的开关电路的截面图。
图13是示出现有的采样保持电路的结构的电路图。
图14是示出现有的采样保持电路的信号的波形的时序图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
(第1实施方式)
首先，对本发明的第1实施方式进行说明。图1示出了作为本实施方式的开关电路的一例的开关电路100的结构。在图1中，示出了在与构成开关电路100的半导体基板的主面垂直的方向上俯视观察(从上方观察半导体基板的主面)开关电路100的状态。图2示出了沿图1的A-A'线的截面结构。开关电路100具有漏极布线31、源极布线32、栅极布线33、去耦布线101、漏极区域D、源极区域S、栅极电极GA、漏极触点CAD、源极触点CAS以及栅极触点CAG。
作为开关电路100的基座的半导体基板使用P型Si基板34。开关电路100由NMOS晶体管形成。P型Si基板34是半导体层，该半导体层包括源极区域S、漏极区域D以及配置于源极区域S和漏极区域D之间的通道区域CH。源极区域S和漏极区域D是与P型Si基板34杂质浓度不同的区域。源极区域S在P型Si基板34的表面露出，并与源极触点CAS相连接。漏极区域D在P型Si基板34的表面露出，并与漏极触点CAD相连接。通道区域CH配置于P型Si基板34的表面附近。在开关电路100进行动作时，在通道区域CH内形成有作为电流路径的通道。
P型Si基板34上形成有由多晶硅构成的栅极电极GA。栅极电极GA与通道区域CH对置配置。另外，栅极电极GA经由栅极触点CAG与形成于第1金属层的栅极布线33相连接。漏极区域D经由漏极触点CAD与形成于第1金属层的漏极布线31相连接。源极区域S经由源极触点CAS与形成于第1金属层的源极布线32相连接。
在图1所示的例子中，栅极布线33配置为当在与P型Si基板34的主面垂直的方向上俯视观察(从上方观察半导体基板的主面)开关电路100时与通道区域CH不重合。从漏极布线31的位置观察，漏极布线31朝向与源极布线32所配置的方向相反的方向(图1中的左方向)延伸。从源极布线32的位置观察，源极布线32朝向与漏极布线31所配置的方向相反的方向(图1中的右方向)延伸。
在P型Si基板34的上方，没有形成上述的栅极电极GA、各触点以及各布线的位置是由绝缘材料形成的绝缘层INS。即，绝缘层INS配置为在内部包含有源极区域S、漏极区域D以及栅极电极GA。源极布线32由导电率高于作为半导体层的P型Si基板34的第1材料形成，与源极区域S相连接。漏极布线31由导电率高于作为半导体层的P型Si基板34的第2材料形成，与漏极区域D相连接。
在图1中，漏极触点CAD和源极触点CAS分别配置有4个。当增加漏极触点CAD和源极触点CAS的个数时，漏极触点CAD和源极触点CAS之间形成有寄生电容。因此，漏极触点CAD和源极触点CAS优选分别配置1个或2个以上，即在半导体制造工序中能够确保成品率的最小个数。
另外，开关电路100在形成有漏极布线31、源极布线32以及栅极布线33的第1金属层上具有去耦布线101。即，漏极布线31、源极布线32、栅极布线33以及去耦布线101形成于同一层。去耦布线101由导电率高于作为半导体层的P型Si基板34的第3材料形成，并配置在源极布线32和漏极布线31之间。因此，去耦布线101与源极布线32对置，并且与漏极布线31对置。
去耦布线101配置在漏极区域D上，并与地线GND相连接。另外，去耦布线101配置为在与P型Si基板34的主面垂直的方向上俯视观察(从上方观察半导体基板的主面)作为半导体层的P型Si基板34时与栅极电极GA不重合。
在本实施方式的例子中，构成源极布线32的第1材料、构成漏极布线31的第2材料、以及构成去耦布线101的第3材料是同一材料(例如金属)。这些材料的1个以上也可以与其他材料不同。即，第1材料可以仅与第2材料和第3材料的一方相同，也可以与两方都相同，也可以与哪一方都不相同。第2材料和第3材料也是同样。
图3示出了上述那样构成的开关电路100的周边的结构。当模拟信号被输入到漏极布线31时，开关电路100向源极布线32输出模拟信号。栅极布线33被输入控制信号ΦSH。在控制信号ΦSH处于High状态(逻辑值“1”)的情况下，栅极电极GA的下方的通道区域CH内形成通道，开关电路100处于漏极区域D(输入)和源极区域S(输出)导通的ON状态(导通状态)。另外，在控制信号ΦSH处于Low状态(逻辑值“0”)的情况下，栅极电极GA的下方的通道区域CH内的通道消失，处于漏极区域D(输入)和源极区域S(输出)不导通(漏极区域D(输入)和源极区域S(输出)被切断)的OFF状态(非导通状态)。
在开关电路100中，通过漏极布线31和与地线GND相连接的去耦布线101而在漏极布线31和地线GND之间形成第1寄生电容Cdg。同样，在开关电路100中，通过源极布线32和与地线GND相连接的去耦布线101，在源极布线32和地线GND之间形成第2寄生电容Csg。
接着，对本实施方式的动作进行说明。图4示出了开关电路100的信号(控制信号ΦSH、去耦布线101的电压、漏极布线31的电压、源极布线32的电压)的波形。图4的横方向表示时间，图4的纵方向表示电压。另外，在图4中示出了开关电路100的状态(ON状态(导通状态)、OFF状态(非导通状态))。
首先，控制信号ΦSH从Low状态(逻辑值“0”)变为High状态(逻辑值“1”)，由此，开关电路100处于漏极区域D(输入)和源极区域S(输出)导通的ON状态(图4的定时t1)。由此，作为开关电路100的输出的源极布线32的电压成为与作为开关电路100的输入的漏极布线31的电压相同的电压V1。之后，在规定的期间(第1期间)内，控制信号ΦSH处于High状态(逻辑值“1”)，开关电路100处于ON状态。
经过第1期间之后，控制信号ΦSH从High状态(逻辑值“1”)变为Low状态(逻辑值“0”)，由此，开关电路100处于漏极区域D(输入)和源极区域S(输出)不导通(漏极区域D(输入)和源极区域S(输出)被切断)的OFF状态(图4的定时t2)。之后，在规定的期间(第2期间)内，控制信号ΦSH处于Low状态(逻辑值“0”)，开关电路100处于OFF状态。
在图4所示的例子中，当该开关电路100处于OFF状态时，作为开关电路100的输入的漏极布线31的电压从电压V1变为电压V2(图4的定时t3)。此时，开关电路100的漏极区域D(输入)和源极区域S(输出)不导通，并且在漏极布线31和源极布线32之间不存在寄生电容。因此，源极布线32的电压一直为电压V2，电压值没有产生偏差。
经过第2期间之后，控制信号ΦSH从Low状态(逻辑值“0”)变为High状态(逻辑值“1”)，由此，开关电路100处于漏极区域D(输入)和源极区域S(输出)导通的ON状态(图4的定时t4)。由此，作为开关电路100的输出的源极布线32的电压成为与作为开关电路100的输入的漏极布线31的电压相同的电压V2。由于去耦布线101与地线GND连接，因此去耦布线101的电压在地线GND上是恒定的。
即，在图4所示的例子中，根据栅极电极GA的电压，在第1期间内源极区域S和漏极区域D处于ON状态(导通状态)，在与第1期间不同的第2期间内，源极区域S和漏极区域D处于OFF状态(非导通状态)。另外，源极布线32或漏极布线31的电压(图4所示的例子中为漏极布线31的电压)在第2期间内变化，去耦布线101的电压在第2期间内是恒定的。
如上所述，根据图1中示出的结构，由于在漏极布线31和源极布线32之间配置有去耦布线101，因此在漏极布线31和源极布线32之间不容易形成寄生电容。因此，即使在开关电路100处于OFF状态而保持输出电压期间输入电压发生了变化的情况下，也能够抑制电压值的偏差(串扰)。
在本实施方式中，与去耦布线101连接的电压是地线GND，但并不限于此。例如，与去耦布线101连接的电压也可以是电源电压，此外还可以是地线GND或电源电压以外的规定的恒定电压。另外，只要是去耦布线101的电压的变化时间(频率)比第2期间充分长(慢)，则与去耦布线101连接的电压也可以不是恒定电压。
另外，在本实施方式中，去耦布线101配置于漏极区域D上，但并不限于此。例如，去耦布线101也可以配置于源极区域S上或栅极电极GA上。
另外，在本实施方式中，开关电路100是NMOS晶体管，但并不限于此。例如，开关电路100也可以由PMOS晶体管或NMOS晶体管与PMOS晶体管的组合构成。在开关电路100由PMOS晶体管构成的情况下，开关电路100相对于控制信号ΦSH的动作(状态)与开关电路100由NMOS晶体管构成的情况下的动作(状态)相反，但效果相同。例如，根据栅极电极的电压，在第1期间内源极区域和漏极区域处于ON状态(导通状态)，在与第1期间不同的第2期间内，源极区域和漏极区域处于OFF状态(非导通状态)。另外，源极布线的电压在第2期间内变化，去耦布线101的电压在第2期间内是恒定的。
另外，在本实施方式中，开关电路100构成为将漏极区域D作为输入，将源极区域S作为输出，但并不限于此。例如，开关电路100也可以构成为将源极区域S作为输入，将漏极区域D作为输出。
另外，在本实施方式中，构成开关电路100的布线的金属层只是第1金属层，但并不限于此。在半导体制造工艺中，一般而言，金属层有多层。当在作为第1金属层的上一层的金属层的第2金属层以上的金属层上也形成有漏极布线和源极布线的情况下，去耦布线只要形成在与漏极布线和源极布线相同的金属层上即可。
(第2实施方式)
接着，对本发明的第2实施方式进行说明。图5示出了作为本实施方式的开关电路的一例的开关电路200的结构。在图5中，示出了在与构成开关电路200的半导体基板的主面垂直的方向上俯视观察(从上方观察半导体基板的主面)开关电路200的状态。在图5中使用的各结构中，对与图1中使用的结构相同的结构赋予相同的标号，并省略说明。以下，以与第1实施方式的不同点为中心对本实施方式的结构和动作进行说明。
在图5所示的结构中，与图1示出的结构的不同点在于，将栅极布线33布线至栅极电极GA的下侧，并配置于漏极布线31和源极布线32之间。栅极布线33与漏极布线31和源极布线32这两者对置。根据该结构，栅极布线33能够兼起到去耦布线的作用，可以不另行配置去耦布线。即，本实施方式的去耦布线与栅极布线33相同，与栅极电极GA相连接，并将栅极电压(控制信号ΦSH的电压)提供给栅极电极GA。
接着，对本实施方式的动作进行说明。本实施方式的动作与第1实施方式中的图4所示出的动作相同。即，由于在第2期间内，作为去耦布线而发挥功能的栅极布线33的电压是恒定的，因此，源极布线32的电压一直是电压V2，电压值没有产生偏差。
如上所述，根据图5所示的结构，由于栅极布线33兼用作去耦布线，因此不需要另行配置地线GND或电源电压的布线来用作去耦布线。因此，能够容易地进行布局。
另外，在本实施方式中，开关电路200是NMOS晶体管，但并不限于此。例如，开关电路200也可以由PMOS晶体管或NMOS晶体管与PMOS晶体管的组合构成。在开关电路200由PMOS晶体管构成的情况下，开关电路200相对于控制信号ΦSH的动作(状态)与开关电路200由NMOS晶体管构成的情况下的动作(状态)相反，但效果相同。例如，根据栅极电极的电压，在第1期间内源极区域和漏极区域处于ON状态(导通状态)，在与第1期间不同的第2期间内，源极区域和漏极区域处于OFF状态(非导通状态)。另外，源极布线的电压在第2期间内变化，去耦布线101的电压在第2期间内是恒定的。
另外，在本实施方式中，开关电路200构成为将漏极区域D作为输入，将源极区域S作为输出，但并不限于此。例如，开关电路200也可以构成为将源极区域S作为输入，将漏极区域D作为输出。
另外，在本实施方式中，构成开关电路200的布线的金属层只是第1金属层，但并不限于此。在半导体制造工艺中，一般而言，金属层有多层。当在作为第1金属层的上一层的金属层的第2金属层以上的金属层上也形成有漏极布线和源极布线的情况下，去耦布线只要形成在与漏极布线和源极布线相同的金属层上即可。
(第3实施方式)
接着，对本发明的第3实施方式进行说明。图6示出了作为本实施方式的开关电路的一例的开关电路300的结构。在图6中使用的各结构中，对与图5中使用的结构相同的结构赋予相同的标号，并省略说明。以下，以与第2实施方式的不同点为中心对本实施方式的结构和动作进行说明。
在图6所示的结构中，与图5示出的结构不同的是栅极布线33的布局。具体而言，栅极布线33在栅极触点CAG的位置处呈直角向左侧弯曲(漏极区域D侧)，并通过漏极区域D上而布线至漏极区域D的下侧。即，在本实施方式中，栅极布线33没有配置于栅极电极GA上，而是配置于漏极区域D上。在本实施方式中，栅极布线33也与漏极布线31和源极布线32这两者对置。
由于本实施方式的动作与上述第1实施方式和第2实施方式的动作相同，所以省略说明。
在通道上配置有布线的情况下，由于在半导体的制造过程中，与在通道上没有配置布线的情况相比，晶体管的特性(阈值电压)不同，因此可能无法确保设计时的特性。然而，根据图6示出的结构，由于在通道上没有配置布线，因此，在半导体的制造过程中，晶体管的特性(阈值电压)没有产生偏差，能够确保设计时的特性。
在本实施方式中，栅极布线33配置于漏极区域D上，但并不限于此。例如，栅极布线33也可以配置在源极区域S上。
另外，在本实施方式中，开关电路200是NMOS晶体管，但并不限于此。例如，开关电路200也可以由PMOS晶体管或NMOS晶体管与PMOS晶体管的组合构成。在开关电路200由PMOS晶体管构成的情况下，开关电路200相对于控制信号ΦSH的动作(状态)与开关电路200由NMOS晶体管构成的情况下的动作(状态)相反，但效果相同。例如，根据栅极电极的电压，在第1期间内源极区域和漏极区域处于ON状态(导通状态)，在与第1期间不同的第2期间内，源极区域和漏极区域处于OFF状态(非导通状态)。另外，源极布线的电压在第2期间内变化，去耦布线101的电压在第2期间内是恒定的。
另外，在本实施方式中，开关电路200构成为将漏极区域D作为输入，将源极区域S作为输出，但并不限于此。例如，开关电路200也可以构成为将源极区域S作为输入，将漏极区域D作为输出。
另外，在本实施方式中，构成开关电路200的布线的金属层只是第1金属层，但并不限于此。在半导体制造程序中，一般而言，金属层有多层。当在作为第1金属层的上一层的金属层的第2金属层以上的金属层上形成有漏极布线和源极布线的情况下，去耦布线只要形成在与漏极布线和源极布线相同的金属层上即可。
(第4实施方式)
接着，对本发明的第4实施方式进行说明。图7示出了作为本实施方式的采样保持电路的一例的采样保持电路400的结构。以下，对本例的结构进行说明。
图7所示的采样保持电路400具有输入端子401、输出端子402、开关电路403以及电容Csh。输入端子401与开关电路403的输入相连接，开关电路403的输出与输出端子402和电容Csh的一端相连接。电容Csh的另一端与地线GND相连接。开关电路403和电容Csh形成在半导体基板上。
开关电路403由上述第1实施方式至第3实施方式的任意的开关电路构成。因此，本实施方式的采样保持电路400具有开关电路403、输入端子401、输出端子402以及电容Csh。源极布线和漏极布线的一方(图7所示的例子中为漏极布线)与输入端子401相连接。源极布线和漏极布线的另一方(图7所示的例子中为源极布线)与输出端子402相连接。在输出端子402和具有规定的恒定电压的点(图7所示的例子中为地线GND)之间连接有电容Csh。
在开关电路403中，由于漏极布线和源极布线之间配置有去耦布线，因此在漏极布线和源极布线之间不容易形成寄生电容。开关电路403被输入控制信号ΦSH。在控制信号ΦSH处于High状态(逻辑值“1”)的情况下，开关电路403处于输入和输出导通的ON状态(导通状态)。另外，在控制信号ΦSH处于Low状态(逻辑值“0”)的情况下，开关电路403处于输入和输出不导通(输入和输出被切断)的OFF状态(非导通状态)。
在图7所示的例子中，开关电路403由第1实施方式的开关电路100构成。在开关电路403中，由于漏极布线和与地线GND相连接的去耦布线101对置，因此，在漏极布线和地线GND之间形成第1寄生电容Cdg。同样，在开关电路403中，源极布线和与地线GND相连接的去耦布线对置，因此，在源极布线和地线GND之间形成第2寄生电容Csg。
在开关电路403由第2实施方式的开关电路200或第3实施方式的开关电路300构成的情况下，在开关电路403中，由于漏极布线和与栅极电压相连接的去耦布线对置，因此，在漏极布线和栅极电压之间形成第1寄生电容Cdg。同样，在开关电路403中，源极布线和与栅极电压相连接的去耦布线对置，因此，在源极布线和栅极电压之间形成第2寄生电容Csg。
由于本实施方式的动作与上述第1实施方式至第3实施方式的动作相同，所以省略说明。
如上所述，根据图7示出的结构，开关电路403具有去耦布线，由此，在漏极布线和源极布线之间不容易形成寄生电容。因此，在公式(1)中寄生电容Cp的值C2大致为0，由此，ΔV≒0。即，能够抑制电容Csh保持电压期间的电压值的偏差(串扰)。
在本实施方式中，在栅极电极上没有配置开关电路403的栅极布线(去耦布线)的情况下(第3实施方式的情况)，通过将栅极布线(去耦布线)配置于输入侧(第3实施方式的图6中的漏极区域D上)，能够使第2寄生电容Csg小于第1寄生电容Cdg。因此，能够抑制采样保持电路400的输出负载(电容Csh与第2寄生电容Csg的和)的增加。
如上所述，通过将栅极布线(去耦布线)配置在输入侧，则与第1寄生电容Cdg相比，第2寄生电容Csg较小，其中，第1寄生电容Cdg形成于去耦布线与源极布线和漏极布线中的与输入端子401相连接的一方的布线之间，第2寄生电容Csg形成于去耦布线与源极布线和漏极布线中的与输出端子402相连接的另一方的布线之间。
将栅极布线(去耦布线)配置于输入侧是使第2寄生电容Csg小于第1寄生电容Cdg的方法的一个例子。例如，通过使栅极布线(去耦布线)和输入侧的布线(漏极布线)的互相对置的边之间的距离小于栅极布线(去耦布线)和输出侧的布线(源极布线)的互相对置的边之间的距离，能够使第2寄生电容Csg小于第1寄生电容Cdg。或者，在栅极布线(去耦布线)和输入侧的布线(漏极布线)、输出侧的布线(源极布线)的各自的距离大致相同的情况下，通过使与栅极布线(去耦布线)对置的输入侧的布线(漏极布线)的边的长度长于与栅极布线(去耦布线)对置的输出侧的布线(源极布线)的边的长度，能够使第2寄生电容Csg小于第1寄生电容Cdg。
另外，在本实施方式中，电容Csh与输出端子402和地线GND相连接，但并不限于此。例如，电容Csh可以连接在输出端子402和电源电压之间，电容Csh也可以连接在输出端子402和地线GND或电源电压以外的具有规定的恒定电压的点之间。
另外，在本实施方式中，开关电路403构成为将漏极区域D作为输入，将源极区域S作为输出，但并不限于此。例如，开关电路403也可以构成为将源极区域S作为输入，将漏极区域D作为输出。
(第5实施方式)
接着，对本发明的第5施方式进行说明。图8示出了作为本实施方式的固体摄像装置的一例的固体摄像装置500的结构。图8所示的固体摄像装置500具有摄像部501、读出电流源部504、模拟部505、采样保持部506、输出部507、垂直选择部509、水平选择部510以及控制部511。
在摄像部501中，根据所入射的光量生成并输出像素信号的多个像素(单位像素502)配置成矩阵状。垂直选择部509对摄像部501的各行进行选择。读出电流源部504将来自摄像部501的像素信号作为电压信号读出。模拟部505对从摄像部501读出的像素信号进行处理并输出。另外，模拟部505具有AGC(＝AutoGainControl：自动增益控制)电路等，该AGC电路根据需要而具有信号放大功能。水平选择部510将模拟部505的输出信号传送到与水平信号线512相连接的采样保持部506。采样保持部506保持所输入的信号，并将保持的信号输出到输出部507。控制部511对各部分进行控制。
在图8中，为了简便，对由4行×6列的单位像素502构成的摄像部501的情况进行说明，但是，现实中，在摄像部501的各行和各列配置有几十～几万的单位像素502。虽然省略了图示，但是，构成摄像部501的单位像素502由光电二极管/光电栅/光电晶体管等光电转换元件及晶体管电路构成。
下面，进行各部分的更加详细的说明。在摄像部501中，二维地配置有4行6列单位像素502，并且，针对该4行6列的像素排列，按照每行来布线行控制线508。行控制线508的各一端与对应于垂直选择部509的各行的各输出端相连接。垂直选择部509由移位寄存器或解码器等构成，在驱动摄像部501的各单位像素502时，经由行控制线508进行摄像部501的行地址及行扫描的控制。并且，针对摄像部501的像素排列，按照每列来布线垂直信号线503。
读出电流源部504由电流源构成，该电流源用于将来自摄像部501的像素信号作为电压信号读出。模拟部505由CDS电路等构成，对从摄像部501读出的像素信号进行处理并输出。
水平选择部510由移位寄存器或解码器等构成，进行模拟部505的列扫描的控制。按照该水平选择部510的控制，被模拟部505处理的像素信号按照顺序被读出到水平信号线512，并被传送到采样保持部506。
采样保持部506由上述第4实施方式的采样保持电路构成，并周期性地对与从水平信号线512输入的像素信号对应的模拟信号进行采样和保持并输出到输出部507。
输出部507具有输出所输入的信号的缓冲功能，虽然未图示，但输出部507将信号输出到在后段具有的AD转换电路。并且，除了缓冲功能以外，输出部507也可以内置例如AD转换电路和黑电平调整、列偏差校正、颜色处理等信号处理功能。
控制部511具有TG(＝TimingGenertor：定时发生器)的功能块以及用于与该TG进行通信的功能块，该TG提供垂直选择部509、水平选择部510、采样保持部506等各部分的动作所需要的时钟及规定的定时的脉冲信号。
接着，对本实施方式的动作进行说明。省略对单位像素502的具体动作的说明，但是，众所周知，在单位像素502中输出复位电平和信号电平。作为模拟的像素信号，在第1次读出动作中从摄像部501的选择行的各单位像素502读出包含像素信号的噪声的复位电平，然后，在第2次读出动作中从摄像部501的选择行的各单位像素502读出信号电平。然后，复位电平和信号电平通过垂直信号线503以时间序列输入到模拟部505。也可以在第1次读出动作中读出信号电平，在此后的第2次读出动作中读出复位电平。
复位电平和信号电平在模拟部505中被进行CDS处理，从而生成从信号电平中去除了噪声的像素信号。之后，所生成的像素信号依次经由采样保持部506和输出部507而被输出。
如上所述，根据图8示出的结构，由于配置有抑制了在电容Csh保持电压的期间的电压值的偏差(串扰)的采样保持电路，因此能够实现高图像质量的固体摄像装置。
在本说明书中使用的“前、后、上、下、右、左、垂直、水平、下、横、行以及列”以及表示其他方向的用语表示本发明的装置的朝向。因此，本发明的说明书中的这些用语在本发明的装置中应该被相对地解释。
以上，参照附图对本发明的实施方式进行了详细描述，但具体的结构不限于上述的实施方式，还包括在不脱离本发明的主旨的范围内的设计变更等。
产业上的可利用性
本发明能够广泛应用于开关电路、采样保持电路以及固体摄像装置，并且通过在源极布线和漏极布线之间配置去耦布线，在源极布线和漏极布线之间不容易形成寄生电容，从而能够抑制在保持电压的期间的电压值的偏差(串扰)。
标号说明
100、200、300、403、903：开关电路；31：漏极布线；32：源极布线；33：栅极布线；34：半导体基板(半导体层)；101：去耦布线；400；采样保持电路；401、901：输入端子；402、902：输出端子；500：固体摄像装置；501：摄像部；504：读出电流源部；505：模拟部；506：采样保持部；507：输出部；509：垂直选择部；510：水平选择部；511：控制部；CH：通道区域；D：漏极区域；S：源极区域；GA：栅极电极；CAD：漏极触点；CAS：源极触点；CAG：栅极触点；Csh：电容；Cdg：第1寄生电容；Csg：第2寄生电容。
权利要求书(按照条约第19条的修改)
1.(修改后)一种开关电路，其特征在于，该开关电路具有：
半导体层，其包括源极区域、漏极区域以及配置于所述源极区域和所述漏极区域之间的通道区域；
栅极电极，其与所述通道区域对置配置；
源极布线，其由导电率高于所述半导体层的第1材料形成，与所述源极区域相连接；
漏极布线，其由导电率高于所述半导体层的第2材料形成，与所述漏极区域相连接；以及
去耦布线，其由导电率高于所述半导体层的第3材料形成，配置于所述源极布线和所述漏极布线之间，
根据所述栅极电极的电压，在第1期间内所述源极区域和所述漏极区域处于导通状态，在与所述第1期间不同的第2期间内，所述源极区域和所述漏极区域处于非导通状态，
所述去耦布线的电压在所述第2期间的至少一部分的期间内是恒定的。
2.(修改后)根据权利要求1所述的开关电路，其特征在于，
所述源极布线或者所述漏极布线的电压在所述第2期间内变化。
3.(修改后)根据权利要求1所述的开关电路，其特征在于，
所述第1材料、所述第2材料以及所述第3材料是同一材料。
4.(修改后)根据权利要求1所述的开关电路，其特征在于，
所述去耦布线与所述栅极电极相连接，向所述栅极电极提供栅极电压。
5.(修改后)根据权利要求1或3所述的开关电路，其特征在于，
所述去耦布线配置为在与包含所述半导体层的半导体基板的主面垂直的方向上观察所述半导体层时与所述栅极电极不重合。
6.(修改后)一种采样保持电路，其特征在于，
该采样保持电路具有权利要求1所述的开关电路、输入端子、输出端子以及电容，
所述源极布线和所述漏极布线的一方与所述输入端子相连接，
所述源极布线和所述漏极布线的另一方与所述输出端子相连接，
在所述输出端子和具有规定的恒定电压的点之间连接有所述电容。
7.(修改后)根据权利要求6所述的采样保持电路，其特征在于，
与第1寄生电容相比，第2寄生电容较小，该第1寄生电容形成于所述去耦布线与所述源极布线和所述漏极布线中的与所述输入端子相连接的所述一方之间，该第2寄生电容形成于所述去耦布线与所述源极布线和所述漏极布线中的与所述输出端子相连接的所述另一方之间。
8.(追加)一种固体摄像装置，其特征在于，该固体摄像装置具有：
摄像部，其呈矩阵状配置有多个像素，该多个像素根据所入射的光量而输出像素信号；以及
权利要求6所述的采样保持电路，其对与所述像素信号相对应的模拟信号进行采样和保持。

Claims (7)

1.一种开关电路，其特征在于，该开关电路具有：
半导体层，其包括源极区域、漏极区域以及配置于所述源极区域和所述漏极区域之间的通道区域；
栅极电极，其与所述通道区域对置配置；
源极布线，其由导电率高于所述半导体层的第1材料形成，与所述源极区域相连接；
漏极布线，其由导电率高于所述半导体层的第2材料形成，与所述漏极区域相连接；以及
去耦布线，其由导电率高于所述半导体层的第3材料形成，配置于所述源极布线和所述漏极布线之间，
根据所述栅极电极的电压，在第1期间内所述源极区域和所述漏极区域处于导通状态，在与所述第1期间不同的第2期间内，所述源极区域和所述漏极区域处于非导通状态，
所述源极布线或所述漏极布线的电压在所述第2期间内变化，
所述去耦布线的电压在所述第2期间内是恒定的。
2.根据权利要求1所述的开关电路，其特征在于，
所述第1材料、所述第2材料以及所述第3材料是同一材料。
3.根据权利要求1所述的开关电路，其特征在于，
所述去耦布线与所述栅极电极相连接，向所述栅极电极提供栅极电压。
4.根据权利要求1或2所述的开关电路，其特征在于，
所述去耦布线配置为在与包含所述半导体层的半导体基板的主面垂直的方向上观察所述半导体层时与所述栅极电极不重合。
5.一种采样保持电路，其特征在于，
该采样保持电路具有权利要求1所述的开关电路、输入端子、输出端子以及电容，
所述源极布线和所述漏极布线的一方与所述输入端子相连接，
所述源极布线和所述漏极布线的另一方与所述输出端子相连接，
在所述输出端子和具有规定的恒定电压的点之间连接有所述电容。
6.根据权利要求5所述的采样保持电路，其特征在于，
与第1寄生电容相比，第2寄生电容较小，该第1寄生电容形成于所述去耦布线与所述源极布线和所述漏极布线中的与所述输入端子相连接的所述一方之间，该第2寄生电容形成于所述去耦布线与所述源极布线和所述漏极布线中的与所述输出端子相连接的所述另一方之间。
7.一种固体摄像装置，其特征在于，该固体摄像装置具有：
摄像部，其呈矩阵状配置有多个像素，该多个像素根据所入射的光量而输出像素信号；以及
权利要求5所述的采样保持电路，其对与所述像素信号相对应的模拟信号进行采样和保持。
CN201480032123.1A 2013-08-29 2014-08-07 开关电路、采样保持电路以及固体摄像装置 Active CN105308954B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-178198 2013-08-29
JP2013178198A JP6242118B2 (ja) 2013-08-29 2013-08-29 スイッチ回路、サンプルホールド回路、および固体撮像装置
PCT/JP2014/070870 WO2015029740A1 (ja) 2013-08-29 2014-08-07 スイッチ回路、サンプルホールド回路、および固体撮像装置

Publications (2)

Publication Number Publication Date
CN105308954A true CN105308954A (zh) 2016-02-03
CN105308954B CN105308954B (zh) 2018-09-07

Family

ID=52586311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480032123.1A Active CN105308954B (zh) 2013-08-29 2014-08-07 开关电路、采样保持电路以及固体摄像装置

Country Status (5)

Country Link
US (1) US20160088244A1 (zh)
EP (1) EP3041224A4 (zh)
JP (1) JP6242118B2 (zh)
CN (1) CN105308954B (zh)
WO (1) WO2015029740A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6661396B2 (ja) 2016-01-29 2020-03-11 キヤノン株式会社 半導体装置および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603266A (en) * 1980-06-03 1986-07-29 Thomson-Csf Sample and hold device with an MOS capacitor
US20030132464A1 (en) * 2000-10-25 2003-07-17 Fujitsu Limited Semiconductor device and method for fabricating the same
CN1672263A (zh) * 2002-07-31 2005-09-21 飞思卡尔半导体公司 场效应晶体管及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5119149A (en) * 1990-10-22 1992-06-02 Motorola, Inc. Gate-drain shield reduces gate to drain capacitance
US6001710A (en) * 1998-03-30 1999-12-14 Spectrian, Inc. MOSFET device having recessed gate-drain shield and method
JP4110792B2 (ja) * 2002-02-20 2008-07-02 日本電気株式会社 容量素子及び容量素子を用いた半導体集積回路
JP2005260307A (ja) * 2004-03-09 2005-09-22 Sanyo Electric Co Ltd 演算増幅器およびそれを用いたアナログデジタル変換器
JP4128545B2 (ja) * 2004-05-20 2008-07-30 富士通株式会社 サンプリングスイッチ
JP2006216205A (ja) * 2005-02-07 2006-08-17 Denso Corp サンプルホールド回路
US8253198B2 (en) * 2009-07-30 2012-08-28 Micron Technology Devices for shielding a signal line over an active region
JP5482137B2 (ja) * 2009-11-19 2014-04-23 ソニー株式会社 固体撮像装置、負荷電流源回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603266A (en) * 1980-06-03 1986-07-29 Thomson-Csf Sample and hold device with an MOS capacitor
US20030132464A1 (en) * 2000-10-25 2003-07-17 Fujitsu Limited Semiconductor device and method for fabricating the same
CN1672263A (zh) * 2002-07-31 2005-09-21 飞思卡尔半导体公司 场效应晶体管及其制造方法

Also Published As

Publication number Publication date
EP3041224A1 (en) 2016-07-06
EP3041224A4 (en) 2017-04-12
JP2015046834A (ja) 2015-03-12
WO2015029740A1 (ja) 2015-03-05
CN105308954B (zh) 2018-09-07
JP6242118B2 (ja) 2017-12-06
US20160088244A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
US8592880B2 (en) Solid-state imaging device
CN109314755A (zh) 单斜率adc中的用于复位扩展减少的主动复位电路
KR101207136B1 (ko) 물리 정보 취득 방법, 물리 정보 취득 장치 및 반도체 장치
US11742376B2 (en) Image sensor and image capture device
WO2014196433A1 (ja) 固体撮像装置
CN104412574B (zh) 固体摄像装置
JP2007142587A (ja) 固体撮像装置
WO2011048715A1 (ja) 固体撮像装置
WO2022168545A1 (ja) 撮像装置および撮像装置の駆動方法
US9077918B2 (en) Photoelectric conversion apparatus with first and second conductors that respectively supply corresponding voltages to digital circuits of a vertical scanning circuit and signal processing unit
US11812174B2 (en) Dual-progression pixel readout
CN105308954A (zh) 开关电路、采样保持电路以及固体摄像装置
JP2007166449A (ja) 固体撮像素子のｃｄｓ回路
JP7572842B2 (ja) 積層型固体撮像装置およびその信号読出し方法
JPWO2017085848A1 (ja) 固体撮像装置および撮像装置
JPS61264971A (ja) 固体撮像装置
JP2012257113A (ja) 固体撮像装置及びそれを用いた撮像装置
JP2010056401A (ja) 固体撮像装置及び撮像システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant