CN105304619A - 一种igbt衬板结构及其制作方法 - Google Patents

一种igbt衬板结构及其制作方法 Download PDF

Info

Publication number
CN105304619A
CN105304619A CN201410229870.6A CN201410229870A CN105304619A CN 105304619 A CN105304619 A CN 105304619A CN 201410229870 A CN201410229870 A CN 201410229870A CN 105304619 A CN105304619 A CN 105304619A
Authority
CN
China
Prior art keywords
liner plate
chip
igbt
circuit
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410229870.6A
Other languages
English (en)
Inventor
常桂钦
李寒
彭勇殿
吴煜东
李继鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Original Assignee
Zhuzhou CSR Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CSR Times Electric Co Ltd filed Critical Zhuzhou CSR Times Electric Co Ltd
Priority to CN201410229870.6A priority Critical patent/CN105304619A/zh
Publication of CN105304619A publication Critical patent/CN105304619A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Abstract

本发明公开了一种IGBT衬板结构及其制作方法，该衬板结构包括衬板，所述衬板的中部为电路区，所述衬板中部的下方设有母排焊接区，所述衬板的两侧均为芯片区，呈对称状，衬板门极电路呈对称状布置于衬板的两侧。该制作方法用来制备上述衬板结构。本发明具有结构简单紧凑、成本低廉、制作方便、可降低热耦合、提高封装效率等优点。

Description

一种IGBT衬板结构及其制作方法
技术领域
本发明主要涉及到IGBT功率模块领域，特指一种适用于IGBT功率模块的衬板结构及其制作方法。
背景技术
目前，现有的功率IGBT所使用的衬板结构一般采用对称分布式。如图1所示，为一种典型的衬板结构，其衬板4的整体为长方形，两端的最外侧分布两个IGBT芯片1和一个FRD芯片2，中间为互连电路区3，且衬板4上设有母排5。这种对称结构的芯片布局优点为美观、紧凑，能够实现IGBT衬板的电路功能，但是这种设计也存在明显的缺点：忽略了整个模块中芯片布局的对称性和均匀性。
如图2所示，为上述结构的IGBT在封装后，衬板4在模块上的布局示意图。从中可以看出，同一衬板4内部的芯片间横向距离L比较大，而相邻衬板4间芯片的横向间距M却比较小。要知道，芯片在开关过程中会产生大量的热量，相邻衬板4间芯片会因为较小的横向间距而出现强烈的热耦合，从而影响模块整体的热性能。
图3所示，为上述结构模块的热仿真分布示意图。从芯片的热耦合状态可以看出，热耦合出现在模块内部相邻衬板4的四个IGBT芯片1之间，明显加剧了同一衬板4上的芯片之间的热耦合。
如图4所示，为封装模块截面的示意图，模块中衬板4和芯片间通过引线键合实现电路连接。从图中可以看出，衬板4的电路区域全部集中于衬板4的中间部分，导致衬板4电路面积分配很有限，影响到衬板4散热性能。狭窄的键和区域给键和工艺提出了更高的要求。同时，复杂的中间电路布局也给其他的封装工艺带来了很多难题，如功率端子的引脚设计，不易衬板上切线。
综上所述，现有功率IGBT衬板结构的不足就在于：
1、现有设计中相邻衬板4上的IGBT芯片1的横向间距太小，容易产生热耦合，影响模块整体热性能。
2、现有衬板4的中间电路设计复杂：衬板4的中间电路包括芯片发射极键合区、芯片门极键合区、母排焊接区、弹簧线焊接区和电阻贴片区，这些区域密集交错，模块封装中使用工装复杂，增加了封装工艺的难度。
3、现有衬板4在键合后各种电路纵横交错，增加了相邻电路间电磁干扰的可能性。
4、现有衬板4存在贴片电阻区域，在贴芯片的同时贴电阻会让生产效率大大降低。
5、现有衬板4上的键合面积不足，只能在芯片上切线，切线会影响到芯片的可靠性，降低了IGBT模块成品率。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单紧凑、成本低廉、制作方便、可降低热耦合、提高封装效率的IGBT衬板结构及其制作方法。
为解决上述技术问题，本发明采用以下技术方案：
一种IGBT衬板结构，包括衬板，所述衬板的中部为电路区，所述衬板中部的下方设有母排焊接区，所述衬板的两侧均为芯片区，呈对称状，衬板门极电路呈对称状布置于衬板的两侧。
作为本发明的进一步改进：所述电路区采用上端较窄、下端较宽的结构。
作为本发明的进一步改进：所述衬板门极电路采用上粗下细的结构。
作为本发明的进一步改进：所述芯片区设有IGBT芯片和FRD芯片，所述IGBT芯片放置在衬板的上部，所述FRD芯片放置于衬板的下部。
作为本发明的进一步改进：所述衬板中部、两侧的上方均设有弹簧引线焊接区。
本发明进一步提供一种制作上述衬板结构的方法，其步骤为：
（1）将芯片与衬板焊接：通过焊接实现多芯片与衬板的集电极电路连接。
（2）将衬板与芯片引线键合：通过引线键合实现多芯片门极、发射极与衬板的门极电路和发射极电路分别相连。
（3）将衬板与母排及弹簧线焊接：通过衬板与母排及弹簧线的焊接，分别实现衬板上的发射极和门极端子引出。
（4）PCB电路互连：通过弹簧线将衬板门极电路与PCB连接，实现模块内各个芯片的门极互联；将门极电阻焊接在PCB上。
与现有技术相比，本发明的优点在于：
1、本发明从IGBT芯片在整个模块内部分布的均匀性出发，有效降低了模块中不同衬板上芯片间的热耦合，降低模块的热阻，提高了模块的散热性能。
2、本发明简化了衬板电路设计，不仅将门极电路转移到了衬板的最外侧，而且将门极电路设计为上粗下细的结构，这一设计在增加了中间电路面积的同时也简化了中间电路结构。同时，相邻两IGBT芯片错落排布，使芯片不在一条直线上，有效降低了相邻两IGBT芯片之间的热耦合区域。
3、本发明将门极电路和发射极电路分离后，可以减小各电路的相互影响。
4、本发明将贴片电阻区域从衬板上剥离，设计在了PCB上，提高了生产效率。
5、本发明在简化衬板电路后，增加了衬板键和区域面积，降低了键和工艺的难度，为键合提供了足够的空间，实现衬板上切线，提高IGBT模块成品率。
6、本发明减小了门极引线距离，可以在衬板切线，降低了芯片切线引起的损伤，提高了成品率。
附图说明
图1是现有技术中一种典型的衬板结构原理示意图。
图2是典型衬板结构进行IGBT封装后在模块上的布局示意图。
图3是典型衬板结构所形成模块的热仿真分布示意图。
图4是封装模块的截面示意图。
图5是本发明的衬板结构原理示意图。
图6是本发明的IGBT衬板结构应用在基板上的布局示意图。
图7是本发明衬板结构在模块中的仿真热分布图。
图8是本发明IGBT衬板结构的制作流程示意图。
图例说明：
1、IGBT芯片；2、FRD芯片；3、互连电路区；4、衬板；5、母排；7、衬板门极电路；8、母排焊接区；9、弹簧引线焊接区；10、电路区。
具体实施方式
以下将结合说明书附图和具体实施例对本发明做进一步详细说明。
如图5所示，本发明的IGBT衬板结构，包括衬板4，衬板4的中部为电路区10，整个电路区10采用上端较窄、下端较宽（上细下粗）的结构，以保持芯片和衬板4间键合线的固定长度。衬板门极电路7对称设计在衬板4的两侧，衬板门极电路7采用上粗下细的设计。衬板4中部的下方设有母排焊接区8（图中为两个），衬板4中部、两侧的上方均设有弹簧引线焊接区9（图中为三个）。衬板4的两侧均为芯片区，呈对称状设计；每一侧均包括IGBT芯片1（图中为两个）放置在衬板4的上部，FRD芯片2（图中为一个）放置于衬板4的下部。图中，衬板4上的引线和覆铜图形不代表实际的设计，只能用来说明衬板4上各个部分的连接关系。
本发明通过上述结构，可使芯片彼此错开，电路区8的电路结构将会阻碍衬板4中部芯片热量向相邻衬板4上同一位置的芯片上传递，从而降低相互间的热耦合。
本发明通过上述结构，在模块中使不同衬板4间芯片的间距更加均匀，增加了相邻衬板4芯片间的相对距离，降低了不同衬板4间的芯片热耦合。
如图6所示，为本发明的IGBT衬板结构应用在基板上的布局示意图。通过本发明的衬板结构，衬板4在基板上的布局让IGBT芯片之间的横向间距更加合理；衬板门极电路7上粗下细的设计，能够阻碍在衬板4中部温度最高芯片间的热耦合。
如图7所示，为本发明衬板结构在模块中的仿真热分布图，从中可以看出，本发明的衬板结构明显改变了模块内部的热分布状态，不仅降低了模块的最高结温，而且减小了芯片间的最大温差，显著降低了芯片间的热耦合作用。
如图8所示，本发明IGBT衬板结构的制作步骤为：
（1）将芯片与衬板4焊接：通过焊接实现多芯片与衬板4的集电极电路连接。
（2）将衬板4与芯片引线键合：通过引线键合实现多芯片门极、发射极与衬板4的门极电路和发射极电路分别相连。
（3）将衬板4与母排5及弹簧线焊接：通过衬板4与母排5及弹簧线的焊接，分别实现衬板4上的发射极和门极端子引出。
（4）PCB电路互连：通过弹簧线将衬板门极电路7与PCB连接，实现模块内各个芯片的门极互联。衬板4设计需要将门极电阻焊接在PCB上。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (6)

1.一种IGBT衬板结构，包括衬板（4），其特征在于，所述衬板（4）的中部为电路区（10），所述衬板（4）中部的下方设有母排焊接区（8），所述衬板（4）的两侧均为芯片区，呈对称状，衬板门极电路（7）呈对称状布置于衬板（4）的两侧。
2.根据权利要求1所述的IGBT衬板结构，其特征在于，所述电路区（10）采用上端较窄、下端较宽的结构。
3.根据权利要求1所述的IGBT衬板结构，其特征在于，所述衬板门极电路（7）采用上粗下细的结构。
4.根据权利要求1或2或3所述的IGBT衬板结构，其特征在于，所述芯片区设有IGBT芯片（1）和FRD芯片（2），所述IGBT芯片（1）放置在衬板（4）的上部，所述FRD芯片（2）放置于衬板（4）的下部。
5.根据权利要求1或2或3所述的IGBT衬板结构，其特征在于，所述衬板（4）中部、两侧的上方均设有弹簧引线焊接区（9）。
6.一种制作上述权利要求1～5中任意一项衬板结构的方法，其特征在于，步骤为：
（1）将芯片与衬板焊接：通过焊接实现多芯片与衬板的集电极电路连接；
（2）将衬板与芯片引线键合：通过引线键合实现多芯片门极、发射极与衬板的门极电路和发射极电路分别相连；
（3）将衬板与母排及弹簧线焊接：通过衬板与母排及弹簧线的焊接，分别实现衬板上的发射极和门极端子引出；
（4）PCB电路互连：通过弹簧线将衬板门极电路与PCB连接，实现模块内各个芯片的门极互联；将门极电阻焊接在PCB上。
CN201410229870.6A 2014-05-28 2014-05-28 一种igbt衬板结构及其制作方法 Pending CN105304619A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410229870.6A CN105304619A (zh) 2014-05-28 2014-05-28 一种igbt衬板结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410229870.6A CN105304619A (zh) 2014-05-28 2014-05-28 一种igbt衬板结构及其制作方法

Publications (1)

Publication Number Publication Date
CN105304619A true CN105304619A (zh) 2016-02-03

Family

ID=55201669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410229870.6A Pending CN105304619A (zh) 2014-05-28 2014-05-28 一种igbt衬板结构及其制作方法

Country Status (1)

Country Link
CN (1) CN105304619A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544231A (zh) * 2023-07-06 2023-08-04 上海埃积半导体有限公司 一种压接式igbt器件结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0962974A2 (en) * 1998-05-28 1999-12-08 Hitachi, Ltd. Semiconductor device
US20020038873A1 (en) * 2000-09-29 2002-04-04 Michiaki Hiyoshi Semiconductor device including intermediate wiring element
CN101740612A (zh) * 2008-11-14 2010-06-16 半导体元件工业有限责任公司 用于具有槽屏蔽电极的半导体器件的接触结构和方法
EP2302676A1 (en) * 2009-09-29 2011-03-30 ABB Technology AG High power semiconductor device
CN202502986U (zh) * 2012-02-23 2012-10-24 株洲南车时代电气股份有限公司 一种igbt模块
CN103367303A (zh) * 2013-07-04 2013-10-23 株洲南车时代电气股份有限公司 一体化门极电阻布局的大功率igbt模块
CN103367341A (zh) * 2013-07-04 2013-10-23 株洲南车时代电气股份有限公司 一种igbt衬板结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0962974A2 (en) * 1998-05-28 1999-12-08 Hitachi, Ltd. Semiconductor device
US20020038873A1 (en) * 2000-09-29 2002-04-04 Michiaki Hiyoshi Semiconductor device including intermediate wiring element
CN101740612A (zh) * 2008-11-14 2010-06-16 半导体元件工业有限责任公司 用于具有槽屏蔽电极的半导体器件的接触结构和方法
EP2302676A1 (en) * 2009-09-29 2011-03-30 ABB Technology AG High power semiconductor device
CN202502986U (zh) * 2012-02-23 2012-10-24 株洲南车时代电气股份有限公司 一种igbt模块
CN103367303A (zh) * 2013-07-04 2013-10-23 株洲南车时代电气股份有限公司 一体化门极电阻布局的大功率igbt模块
CN103367341A (zh) * 2013-07-04 2013-10-23 株洲南车时代电气股份有限公司 一种igbt衬板结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544231A (zh) * 2023-07-06 2023-08-04 上海埃积半导体有限公司 一种压接式igbt器件结构
CN116544231B (zh) * 2023-07-06 2023-09-29 上海埃积半导体有限公司 一种压接式igbt器件结构

Similar Documents

Publication Publication Date Title
CN201878415U (zh) 多层电路部件及其组件
CN103258806B (zh) 具桥接结构的半导体封装构造及其制造方法
CN102063637B (zh) 一种智能双界面卡及其焊接封装工艺
CN104966704A (zh) 一种低热阻的压接式功率器件封装
CN104617092A (zh) 一种半导体器件及其制作方法
CN109219880A (zh) 半导体模块
CN104465549A (zh) 一种功率半导体模块
CN203012722U (zh) Igbt芯片版图布局结构
CN101847627B (zh) 集成无源器件的半导体芯片及功率放大器器件
CN105304619A (zh) 一种igbt衬板结构及其制作方法
CN201608971U (zh) 电路板
CN205944080U (zh) 一种四引脚的集成电路封装结构
CN201262956Y (zh) 集成电路大功率多芯片封装结构
CN103367341A (zh) 一种igbt衬板结构
CN104952833B (zh) 集成电路装置
CN108962844A (zh) 芯片封装体及封装方法
CN205609511U (zh) 一种超高密度的薄型贴片封装引线框结构
CN107768340A (zh) 一种功率模块陶瓷衬板
CN102185411A (zh) 一种电压调节器刷架总成
CN107359151A (zh) 一种可提高焊接质量的dbc结构
CN205542762U (zh) 一种超窄间距的贴片封装引线框结构
CN203859113U (zh) 一种微波炉用高压二极管
CN202679787U (zh) 一种多层基板
CN203895454U (zh) 一种射频横向扩散金属氧化物半导体版图结构
CN206685377U (zh) 一种dfn2020‑6双芯片高密度框架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160203