CN105304552A - 埋入式字线及其隔离结构的制造方法 - Google Patents

埋入式字线及其隔离结构的制造方法 Download PDF

Info

Publication number
CN105304552A
CN105304552A CN201410243399.6A CN201410243399A CN105304552A CN 105304552 A CN105304552 A CN 105304552A CN 201410243399 A CN201410243399 A CN 201410243399A CN 105304552 A CN105304552 A CN 105304552A
Authority
CN
China
Prior art keywords
embedded type
word line
type word
isolation structure
described multiple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410243399.6A
Other languages
English (en)
Other versions
CN105304552B (zh
Inventor
林志豪
朴哲秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201410243399.6A priority Critical patent/CN105304552B/zh
Publication of CN105304552A publication Critical patent/CN105304552A/zh
Application granted granted Critical
Publication of CN105304552B publication Critical patent/CN105304552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种埋入式字线及其隔离结构的制造方法,包括先在基板上形成多层掩膜结构,并以此多层掩膜结构为掩膜来蚀刻基板,以形成隔离结构沟槽,再在隔离结构沟槽内形成顶部低于多层掩膜结构表面的隔离材料。之后,在隔离结构沟槽内分别形成多晶硅层,并通过移除部分多层掩膜结构,使多晶硅层凸出,以便于多晶硅层的侧壁形成多晶硅间隔壁,进而形成多个自行对准沟槽。然后,在自行对准沟槽内形成另一多晶硅层,再以多晶硅间隔壁与多晶硅层为蚀刻掩膜进行蚀刻,以形成多个埋入式字线沟槽,再在埋入式字线沟槽内形成埋入式字线。本发明能有效降低字线之间的干扰。

Description

埋入式字线及其隔离结构的制造方法
技术领域
本发明涉及一种埋入式字线及其隔离结构的制造方法,且特别涉及一种自行对准埋入式字线的制造方法。
背景技术
为提升动态随机存取存储器的集成度以加快元件的操作速度,以及符合消费者对于小型化电子装置的需求,近年来发展出埋入式字线动态随机存取存储器(buriedwordlineDRAM),以满足上述种种需求。
但是随着存储器的集成度增加,字线间距和存储器阵列的隔离结构都会不断缩小,导致种种不良影响。譬如存储器之间的泄漏(Cell-to-cellleakage)、字线之间的干扰(又称RowHammer)、读写时间失效(tWRfailure)、保持失效(retentionfailure)、位线耦合失效(BitLinecouplingfailure)等。
因此,目前针对字线之间的干扰,有采用比埋入式字线还要深的隔离结构来改善上述问题的办法。但是,如此一来就必须改变原有的隔离结构制造工艺,将一道同时形成字线和隔离结构的光刻制造工艺,改为至少两道的光刻制造工艺,一道是制作较深的隔离结构,另一道是制作隔离结构之间的埋入式字线。
然而,因为元件本身的尺寸很小,所以往往会因为光刻制造工艺中的微小偏移,而导致埋入式字线与隔离结构之间的距离产生变化,而影响有源区的面积,严重者会因为面积变小而使阻值增加,进而影响元件本身的效能。
发明内容
本发明提供一种埋入式字线及其隔离结构的制造方法,能制作出自行对准的埋入式字线,以确保元件有源区内的面积符合规定。
本发明的埋入式字线及其隔离结构的制造方法,包括在一基板的表面上形成一多层掩膜结构,以露出部分基板,其中多层掩膜结构至少包括一第一氧化层、第一氮化层与一第二氧化层。以上述多层掩膜结构为蚀刻掩膜,蚀刻去除暴露出的基板,以形成多个隔离结构沟槽。在隔离结构沟槽内形成隔离材料,且隔离材料的顶部低于第二氧化层的表面。在隔离结构沟槽内的隔离材料上分别形成第一多晶硅层,再移除多层掩膜结构内的第二氧化层,以使上述第一多晶硅层凸出于第一氮化层。在第一多晶硅层的侧壁形成多晶硅间隔壁,然后在第一氮化层、第一多晶硅层与多晶硅间隔壁上共形地沉积一第三氧化层,以形成多个自行对准沟槽。在自行对准沟槽内形成第二多晶硅层,并露出第三氧化层的顶面。接着,以第二多晶硅层、第一多晶硅层与多晶硅间隔壁为蚀刻掩膜,蚀刻去除露出的第三氧化层、多层掩膜结构内的第一氮化层与第一氧化层,并持续蚀刻至基板内,以形成多个埋入式字线沟槽。在埋入式字线沟槽内形成埋入式字线。
基于上述,本发明利用先形成埋入式字线的隔离结构,再另外制作凸出的多晶硅层及多晶硅间隔壁,来形成自行对准的沟槽,以利后续形成埋入式字线。因此,本发明能避免传统因光刻制造工艺的对不准导致的埋入式字线偏移,并进而有效降低字线之间的干扰。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A至图1J是依照本发明的一实施例的一种埋入式字线及其隔离结构的制造流程剖面图。
其中,附图标记说明如下:
100:基板
100a:表面
102:多层掩膜结构
104:第一氧化层
106:第一氮化层
108:第二氧化层
110:碳层
112:氮氧化硅层
114:有源区隔离结构
116:有源区
118:掩膜层
120:第一沟槽
122:隔离结构沟槽
124:隔离材料
124a:顶部
126、134:多晶硅层
128:多晶硅间隔壁
130:第三氧化层
130a:顶面
132:自行对准沟槽
136:埋入式字线沟槽
138:栅极氧化层
140:埋入式字线
142:第二氮化层
d:距离
t:厚度
具体实施方式
本文中请参照附图,以便更加充分地体会本发明的概念,随附附图中显示本发明的实施例。但是,本发明还可采用许多不同形式来实践,且不应将其解释为限于底下所述的实施例。实际上,提供实施例仅为使本发明更将详尽且完整,并将本发明的范畴完全传达至所属技术领域中的技术人员。
在附图中,为明确起见可能将各层以及区域的尺寸以及相对尺寸作夸张的描绘。
图1A至图1J是依照本发明的一实施例的一种埋入式字线及其隔离结构的制造流程图。
请参照图1A的第(I)部分与第(II)部分,其中第(I)部分是俯视图、第(II)部分则是第(I)部分的II-II线段的剖面示意图。在一基板100的表面100a上形成多层掩膜结构102,并露出部分基板100,其中多层掩膜结构102至少包括一第一氧化层104、第一氮化层106与一第二氧化层108。而且,因为后续要蚀刻形成较深的沟槽,所以多层掩膜结构102还可选择性地于第二氧化层上形成碳层110以及/或是形成于碳层110上的氮氧化硅(SiON)层112。
另外,在图1A的第(I)部分中显示有有源区隔离结构114,这个有源区隔离结构114能与后续形成的隔离结构,将基板100区分成多个有源区116。然后,为了图案化多层掩膜结构102,可在多层掩膜结构102上形成光致抗蚀剂之类的掩膜层118,并进行蚀刻等步骤,以形成露出基板100的第一沟槽120。随后可移除掩膜层118,但本发明并不限于此。
然后,请参照图1B,以多层掩膜结构102为蚀刻掩膜,蚀刻去除暴露出的基板100,以形成多个隔离结构沟槽122,其深度例如在数百纳米之间。在形成隔离结构沟槽122之后,还可去除图1A中的氮氧化硅层112与碳层110。
随后,请参照图1C,在隔离结构沟槽122内填满隔离材料(isolationmaterial)124,其中填满隔离材料124的方法例如原子层沉积(ALD)或低压化学气相沉积(LPCVD)等方式,沉积如氮化硅的隔离材料。此时,隔离材料124也会填入第一沟槽120,并通过譬如CMP之类的平坦化步骤,将第一沟槽120以外的隔离材料124去除。
然后,请参照图1D的第(I)部分与第(II)部分,其中第(I)部分是俯视图、第(II)部分则是第(I)部分的II-II线段的剖面示意图。隔离材料124经过回蚀刻,使其顶部124a低于第二氧化层108的表面。此外,在不影响整体制造工艺的情形下,隔离材料124的顶部124a可设定在第一氮化层106之上、或者介于第一氮化层106的范围内(即,与第一氮化层106的顶面等高、稍低于第一氮化层106的顶面、或略高于第一氮化层106的底面等位置)。上述针对隔离材料124的回蚀刻,例如干蚀刻或利用热磷酸来进行湿式蚀刻。随后,在隔离结构沟槽122内的隔离材料124上分别形成第一多晶硅层126,其为非晶质的多晶硅。
接着,请参照图1E的第(I)部分与第(II)部分,其中第(I)部分是俯视图、第(II)部分则是第(I)部分的II-II线段的剖面示意图。移除多层掩膜结构102内的第二氧化层108之后,使上述第一多晶硅层126凸出于第一氮化层106。然后,在第一多晶硅层126的侧壁形成多晶硅间隔壁128。上述多晶硅间隔壁128的步骤例如在第一氮化层106与第一多晶硅层126上共形地覆盖一多晶硅材料层(未绘示),再进行多晶硅材料层的回蚀刻,并可通过回蚀刻参数的控制来改变多晶硅间隔壁128的大小与形状。
然后,请参照图1F的第(I)部分与第(II)部分,其中第(I)部分是俯视图、第(II)部分则是第(I)部分的II-II线段的剖面示意图。在第一氮化层106、第一多晶硅层126与多晶硅间隔壁128上共形地沉积一第三氧化层130,以形成多个自行对准沟槽132。上述第三氧化层130例如超低温氧化物(Ultra-LowTemperatureOxide,ULTO)。虽然本发明并不针对元件的尺寸作限定,但较佳是通过控制多晶硅间隔壁128之间的距离d以及第三氧化层130的厚度t,来形成所需大小的自行对准沟槽132。之后,在自行对准沟槽132内形成第二多晶硅层134,并露出第三氧化层130的顶面130a。
接着,请参照图1G的第(I)部分与第(II)部分,其中第(I)部分是俯视图、第(II)部分则是第(I)部分的II-II线段的剖面示意图。以第二多晶硅层134、第一多晶硅层126与多晶硅间隔壁128为蚀刻掩膜,蚀刻去除露出的第三氧化层130、多层掩膜结构内的第一氮化层106与第一氧化层104,并持续蚀刻至基板100内,以形成多个埋入式字线沟槽136。由于埋入式字线沟槽136是通过自行对准的方式形成,所以能保持与隔离材料124之间的距离,而不会有偏移的问题发生。
接着,请参照图1H,可先移除第三氧化层130、第二多晶硅层134、第一多晶硅层126与多晶硅间隔壁128;或者稍后再进行移除。而且,为了在埋入式字线沟槽136内形成埋入式字线;举例来说,可先在埋入式字线沟槽136表面形成栅极氧化层138,其制造工艺例如临场蒸气产生技术(insitusteamgeneration,ISSG)。
然后,请参照图1I的第(I)部分与第(II)部分,其中第(I)部分是俯视图、第(II)部分则是第(I)部分的II-II线段的剖面示意图。在埋入式字线沟槽136内沉积导体层(如钨),再经由化学机械研磨(CMP)与回蚀刻,得到图1I的埋入式字线140。
之后,请参照图1J,于埋入式字线140形成之后,可选择在埋入式字线沟槽136内填满第二氮化层142,其制造工艺例如原子层沉积(ALD)或其他适合的方法。然后,回蚀刻第二氮化层142,此时可移除图1I中的第一氮化层106,并使隔离材料124的顶部124a也略低于第一氧化层104的顶面。
综上所述,本发明通过自行对准所形成的掩膜层来定义埋入式字线的位置,因此可确保持埋入式字线与其隔离结构之间的位置,有效降低字线之间的干扰,并保持有源区内的接触区域的面积,以维持元件的功能。

Claims (10)

1.一种埋入式字线及其隔离结构的制造方法,其特征在于:所述方法包括:
在基板的表面上形成多层掩膜结构,以露出部分所述基板,其中所述多层掩膜结构至少包括第一氧化层、第一氮化层与第二氧化层;
以所述多层掩膜结构为蚀刻掩膜,蚀刻去除暴露出的所述基板,以形成多个隔离结构沟槽;
在所述多个隔离结构沟槽内形成隔离材料,且所述多个隔离材料的顶部低于所述第二氧化层的表面;
在所述多个隔离结构沟槽内的所述隔离材料上分别形成第一多晶硅层;
移除所述多层掩膜结构内的所述第二氧化层,以使所述多个第一多晶硅层凸出于所述第一氮化层;
在所述多个第一多晶硅层的侧壁形成多晶硅间隔壁;
在所述第一氮化层、所述多个第一多晶硅层与所述多个多晶硅间隔壁上共形地沉积第三氧化层,以形成多个自行对准沟槽;
在所述多个自行对准沟槽内形成第二多晶硅层,并露出所述第三氧化层的顶面;
以所述多个第二多晶硅层、所述多个第一多晶硅层与所述多个多晶硅间隔壁为蚀刻掩膜,蚀刻去除露出的所述第三氧化层、所述多层掩膜结构内的所述第一氮化层与所述第一氧化层,并持续蚀刻至所述基板内,以形成多个埋入式字线沟槽;以及
在所述多个埋入式字线沟槽内形成埋入式字线。
2.根据权利要求1所述的埋入式字线及其隔离结构的制造方法,其特征在于:所述多层掩膜结构还包括形成于所述第二氧化层上的碳层与形成于所述碳层上的氮氧化硅层。
3.根据权利要求2所述的埋入式字线及其隔离结构的制造方法,其特征在于:在形成所述多个隔离结构沟槽之后还包括:去除所述氮氧化硅层与所述碳层。
4.根据权利要求1所述的埋入式字线及其隔离结构的制造方法,其特征在于:在形成所述多个隔离结构沟槽之前还包括:在所述基板内形成有源区隔离结构,所述多个有源区隔离结构与所述多个隔离结构沟槽将所述基板区分成多个有源区。
5.根据权利要求1所述的埋入式字线及其隔离结构的制造方法,其特征在于:形成所述多个埋入式字线的步骤包括:
在所述多个埋入式字线沟槽表面形成栅极氧化层;
在所述多个埋入式字线沟槽内沉积导体层;
对所述多个导体层进行化学机械研磨;以及
回蚀刻所述多个导体层。
6.根据权利要求5所述的埋入式字线及其隔离结构的制造方法,其特征在于:形成所述多个埋入式字线之后还包括:
在所述多个埋入式字线沟槽内的所述多个导体层上填满第二氮化层;以及
回蚀刻所述多个第二氮化层,同时移除所述多层掩膜结构的所述第一氮化层。
7.根据权利要求1所述的埋入式字线及其隔离结构的制造方法,其特征在于:形成所述多个多晶硅间隔壁的步骤包括:
在所述第一氮化层与所述多个第一多晶硅层上共形地覆盖多晶硅材料层;以及
回蚀刻所述多晶硅材料层。
8.根据权利要求1所述的埋入式字线及其隔离结构的制造方法,其特征在于:形成所述多个隔离材料的方法包括:
在所述多个隔离结构沟槽内填满所述多个隔离材料;以及
回蚀刻所述多个隔离材料。
9.根据权利要求8所述的埋入式字线及其隔离结构的制造方法,其特征在于:在所述多个隔离结构沟槽内填满所述多个隔离材料的方法包括原子层沉积或低压化学气相沉积。
10.根据权利要求8所述的埋入式字线及其隔离结构的制造方法,其特征在于:回蚀刻所述多个隔离材料的方法包括干蚀刻或利用热磷酸。
CN201410243399.6A 2014-05-30 2014-05-30 埋入式字线及其隔离结构的制造方法 Active CN105304552B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410243399.6A CN105304552B (zh) 2014-05-30 2014-05-30 埋入式字线及其隔离结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410243399.6A CN105304552B (zh) 2014-05-30 2014-05-30 埋入式字线及其隔离结构的制造方法

Publications (2)

Publication Number Publication Date
CN105304552A true CN105304552A (zh) 2016-02-03
CN105304552B CN105304552B (zh) 2018-01-26

Family

ID=55201628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410243399.6A Active CN105304552B (zh) 2014-05-30 2014-05-30 埋入式字线及其隔离结构的制造方法

Country Status (1)

Country Link
CN (1) CN105304552B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057656A (zh) * 2016-06-06 2016-10-26 中航(重庆)微电子有限公司 一种功率半导体器件的制备方法
CN108878424A (zh) * 2018-06-25 2018-11-23 长鑫存储技术有限公司 一种采用埋入式位线的晶体管结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228435A1 (en) * 2006-04-03 2007-10-04 Nanya Technology Corporation Semiconductor device and fabrication thereof
CN101872745A (zh) * 2009-04-24 2010-10-27 海力士半导体有限公司 半导体存储器件及其制造方法
CN101996950A (zh) * 2009-08-11 2011-03-30 海力士半导体有限公司 半导体器件及其制造方法
CN102820300A (zh) * 2011-06-10 2012-12-12 华邦电子股份有限公司 动态随机存取存储器及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228435A1 (en) * 2006-04-03 2007-10-04 Nanya Technology Corporation Semiconductor device and fabrication thereof
CN101872745A (zh) * 2009-04-24 2010-10-27 海力士半导体有限公司 半导体存储器件及其制造方法
CN101996950A (zh) * 2009-08-11 2011-03-30 海力士半导体有限公司 半导体器件及其制造方法
CN102820300A (zh) * 2011-06-10 2012-12-12 华邦电子股份有限公司 动态随机存取存储器及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057656A (zh) * 2016-06-06 2016-10-26 中航(重庆)微电子有限公司 一种功率半导体器件的制备方法
CN108878424A (zh) * 2018-06-25 2018-11-23 长鑫存储技术有限公司 一种采用埋入式位线的晶体管结构及其制造方法
CN108878424B (zh) * 2018-06-25 2024-03-29 长鑫存储技术有限公司 一种采用埋入式位线的晶体管结构及其制造方法

Also Published As

Publication number Publication date
CN105304552B (zh) 2018-01-26

Similar Documents

Publication Publication Date Title
KR102232766B1 (ko) 반도체 소자 및 이의 제조방법
US9613967B1 (en) Memory device and method of fabricating the same
US20160163722A1 (en) Non-volatile memory cell and method of manufacturing the same
US8835257B2 (en) Method of fabricating semiconductor device including a recessed channel
CN108899321B (zh) 快闪存储器的制造方法
CN110299360B (zh) 半导体结构及其制作方法
KR20120086637A (ko) 반도체 소자 및 그 제조 방법
US7932159B2 (en) Flash memory device and method of fabricating the same
US20120205810A1 (en) Semiconductor device and fabricating method thereof
CN104851886A (zh) 分栅式存储器件及其制造方法
CN103855079B (zh) 埋入式字线结构及其形成方法
CN105097641B (zh) 埋入式字线及其隔离结构的制造方法
CN102254867B (zh) 快闪存储器的制作方法
CN108735750A (zh) 存储器结构及其制造方法
CN105304552A (zh) 埋入式字线及其隔离结构的制造方法
TWI396261B (zh) 堆疊式隨機動態存取記憶體之低寄生電容位元線之製造方法
CN109326595B (zh) 半导体元件及其制作方法
TW201622070A (zh) 動態隨機存取記憶體的主動區接觸窗及其製造方法
CN101393896A (zh) 快闪存储器的制造方法
CN100527381C (zh) 制造快闪存储器件的方法
CN104576510A (zh) 自对准接触孔刻蚀方法
CN100466233C (zh) 自对准浮置栅极阵列的形成方法及包括该阵列的闪存器件
CN100446257C (zh) 动态随机存取存储器及其制造方法
TWI546900B (zh) 埋入式字元線及其隔離結構的製造方法
JP2016154194A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant