CN105283946A - 无缺陷单晶薄层 - Google Patents

无缺陷单晶薄层 Download PDF

Info

Publication number
CN105283946A
CN105283946A CN201380074672.0A CN201380074672A CN105283946A CN 105283946 A CN105283946 A CN 105283946A CN 201380074672 A CN201380074672 A CN 201380074672A CN 105283946 A CN105283946 A CN 105283946A
Authority
CN
China
Prior art keywords
substrate
gallium nitride
group iii
semiconductor
dislocation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380074672.0A
Other languages
English (en)
Inventor
B.S.乌伊
R.T.埃尔阿范迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
King Abdullah University of Science and Technology KAUST
Original Assignee
King Abdullah University of Science and Technology KAUST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by King Abdullah University of Science and Technology KAUST filed Critical King Abdullah University of Science and Technology KAUST
Publication of CN105283946A publication Critical patent/CN105283946A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

一种可以是无位错单晶的氮化镓膜，其可以通过辐照衬底的表面并使该表面与蚀刻液接触来制备，其中该蚀刻液选择性地蚀刻位错处。

Description

无缺陷单晶薄层
技术领域
本发明涉及一种单晶薄层及其制造方法。
背景技术
氮化镓是一种具有纤锌矿型晶体结构(Wurtzitecrystalstructure)的化合物，并具有3.4eV的宽带隙。它在许多领域中具有重要的应用，例如光电子学、大功率和高频电子器件、固态器件、超大功率光伏器件等。独立籽晶/衬底氮化镓层的缺失代表氮化镓技术中的重大挑战。
发明内容
总的来说，III-V族半导体膜，例如氮化镓膜，可以是无位错单晶硅。III-V族半导体膜，例如氮化镓膜，可以具有10纳米和1微米之间的厚度，或例如10纳米和200纳米之间，或20纳米和50纳米之间，并可以通过表面辐照和化学蚀刻的组合来制备。
在一方面中，一种制备III-V族半导体膜的方法可以包括辐照包括III-V族半导体的衬底的表面，并在辐照的同时用含有蚀刻液的溶液接触该衬底的表面以在衬底上形成膜。
在一些实施例中，该III-V族半导体可以从砷化铟、磷化铟、砷化镓、磷化镓、锑化镓、氮化铝、锑化铟、砷化铝、磷化铝、锑化铝、砷化铟镓、磷砷化镓、磷砷化铟、磷砷化镓铟、砷化镓铝铟、氮化镓铟和氮化镓铝中选择。在一些实施例中，该III-V族半导体可以是氮化镓。
在一些实施例中，衬底可以包括蓝宝石上的硅掺杂、n掺杂、未掺杂(或未故意掺杂)、或者p掺杂的氮化镓。在一些实施例中，衬底可以包括块状氮化镓。在一些实施例中，衬底可以包括碳化硅上的氮化镓。在一些实施例中，衬底可以包括硅上的氮化镓。还可以使用含有氮化镓的其他种类的衬底。
在一些实施例中，蚀刻液可以包括氢氟酸和过氧化氢。在一些实施例中，蚀刻液可以包括氢氧化钾。在一些实施例中，衬底的表面可以包括多个位错。在一些实施例中，蚀刻液可以选择性地蚀刻该位错处。
在一些实施例中，衬底的表面可通过辐照源来辐照，其中该辐照源可以具有比该III-V族半导体的带隙宽度高的能量，或者比该半导体材料的带隙宽度低的波长。
在一些实施例中，衬底的表面可以通过紫外光源来辐照，其中该紫外光源的能量高于该III-V族半导体的带隙宽度。在一些实施例中，衬底的表面可以通过X射线辐照。在一些实施例中，衬底的表面可以通过伽马射线辐照。
辐照源在衬底表面上的辐照波长和辐照密度都会影响蚀刻工艺。在一些实施例中，该方法可以包括控制辐照源的强度。在一些实施例中，衬底的表面的一部分可以涂有电极。在一些实施例中，该电极的材料可以从钛、铂、银和金中选择。在一些实施例中，该方法可以包括施加电场于衬底的表面。在一些实施例中，该方法可以包括干燥该衬底。
在一些实施例中，该III-V族半导体膜的厚度可以在10纳米和1微米之间，例如在10纳米和200纳米之间，或者20纳米和50纳米之间。
在一些实施例中，该方法可以包括转移该III-V族半导体膜至第二衬底。
在另一方面中，该膜可以包括无位错的单晶III-V族半导体，其中该无位错的单晶III-V族半导体可以具有10纳米和1微米之间的厚度，例如在10纳米和200纳米之间，或者20纳米和50纳米之间。
在一些实施例中，该膜可以包括多个孔隙。在一些实施例中，该III-V族半导体可以是氮化镓。在一些实施例中，多个氮化镓引线可以通过该无位错单晶氮化镓突出。在一些实施例中，该膜可以包括在该无位错单晶氮化镓下面的多孔氮化镓层。
在另一方面中，一种结构可以包括衬底上的无位错单晶III-V族半导体，其中该衬底可以是聚合物衬底、铜衬底、硅衬底、玻璃衬底、碳化硅衬底、蓝宝石衬底、石英衬底、瓷衬底、磷化铟衬底、氮化镓衬底、砷化镓衬底、氧化铍衬底、氮化铝衬底、氧化铝衬底、塑料衬底、或陶瓷衬底。
在另一方面中，一种用于生长III-V族半导体的装置可以包括膜，其中该膜包括无位错单晶III-V族半导体，且该膜可以具有10纳米和1微米之间的厚度，例如在10纳米和200纳米之间，或者20纳米和50纳米之间。在转移该膜后，氮化镓、氮化铟镓、氮化铝、氧化锌、铟锡氧化物或其它材料可以过生长于该膜上，由此可以形成晶体管、调制器、发光二极管、激光二极管。
在一些实施例中，该III-V族半导体是氮化镓。
其它的方面、实施例和特征将通过下述说明、附图和权利要求变得更加明晰易懂。
附图说明
图1是示出了形成无位错氮化镓层于块状氮化镓衬底上的示意图。
图2示出了制造氮化镓层的典型的紫外辅助无电极蚀刻装置。
图3a是俯视扫描电子显微镜(SEM)的显微照片，其示出了形成在表面上的六角蚀刻坑；图3b是新生空隙域的SEM显微照片的横截面，纳米引线被观察到位于孔隙域的中间，该区域的边界被标记为黑色；图3c是示出了相对老的孔隙域的图像，该孔隙域包围由主孔隙和次级孔隙形成的多孔氮化硅，垂直和水平方向的箭头分别代表快速各向异性蚀刻工艺和慢速各向同性蚀刻工艺；图3d是示出了在该区域合并后由几个圆柱支撑的纳米层的图像；图3e是示出了位于块状氮化镓顶部上的多孔氮化镓层之上的纳米层的图像；以及图3f是示出了在机械移除该氮化镓纳米层后孔隙域被暴露的图像，其中该区域的中心被黑点标记，而一个区域的边界被曲线标记。
图4是位于多孔氮化镓之上的氮化镓纳米层的一系列横截面图像。
图5是示出了在多孔氮化镓(右下)之上的纳米层(左上)的俯视图。
图6a是示出了表面蚀刻坑下面的纳米引线(NW)的末端的SEM图像；图6b是示出了位于多孔氮化镓顶部的氮化镓纳米层的示意图，其中NW由正好位于六角蚀刻坑下面的TD形成；图6c是横截面图像；以及图6d是通过氮化镓层中的蚀刻坑突出的纳米引线的俯视SEM图像。
图7a是在t分钟的紫外辅助无电极蚀刻后的氩离子的轰击样品的横截面SEM图像，其中虚线代表蚀刻锋面，其起初垂直传播而后放射状传播；以及图7b是示出了嵌入多孔蚀刻区域的纳米引线的SEM图像。
图8a是转移到涂覆碳的铜透射电子显微镜栅格之后的氮化镓层的透射电子显微镜图像；图8b是氮化镓层的高清晰度透射电子显微镜(HRTEM)，其沿[0001]晶带轴拍照，其示出了纳米层的完美的六角晶体结构；而图9b的插图是电子衍射(ED)图案，其沿[0001]晶带轴记录，并标记有衍射光斑和图8c是由氮化镓纳米层测得的EDS光谱。
图9a是与纳米引线末端直接接触的表面蚀刻坑的SEM图像；图9b是存在于纳米层中的表面蚀刻坑的TEM图像；以及图9c是坑的中心的HRTEM图像，其示出了完美的单晶结构。
图10是测得的来自氮化镓纳米层的显微微光(μPL)发射信号，其示出了3.4eV的强烈峰值；插图(a)示出了通过光学显微镜观察到的转移到蓝宝石衬底上的氮化镓层；而插图(b)示出了由物镜聚焦的紫外激光探测的蓝宝石上的氮化镓纳米层的原理图。
具体实施方式
一种无位错单晶III-V族半导体，例如氮化镓层(或纳米层、或膜、或纳米膜)，具有10纳米至1微米的厚度，例如10纳米和200纳米之间，或20纳米和50纳米之间，其可以通过辐照制备，例如是紫外(UV)辅助无电极化学蚀刻，一种具有成本效益和高效的技术。该无位错单晶III-V族半导体，例如氮化镓层可以通过例如剥离原晶来形成，该原晶在所有的螺位错(TD)被选择性地蚀刻掉后具有108cm-2的位错密度(TDD)。该III-V族半导体，例如氮化镓薄膜可以随后被转移至另一衬底，以后续外延生长高质量的氮化镓及其相关的材料。图1是示出了形成无位错氮化镓膜于块状氮化镓衬底上的示意图，该层可以由多个氮化镓纳米引线支撑，其中一些氮化镓纳米引线通过表面突出。
扫描和透射电子显微镜法(SEM和TEM)观测可以帮助解释形成氮化镓纳米层背后的物理过程。进一步的，电子显微镜法和光谱学技术揭示了氮化镓纳米层的单晶性质。该无位错氮化镓可以被转移至多种刚性或柔性衬底，并作为后续的外延过生长无位错、高质量氮化镓的籽晶层。该衬底可以是聚合物衬底、铜衬底、硅衬底、玻璃衬底、碳化硅衬底、蓝宝石衬底、石英衬底、瓷衬底、磷化铟衬底、氮化镓衬底、砷化镓衬底、氧化铍衬底、氮化铝衬底、氧化铝衬底、塑料衬底、或陶瓷衬底。
该薄膜可以使用已开发的印制/冲压转移技术来转移。Yuan,H.C.,etal.Appl.Phys.Lett.2009,94,013102；Sun,L.,etal.Small2010,6,2553-2557,其中每个的全部内容都通过引用结合至此。该薄膜可以容易地转移至硅电子器件，并因此允许硅和高质量氮化镓(或类似材料)之间的快速集成。
该技术为高质量低成本的光电子和大功率电子器件的应用铺平了道路，并促进高质量氮化镓和其它材料系统例如硅或塑料之间的快速集成。
无位错单晶III-V族半导体层(或纳米层、或膜)可以具有10纳米至1微米的厚度，例如，在10纳米和200纳米之间，或20纳米和50纳米之间。该层可通过辐照辅助无电极化学蚀刻来制备。该III-V族半导体可以包括砷化铟、磷化铟、砷化镓、磷化镓、锑化镓、氮化铝、锑化铟、砷化铝、磷化铝、锑化铝、砷化铟镓、磷砷化镓、磷砷化铟、磷砷化镓铟、砷化镓铝铟、氮化镓铟、氮化镓铝或氮化镓。
氮化镓是III-V族半导体中的一例。该化合物具有纤锌矿型晶体结构(Wurtzitecrystalstructure)和3.4eV的带隙宽度。它在许多领域中具有重要的应用，例如光电子学、大功率和高频电子器件、固态器件、超大功率光伏器件等。
氮化镓基发光二极管(LED)和激光二极管(LD)已经开创了若干惊人的技术，包括固态照明、高密度光学数据存储，大功率电子器件，以及基于激光的投影仪和电视，例如Ponce,F.,etal.,Nature1997,386,351-359，其全部内容通过引用结合至此。然而，对现有的相对成本较低的异质衬底的依赖阻碍了进一步的科学进步和技术突破。由于具有大的热和晶格失配，商用的氮化镓样板衬底(蓝宝石上的氮化镓或硅上的氮化镓)中作为结果的异质外延具有高的位错密度(参照Lesteretal.AppliedPhysicsLetters1995,66,1249)，其可至107–1010cm-2，这会造成量子效率的下降以及器件寿命的减少。例如，参照Kim,H.-M.,etal.,Nanoletters2004,4,1059-1062；Schubert,M.F.,etal.,AppliedPhysicsLetters2007,91,231114；Lester,S.D.,etal.,AppliedPhysicsLetters1995,66,1249，其中每个的全部内容通过引用结合至此。
研究者已经不间断地致力于外延转移和/或厚层(30–300μm)生长，使用金属有机物化学气相沉积(MOCVD)，或者氢化物气相外延(HVPE)，基本上可以获得～106cm-2的伪氮化镓单晶衬底。参照，例如Paskova,T.,etal.,SelectedTopicsinQuantumElectronics,IEEEJournalof2009,15,1041-1052；Paskova,T.,etal.,ProceedingsoftheIEEE2010,98,1324-1338,其中每个的全部内容通过引用结合至此。若干技术已被应用以减少材料中的位错密度，包括侧向外延生长(ELOG)，位错过滤(dislocationfiltering)，氮化铝生长，或者氮化镓低温缓冲层，或者在多孔上的生长，或者氮化镓纳米圆柱。参照例如Nam,O.H.,etal.,Appliedphysicsletters1997,71,2638-2640；Colby,R.,etal.,Nanoletters2010,10,1568-1573；Yoshida,S.,etal.,AppliedPhysicsLetters1983,42,427-429；Bai,J.,etal.,JournalofAppliedPhysics2006,99,023513；Kang,J.H.,etal.,JournalofCrystalGrowth2012；Tang,T.Y.,etal.,JournalofAppliedPhysics2009,105,023501-023501-8,其中每个的全部内容通过引用结合至此。虽然对于ELOG，可以减少位错密度至，但独立籽晶/衬底层的缺失代表了氮化镓光电技术中的最重大挑战。参照，例如Marchand,H.,etal.,AppliedPhysicsLetters1998,73,747-749,其全部内容通过引用结合至此。尽管氨热法生长可以生长具有低至104cm-2的位错密度的氮化镓，但该工艺成本相对较高，能耗较高且受限于缓慢的生长效率，这造成其商业化的挑战。参照，例如Hashimoto,T.,etal.,JapaneseJournalofAppliedPhysics2005,44,L797-L799；Dwiliński,R.,etal.,JournalofCrystalGrowth2008,310,3911-3916,其中每个的全部内容通过引用结合至此。
其它方法包括在不同的衬底上生长氮化镓纳米引线或者纳米棱锥，因为这些纳米结构的特征为具有低螺位错。参照，例如Schuster,F.,etal.,NanoLetters2012,12,2199-2204；Guo,W.,etal.,Nanoletters2010,10,3355-3359；Choi,J.H.,etal.,NaturePhotonics2011,5,763-769,其中每个的全部内容通过引用结合至此。然而，存在这样的技术空白，其中具有低位错密度的氮化镓外延膜可以通过高产出、高效率和高效节能的方式生长在具有不同晶格常数和温度系数的不同衬底上。
另外，为使氮化镓籽晶层高效的用于后续的外延过生长，该籽晶层优选具有单晶结构。否则，结构位错会在晶体缺陷周围成核，导致有缺陷的氮化镓的过生长。
氮化镓的蚀刻
n型氮化镓的化学蚀刻可以依赖于氮化镓/电解质界面上的表面电荷区域(surfacechargeregion，SCR)的存在，其出现是由于氮化镓表面费米能级和电解质的电化学势的平衡。参照，例如Rajeshwar,K.,EncyclopediaofElectrochemistry2007,其全部内容通过引用结合至此。该SCR的特征为存在表面电场(E-field)，其导致电导和价带的向上弯曲。n型氮化镓光辅助化学蚀刻发生在光子入射时，光子的能量大于氮化镓的带隙宽度，激发电子空穴(e-，h+)对。如果该电子空穴对被激发为远离SCR，它们将简单的重组，造成其对表面反应没有作用。然而，如果它们产生在与SVR的距离至多等于空穴扩散长度，该些空穴会扩散至SCR，其中它们会在电场的驱动下流向该界面。由于空穴被简单地打破能带，一旦光生空穴到达氮化镓/电解质界面，它们会增加表面原子能，导致氮化镓的表面根据如下化学反应氧化为氧化镓(Ga2O3)。
2GaN(s)+6h++3H2O(l)→Ga2O3(s)+6H+(aq)+N2(g)
参照，例如Minsky,M.,etal.,AppliedPhysicsLetters1996,68,1531-1533；Youtsey,C.,etal.,JournalofElectronicMaterials1998,27,282-287；Vajpeyi,A.,etal.,PhysicaE:Low-DimensionalSystemsandNanostructures2005,28,141-149,其中每个的全部内容通过引用结合至此。
在氧化后，Ga2O3通过氢氟酸(HF)被蚀刻掉。可以添加甲醇以减少溶液表面张力，允许产生的氮气不会粘附在氮化镓表面上，该粘附会妨碍进一步的蚀刻的进行。至于光生电子，它们可以通过电极收集(例如，铂电极)，其中它们贡献于电极/电解质界面的过氧化氢的还原。参照，例如Vajpeyi,A.,etal.,PhysicaE:Low-DimensionalSystemsandNanostructures2005,28,141-149,其全部内容通过引用结合至此。
3H2O2+6e-+6H+→6H2O
选择性地蚀刻氮化镓衬底的位错处
当氮化镓衬底的表面包括多个位错时，蚀刻液可选择性地蚀刻该位错处。弯曲的半导体/电解质界面的表面内部电场的强度可以计算。参照，例如Zhang,X.,JournaloftheElectrochemicalSociety1991,138,3750-3756,其全部内容通过引用结合至此。由于表面坑的存在，其具有半球形末端，表面电场在该末端被高度增强，因此，一旦光生空穴到达势垒区，它们快速地流向坑的末端，导致末端处快速的蚀刻。之前公开的研究表明，通过原子力显微镜(AFM)和TEM测量，在氮化镓表面终止的螺位错导致表面凹陷的形成。参照，例如Youtsey,C.,etal.,AppliedPhysicsLetters1999,74,3537-3539；Visconti,P.,etal.,AppliedPhysicsLetters2000,77,3532-3534；Sasaki,H.,etal.,JapaneseJournalofAppliedPhysics2006,45,2531,其中每个的全部内容通过引用结合至此。这些表面凹陷，在具有加强的局部电场的情况下，应该具有更高密度的光生空穴，并且因此，六角表面坑被期望始于这些凹陷。这暗示虽然螺位错最初存在于块体中，但可以由于引发的表面凹陷而在表面层中被蚀刻掉。
为阐明形成氮化镓纳米层的过程，表面六角蚀刻坑成核的背后原因可以被分析。通过坑形成的表面蚀刻意味着蚀刻的氮化镓表面上的微观位置之中的不均匀溶蚀率。此不均匀性由若干可能的限制因素之一所引发，包括：空穴的光生成、空穴至界面的输送，以及反应物和产物各自的向内和向外的界面通量。在一些实施例中，使用不会该改变观测的磁搅拌器来加强化学通量，去除由反应物或产物的不平等的表面浓度引发该不均匀性的可能性。可以推测的是，在微观尺度下，整个氮化镓表面的紫外强度是均匀的，其导致微观尺寸下的相同的孔生成率。
这使得空穴至界面的输送成为最合理的速率限制因素。进一步的，氮化镓具有低空穴迁移率的特征，因此，可以推测的是，在势垒区中表面电场影响下的光生空穴至界面的流动是蚀刻的决定性因素。参照，例如Mnatsakanov,T.T.,etal.,Solid-StateElectronics2003,47,111-115,其全部内容通过引用结合至此。
在低辐照强度情况下的氮化镓膜的形成
虽然采用CH3OH:H2O2:HF的n型氮化镓紫外辅助蚀刻已经被报道，还没有之前公开的工作报道薄单晶氮化镓层的形成。参照，例如Williamson,T.L.,etal.,JournalofAppliedPhysics2003,94,7526-7534；Li,X.,etal.,AppliedPhysicsLetters2002,80,980-982；Chuah,L.,etal.,MaterialsScience-Poland2008,26,(3)，其中每个的全部内容通过引用结合至此。
为形成单晶氮化镓层，可以使用聚焦透镜以制造光功率密度，并由此制造沿样品表面上的载流子浓度梯度。该样品表面可以与蚀刻液接触。
可以使紫外辅助蚀刻制备无位错单晶氮化镓膜。一种制备氮化镓膜的方法可以包括辐照氮化镓衬底的表面，并在辐照的同时用含有蚀刻液的溶液接触该衬底的表面以在衬底上形成膜。辐照可以来自多种源，例如紫外灯。氮化镓衬底可以是氮化镓晶片。蚀刻液可以包括氢氟酸(hydrofluoricacid)、过氧化氢(hydrogenperoxide)、氢氧化钾(potassiumhydroxide)、或甲醇(methanol)、或它们的组合。
氮化镓膜可以通过在氮化镓衬底的表面下的垂直蚀刻和横向蚀刻的组合来形成。在一些实施例中，基于氢氟酸的蚀刻液可以首先腐蚀氮化镓衬底的清洁后的表面，导致形成六角蚀刻坑。蚀刻可以随后快速的沿[0001]晶向进行，导致表面孔加深。然而，在距表面的一定深度，伴随快速垂直晶体蚀刻机制，会出现第二较慢的各向异性横向蚀刻机制。该距表面的深度可以从10纳米至1微米，例如在10纳米和200纳米之间，以及20纳米和50纳米之间。该第二蚀刻机制可以导致孔加宽，虽然是以比垂直传播慢得多的速率。这两种蚀刻机制的存在可以导致表面下空穴状结构的形成。由于表面下的氮化镓被蚀刻掉，可以在多孔氮化镓层的顶部形成浮动的薄层。该薄层可以具有10纳米至1微米的厚度，例如，在10纳米和200纳米之间，或20纳米和50纳米之间。
衬底表面的辐照强度优选为低的。高辐照强度会蚀刻掉无位错单晶氮化镓膜。衬底表面上的辐照的波长和辐照源的强度都会影响蚀刻工艺。辐照源可以是任何源，其具有比要制备的半导体膜的带隙宽度更高的能量，或者具有比半导体材料的带隙宽度低的波长。辐照源的例子包括紫外灯、x射线和伽马射线。如果一定的能量强度导致该膜的形成而不会施加偏置，那么在偏置施加的情况下也可以使用更高的能量强度。并且该衬底的表面上的辐照源的能量密度(或能量强度)可以被调整或控制以优化蚀刻结果。
在一些实施例中，光可以聚焦于氮化镓衬底的表面的一部分。位于辐照下的该部分表面可以被蚀刻掉，而没有直接位于辐照下的部分表面可以生产无位错单晶氮化镓层。氮化镓衬底的表面上的辐照强度可通过使用光学器件来改变或控制，例如滤镜、光衰减器、光漫射器、光束放大器、偏振器或它们的组合。
无螺位错单晶氮化镓纳米层可以使用简单的、低廉的和节能的紫外辅助无电极技术来制备。可以使用扫描电子显微镜来研究氮化镓纳米层的形成过程的细节。TEM、EDS以及μPL测量可以确定氮化镓纳米层的单晶性质。通过该方法，无位错单晶氮化镓可以从原晶中剥离，该原晶在所有的螺位错被选择性地蚀刻掉后具有高的位错密度，例如108cm-2的位错密度。该层可以随后转移至其他刚性或柔性衬底，并作为后续的无位错高质量氮化镓的外延生长的籽晶层。参照，例如Rogers,J.,etal.,Nature2011,477,45-53,其全部内容通过引用结合至此。该技术将促进高质量氮化镓和其他材料系统例如铜或塑料之间的快速集成，允许有成本效益和高质量的光电器件和电子器件的生产。
氮化镓薄膜可以由含有蓝宝石上的硅掺杂c平面导向的氮化硅的衬底来制备，也可以使用n掺杂、未掺杂、或者p掺杂的氮化镓；氮化镓薄膜由含有块状氮化镓的衬底来制备；氮化镓薄膜可以由含有氮化镓的碳化硅衬底来制备；氮化镓可以通过含有氮化镓的硅衬底来制备；以及氮化镓可以通过含有氮化镓的其它衬底来制备。
示例
氮化镓膜的形成和特征
本研究中使用的氮化镓晶片含有30μm的硅掺杂(～1018cm-3)c平面导向的氮化镓，其使用金属有机物化学气相沉积(MOVCD)生长在蓝宝石衬底上。该晶片具有初始为108cm-2的位错密度。该氮化镓晶片被切割为7x7mm2的片，这些片随后分别在在丙酮和异丙醇中脱脂5分钟，并最终在热的硝酸(65℃)中清洗5分钟以去除表面氧化。其它一些样品进一步在盐酸中清洗10分钟或者在氢氟酸中清洗2小时以确保完全的去除表面氧化。参照，例如Ohira,S.,etal.,PhysicaStatusSolidi(c)2008,5,3116-3118,其全部内容通过引用结合至此。没有观察不同清洗步骤对最终结果的影响。铂金属的薄层(150nm)溅镀到每个样品的侧面，样品随后被浸没至由1:2:2的CH3OH:H2O2:HF构成的电解质中，其c平面与溶液接触。除了铂，也可以使用钛、金、银作为电极。在一些实施例中，可以在蚀刻期间对基板的表面施加电场。电极可以具有不同的构造，例如标准电极构造。可以使用石英透镜将由200W的汞弧灯发射的紫外线聚焦于样品上(图2)。一旦达到期望的蚀刻周期，通过在异丙醇中浸渍和清洗来清洁样品，随后使用临界点干燥仪(CPD)来干燥。
图3是一系列扫描电子显微镜(SEM)显微照片，其示出了层形成的不同的阶段。基于氢氟酸的电解液首先腐蚀清洁的氮化镓表面，导致六角蚀刻坑的形成。这些表面孔在螺位错的终止处成核。一旦孔在表面成核，蚀刻可以快速的沿[0001]晶向进行，导致导致表面孔加深(由图3b中指向下的箭头来代表)。然而，在距表面的一定深度，伴随快速垂直晶体蚀刻机制，会出现第二较慢的各向异性横向蚀刻机制。该距表面的深度可以从10纳米至1微米，例如在10纳米和200纳米之间，或20纳米和50纳米之间。该第二蚀刻机制可以导致孔加宽，虽然是以比垂直传播慢得多的速率。参照,例如,Feenstra,R.M.,etal.,PorousSiliconCarbideandGalliumNitride:Epitaxy,Catalysis,andBiotechnologyApplications.Wiley:2008,其全部内容通过引用结合至此.。随着各向异性蚀刻横向地进行(由图3c中的指向左右的箭头代表)，次级垂直孔成核并晶体地沿[0001]方向传播(图3c)。这两种蚀刻机制的存在导致表面下空穴状结构的形成，或者空隙域，其包括一组空间限定的垂直孔并在顶部具有微小开口(图3c)。参照，例如Erne,B.,etal.,JournaloftheElectrochemicalSociety1996,143,305-314；O’Dwyer,C.,etal.,JournalofTheElectrochemicalSociety2007,154,H78-H85,其全部内容通过引用结合至此。在此阶段，反应物和产物需要分别地由微小的表面开口扩散进出，以使蚀刻进行。由于孔隙域仅嵌入表面10纳米至1微米的深度，例如在10纳米和200纳米之间，或20纳米和50纳米之间，相当数量的紫外光子仍可以到达它们，在区域壁上产生电子空穴对导致氮化镓的紫外辅助蚀刻进行。
当表面下的氮化镓被蚀刻掉，孔隙域变宽直至它们合并形成更大的孔。随后，表面层仅通过若干圆柱支撑，若干圆柱逐渐的被蚀刻掉形成浮动的10纳米至1微米的薄层，例如在10纳米和200纳米之间，或者20纳米和50纳米之间，位于多孔氮化镓层的顶部(图3d和图3e)。图3图示了机械移除薄表面层后的孔隙域，其中孔隙域的的中心由黑点标记，而一个孔隙域的边界由红色曲线标记。当干燥样品时，由于水表面张力，薄层向下凹陷并粘附至多孔氮化镓。为了克服该粘附，该粘附会造成几乎不可能进行后续的机械剥离，可以使用液态二氧化碳中的临界点干燥仪干燥氮化镓样品。一些样品，在其被清洁后，被浸入氢氟酸(50％)中两小时，而没有紫外或过氧化氢的存在，其应足以溶解任何残余形成的氧化物。参照，例如Ohira,S.,etal.,PhysicaStatusSolidi(c)2008,5,3116-3118,其全部内容通过引用结合至此。图4示出了位于多孔氮化镓上的纳米层的横截面图像。图5是示出了在多孔氮化镓(右下)之上的纳米层(左上)的俯视图。
根据之前的氧化反应，需要六个空穴来氧化两个镓原子，并且因此，在任何其中空穴浓度小于阈值(hth +＝3h+/Ga原子)的表面，蚀刻不会进行。参照，例如Weyher,J.,etal.,TheEuropeanPhysicalJournalAppliedPhysics2004,27,37-41,其全部内容通过引用结合至此。在氮化镓紫外辅助无电极蚀刻期间，纳米引线或晶须的形成，归因于螺位错的存在，其为电子-空穴对提供了快速重组渠道，并因此减少周围的空穴浓度至低于hth +，以防止周围的体积被蚀刻。参照，例如Youtsey,C.,etal.,AppliedPhysicsLetters1998,73,797-799；Weyher,J.,etal.,JournalofAppliedPhysics2001,90,6105-6109,其中每个的全部内容通过引用结合至此。SEM图像示出了直接位于表面蚀刻坑下面的纳米引线的末端(图6a)，并且因此在每个下表面的空腔中间有一个氮化镓纳米引线(见图3b)。这意味着在螺位错的表面中断成核的表面蚀刻坑导致无螺位错氮化镓纳米层的形成。当在水表面张力影响下该层向下凹陷时，该纳米引线可以通过目前正位于其上的孔突出(图6c和图6d)。
进一步证明该观念，即该剥离的纳米层是无螺位错的，可以使用电感耦合等离子体通过氩原子(Ar+)轰击制造表面缺陷，并随后在氢氟酸溶液中紫外辐照下蚀刻样品。图7a表示了在1分钟蚀刻后的表面缺陷的SEM图像。可以看到，蚀刻最初发生在缺陷点，并随后向下传播。一旦蚀刻锋面到达块状氮化镓，其变为放射状，导致氮化镓纳米层的形成。然而，如图7b中所观察的，该区域没有形成于纳米引线周围，没有由位错阵列形成，而是形成于表面诱导缺陷周围。这表明在该层中，所有的位错阵列仍然存在，如果用于再生长其将成为位错成核点。然而，形成在纳米引线周围的区域表明在剥离工艺期间表面纳米层中的位错阵列被蚀刻掉。
无缺陷单晶氮化镓膜的示范
由于任何残余的晶体位错会成为过生长期间的位错成核点，位错晶体可以在剥离期间完整的蚀刻掉。
为得到纳米层的TEM显微照片，一片薄膜被转移至涂敷碳的铜网(图8a)。对准于c平面的该层的高分辨率TEM(HRTEM)在图8b中示出，其中的插图示出了相关联的电子衍射(ED)图案。高结晶度的六角栅格被观测到。测量来自衍射光斑和的平面间距离得到的数值，其等于未过滤的氮化镓的列表数据。这些结果表明该剥离层是单晶氮化镓薄纳米层。该种使用非入侵性方法的无位错单晶氮化镓薄膜的剥离还没有被报道过。这种纳米层，其中螺位错被蚀刻掉，如用于后续的生长不含有任何位错成核点。收集到的来自图8c中的氮化镓层的能量色散x射线(EDS)光谱示出了仅有与氮、氟和镓相关联的峰值。氟峰值据信来源于残留的氟卤素，其和表面上的镓悬空键有密切的联系，该镓悬空键通常是氮化物暴露于氢氟酸后的情况。参照，例如King,S.,etal.,JournalofAppliedPhysics1998,84,5248-5260,其全部内容通过引用结合至此。
图9a中的SEM图像示出了氮化镓纳米引线的末端与纳米层中存在的蚀刻坑直接接触。由于纳米引线是由抗蚀刻螺位错形成，很重要的是在剥离后，纳米层中没有螺位错的残余物。图9b示出了存在于纳米层中的蚀刻坑的TEM图像，其被强调为图9a中的虚线方块。虽然典型的蚀刻坑的顶部是六角形(图3a)，其底部更像心形，其中可能形成的六角坑(图9b中的虚线)由于以下事实被扭曲，螺位错不允许其周围的任何蚀刻。六角形(图9b中的实心圈)的中心的HRTEM图像，其中纳米引线的末端与纳米层的晶体的直接接触在图9c中示出。它是单晶，其表明整个位错晶体被完整地蚀刻掉。
TEM测量示出了剥离的纳米层是单晶，在所有的研究样本中没有观察到螺位错。纳米层的光学性质通过使用显微荧光(μPL)被进一步表征。为了来自下方的多孔和块状氮化镓的更强的显微荧光信号的干扰，该纳米层可以被转移至蓝宝石衬底(Eg＝9.9ev)上，如图10中的插图所示。325nm的激光(Eexc＝9.9ev)被聚焦于28μm2的光斑尺寸上(见图10的插图b)而记录的显微荧光信号数据在图10中示出。该氮化镓纳米层具有3.4eV的显微荧光信号，其为氮化镓能带过渡的特征带。位于2.15eV(黄光带)和位于2.43eV(绿光带)的发射密度(其归因于氮化镓中的不同类型的结构缺陷)无法比拟3.4eV的发射，表明了层的缺陷密度相对较低。参照，例如Reshchikov,M.,etal.,AppliedPhysicsLetters2001,78,3041-3043,其全部内容通过引用结合至此。这与基于SEM和TEM测量的结果相符。之前有使用氩离子的轰击之后通过氢氧化钾(KOH)蚀刻形成氮化镓超薄薄膜成功的努力。参照，例如Tiginyanu,I.,etal.,MaterialsLetters2011,65,360-362；Tiginyanu,I.,etal.,PhysicaStatusSolidi(RRL)-RapidResearchLetters2012,e其中每个的全部内容通过引用结合至此。然而，之前报道的形成的薄膜具有峰值的2.2eV的阴极发光发射，表明它们主要是由氩离子轰击生成的有缺陷的氮化镓形成的。在离子轰击后的氮化镓蚀刻产生了有缺陷的层。然而，起始于固有晶体螺位错的蚀刻可以生成无位错的氮化镓膜或层。
其它实施例在随附的权利要求的范围内。

Claims (30)

1.一种制备III-V族半导体膜的方法，包括：
辐照包括该III-V族半导体的衬底的表面；以及
在辐照的同时用含有蚀刻液的溶液接触该衬底的该表面以在该衬底上形成膜。
2.如权利要求1所述的方法，其中该III-V族半导体选择于由砷化铟、磷化铟、砷化镓、磷化镓、锑化镓、氮化铝、锑化铟、砷化铝、磷化铝、锑化铝、砷化铟镓、磷砷化镓、磷砷化铟、磷砷化镓铟、砷化镓铝铟、氮化镓铟和氮化镓铝组成的组。
3.如权利要求1所述的方法，其中该III-V族半导体是氮化镓。
4.如权利要求3所述的方法，其中该衬底包括蓝宝石上的硅掺杂、n掺杂、未掺杂、或者p掺杂的氮化镓。
5.如权利要求3所述的方法，其中该衬底包括块状氮化镓。
6.如权利要求3所述的方法，其中该衬底包括碳化硅上的氮化镓。
7.如权利要求3所述的方法，其中该衬底包括硅上的氮化镓。
8.如权利要求1所述的方法，其中该蚀刻液包括氢氟酸和过氧化氢。
9.如权利要求1所述的方法，其中该蚀刻液包括氢氧化钾。
10.如权利要求1所述的方法，其中该衬底的该表面包括多个位错。
11.如权利要求1所述的方法，其中该蚀刻液选择性地蚀刻该位错处。
12.如权利要求1所述的方法，其中该衬底的该表面通过辐照源辐照，其中该辐照源的能量大于该III-V族半导体的带隙。
13.如权利要求1所述的方法，其中该衬底的该表面通过紫外光源辐照，其中该紫外光源的能量高于该III-V族半导体的带隙。
14.如权利要求1所述的方法，其中该衬底的该表面通过X射线照射。
15.如权利要求1所述的方法，其中该衬底的该表面通过伽马射线照射。
16.如权利要求12所述的方法，其中该方法还包括控制该辐照源的强度。
17.如权利要求1所述的方法，其中该衬底的该表面的一部分涂有电极。
18.如权利要求17所述的方法，其中该电极的材料可以选自钛、铂、银和金。
19.如权利要求1所述的方法，其中该方法还包括施加电场于该衬底的该表面。
20.如权利要求1所述的方法，其中该方法还包括干燥该衬底。,
21.如权利要求1所述的方法，其中该III-V族半导体膜的厚度在10纳米和1微米之间。
22.如权利要求1所述的方法，其中该方法还包括转移该III-V族半导体膜至第二基板。
23.一种包括无位错单晶III-V族半导体的膜，其中该无位错单晶III-V族半导体具有10纳米和1微米之间的厚度。
24.如权利要求23所述的膜，其中该膜包括多个孔隙。
25.如权利要求23所述的膜，其中该III-V族半导体是氮化镓。
26.如权利要求25所述的膜，其中多个氮化镓引线通过该无位错单晶氮化镓突出。
27.如权利要求25所述的膜，其中该膜还包括在该无位错单晶氮化镓下面的多孔氮化镓层。
28.一种包括衬底上的无位错单晶III-V族半导体的结构，其中该衬底是聚合物衬底、铜衬底、硅衬底、玻璃衬底、碳化硅衬底、蓝宝石衬底、石英衬底、瓷衬底、磷化铟衬底、氮化镓衬底、砷化镓衬底、氧化铍衬底、氮化铝衬底、氧化铝衬底、塑料衬底、或陶瓷衬底。
29.一种用于生长III-V族半导体的装置，其包括膜，其中该膜包括无位错单晶III-V族半导体，且其中该膜具有10纳米和1微米之间的厚度。
30.如权利要求29所述的装置，其中该III-V族半导体是氮化镓。
CN201380074672.0A 2013-03-14 2013-03-14 无缺陷单晶薄层 Pending CN105283946A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/031441 WO2014142892A1 (en) 2013-03-14 2013-03-14 Defect free single crystal thin layer

Publications (1)

Publication Number Publication Date
CN105283946A true CN105283946A (zh) 2016-01-27

Family

ID=51537282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380074672.0A Pending CN105283946A (zh) 2013-03-14 2013-03-14 无缺陷单晶薄层

Country Status (6)

Country Link
US (1) US20160027656A1 (zh)
EP (1) EP2973667A4 (zh)
JP (1) JP2016515991A (zh)
KR (1) KR20160010419A (zh)
CN (1) CN105283946A (zh)
WO (1) WO2014142892A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227003B1 (ko) * 2017-04-27 2021-03-11 고려대학교 산학협력단 산화갈륨 식각방법
US10761049B2 (en) * 2018-09-26 2020-09-01 United Arab Emirates University Nitride based sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070125A1 (en) * 2000-12-13 2002-06-13 Nova Crystals, Inc. Method for lift-off of epitaxially grown semiconductors by electrochemical anodic etching
US20090001416A1 (en) * 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
CN101471402A (zh) * 2007-12-27 2009-07-01 深圳市方大国科光电技术有限公司 利用硅001晶面制备GaN基LED的图形衬底的方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2638302A1 (de) * 1976-08-25 1978-03-02 Wacker Chemitronic Aetzmittel fuer iii/v-halbleiter
US5591564A (en) * 1993-04-30 1997-01-07 Lsi Logic Corporation Gamma ray techniques applicable to semiconductor lithography
US5773369A (en) * 1996-04-30 1998-06-30 The Regents Of The University Of California Photoelectrochemical wet etching of group III nitrides
US5895223A (en) * 1997-12-10 1999-04-20 Industrial Technology Research Institute Method for etching nitride
AU4708399A (en) * 1998-06-23 2000-01-10 Trustees Of Boston University Crystallographic wet chemical etching of iii-nitride material
CA2310155C (en) * 1999-06-01 2007-05-29 Jennifer Bardwell A process for etching gallium nitride compound based semiconductors
US6579068B2 (en) * 2000-08-09 2003-06-17 California Institute Of Technology Method of manufacture of a suspended nitride membrane and a microperistaltic pump using the same
JP3782328B2 (ja) * 2001-08-31 2006-06-07 独立行政法人科学技術振興機構 半導体装置
US6884740B2 (en) * 2001-09-04 2005-04-26 The Regents Of The University Of California Photoelectrochemical undercut etching of semiconductor material
US7148149B2 (en) * 2003-12-24 2006-12-12 Matsushita Electric Industrial Co., Ltd. Method for fabricating nitride-based compound semiconductor element
US7550395B2 (en) * 2004-11-02 2009-06-23 The Regents Of The University Of California Control of photoelectrochemical (PEC) etching by modification of the local electrochemical potential of the semiconductor structure relative to the electrolyte
WO2008048704A2 (en) * 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
US8278725B2 (en) * 2006-11-10 2012-10-02 Agency For Science, Technology And Research Micromechanical structure and a method of fabricating a micromechanical structure
TWI419356B (zh) * 2008-03-05 2013-12-11 Univ Nat Taiwan 週期性結構之製作方法及發光元件之製作方法
CN102089864A (zh) * 2008-05-12 2011-06-08 加利福尼亚大学董事会 P型半导体异质结构的光电化学刻蚀
KR20110005734A (ko) * 2008-05-12 2011-01-18 더 리전츠 오브 더 유니버시티 오브 캘리포니아 Ｐ-면이 위쪽인 ＧａＮ계 발광 다이오드들의 광전기화학적 조면화
WO2010042871A1 (en) * 2008-10-09 2010-04-15 The Regents Of The University Of California Photoelectrochemical etching for chip shaping of light emitting diodes
KR20110110846A (ko) * 2009-01-30 2011-10-07 더 리전츠 오브 더 유니버시티 오브 캘리포니아 레이저 패시트들을 위한 광전기화학 식각
US8860183B2 (en) * 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
KR101220433B1 (ko) * 2009-06-10 2013-02-04 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
JP2011040564A (ja) * 2009-08-11 2011-02-24 Toshiba Corp 半導体素子の製造方法および製造装置
CN104716023B (zh) * 2009-08-26 2017-08-29 首尔伟傲世有限公司 制造半导体基底的方法和制造发光装置的方法
WO2011094391A1 (en) * 2010-01-27 2011-08-04 Yale University Conductivity based selective etch for gan devices and applications thereof
US8790533B2 (en) * 2010-04-23 2014-07-29 Postech Academy-Industry Foundation Method of etching semiconductor nanocrystals
WO2014004261A1 (en) * 2012-06-28 2014-01-03 Yale University Lateral electrochemical etching of iii-nitride materials for microfabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070125A1 (en) * 2000-12-13 2002-06-13 Nova Crystals, Inc. Method for lift-off of epitaxially grown semiconductors by electrochemical anodic etching
US20090001416A1 (en) * 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
CN101471402A (zh) * 2007-12-27 2009-07-01 深圳市方大国科光电技术有限公司 利用硅001晶面制备GaN基LED的图形衬底的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
STONAS A R ET AL: "Development of selecting lateral photoelectrochemical etching of InGaN/GaN for lift-off applications", 《APPLIED PHYSICS LETTERS》 *
STPITTMATTER R P ET AL: "Fabrication of GaN suspended microstructures", 《APPLIED PHYSICS LETTERS》 *

Also Published As

Publication number Publication date
WO2014142892A1 (en) 2014-09-18
JP2016515991A (ja) 2016-06-02
US20160027656A1 (en) 2016-01-28
KR20160010419A (ko) 2016-01-27
EP2973667A1 (en) 2016-01-20
EP2973667A4 (en) 2017-01-18

Similar Documents

Publication Publication Date Title
US8859399B2 (en) Method of at least partially releasing an epitaxial layer
TWI445052B (zh) 藉由金屬有機化學氣相沈積（ＭＯＣＶＤ）於多孔性氮化鎵（ＧａＮ）模板上氮化銦鎵（ＩｎＧａＮ）之生長
JP5961557B2 (ja) ＧａＮデバイスのための導電率ベースの選択的エッチング及びその用途
US6579359B1 (en) Method of crystal growth and resulted structures
CN101640169B (zh) 用于氮化物外延生长的纳米级图形化衬底的制备方法
US9627199B2 (en) Methods of fabricating micro- and nanostructure arrays and structures formed therefrom
US7125801B2 (en) Method of manufacturing Group III nitride crystal substrate, etchant used in the method, Group III nitride crystal substrate, and semiconductor device including the same
US20090079034A1 (en) Non-polar iii-v nitride semiconductor and growth method
WO2019137059A1 (zh) 生长在铝箔衬底上的氮化铟纳米柱外延片及其制备方法
JP2011119761A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板
Cho et al. Growth and separation of high quality GaN epilayer from sapphire substrate by lateral epitaxial overgrowth and wet chemical etching
JP5575372B2 (ja) 窒化ガリウム基板
Chuang et al. Thin film GaN LEDs using a patterned oxide sacrificial layer by chemical lift-off process
KR101245509B1 (ko) 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법
CN105283946A (zh) 无缺陷单晶薄层
Tang et al. Nitride nanocolumns for the development of light-emitting diode
Chung et al. Layer-transferred GaN template by ion cut for nitride-based light-emitting diodes
JP2009227545A (ja) 光デバイス用基板及びその製造方法
TWI449659B (zh) 外延結構體的製備方法
KR20090048550A (ko) ＧａｘＩｎ1-ｘＮ 기판과 ＧａｘＩｎ1-ｘＮ 기판의 세정 방법
WO2017164036A1 (ja) Ｉｉｉ族窒化物積層体の製造方法
JP2000188285A (ja) エッチング方法および結晶性評価方法並びに半導体装置の製造方法
JP3956343B2 (ja) 半導体装置の製造方法
US20130020549A1 (en) Systems and methods for fabricating longitudinally-shaped structures
Zhang et al. The Formation and Characterization of GaN Hexagonal Pyramids

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160127